無核心層的封裝基板及其製造方法
2023-10-06 08:28:19 2
專利名稱：無核心層的封裝基板及其製造方法
技術領域：
本發明有關一種封裝基板,尤指一種無核心 層(coreless)的封裝基板及其製造方法。
背景技術：
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。目前半導體封裝結構已開發出不同的封裝型態，例如打線式或覆晶式，是於一封裝基板上設置半導體晶片，且該半導體晶片藉由導線或焊錫凸塊電性連接至該封裝基板上。為了滿足半導體封裝件高整合度(integration)及微型化(miniaturization)的封裝需求，以供更多主、被動組件及線路載接，封裝基板也逐漸由雙層電路板演變成多層電路板(multi-layerboard),以於有限的空間下運用層間連接技術(interlayer connection)以擴大封裝基板上可供利用的線路布局面積，並能配合高線路密度的集成電路(integrated circuit)的使用需求，且降低封裝基板的厚度，而能達到封裝結構輕薄短小及提高電性功能的目的。現有技術中，封裝基板是由一具有內層線路的核心板及對稱形成於其兩側的線路增層結構所構成。因使用核心板將導致整體結構厚度增加，所以難以滿足電子產品功能不斷提升而體積卻不斷縮小的需求。因此，遂發展出無核心層(coreless)的封裝基板，以縮短導線長度及降低整體結構厚度而符合高頻化、微小化的趨勢。如圖I所示的無核心層的封裝基板1，其製造方法包括於一承載板(圖未不)上形成第一介電層10,且於該第一介電層10上形成具有多個第一電性接觸墊110的第一線路層11 ;於該第一介電層10與第一線路層11上形成線路增層結構12，該線路增層結構12具有至少一第二介電層120，且於該第二介電層120上形成有第二線路層121，並藉由導電盲孔122電性連接該第一與第二線路層11，121，又最上層的第二線路層121具有多個第二電性接觸墊123 ;移除該承載板，以外露該第一介電層10 ;於該第一介電層10、最上層的第二介電層120與第二線路層121上形成如綠漆的防焊層14a，14b ;於該防焊層14a, 14b與第一介電層10上形成多個開孔140a, 140b,以對應外露各該第一及第二電性接觸墊110，123的部分頂表面；於該開孔140a，140b中形成金屬凸塊13a，13b，以結合焊球15a，15b，令上側焊球15b用以接置晶片的焊錫凸塊(圖未示)，而下側焊球15a用以接置電路板(圖未示)。然而,現有封裝基板I中，需於該防焊層14a，14b上形成開孔140a，140b，而焊球15a，15b與開孔140a，140b之間的對位不易，因而增加工藝難度。此外，該防焊層14b的開孔140b僅露出該第二電性接觸墊123的部分頂表面，而非外露全部頂表面，以致於該金屬凸塊13b的頂表面的面積縮小，導致於後續接置晶片時，該金屬凸塊13b與晶片之間的結合力減小，使該晶片容易脫落因而損毀。又，為了避免該上側焊球15b之間相連接而產生短路，且需考量該防焊層14b的開孔140b的尺寸以維持該金屬凸塊13b的結合力，所以各該第二電性接觸墊123之間的距離需增加，使該第二電性接觸墊123的間距無法細間距化，導致難以提高該第二電性接觸墊123的布設密度。因此，如何克服上述現有技術中的種種問題，實已成目前亟欲解決的課題。
發明內容
鑑於上述現有技術的種種缺失，本發明提供一種無核心層的封裝基板及其製造方法，以增加該第二電性接觸墊與晶片之間、及該第二電性接觸墊與金屬凸塊之間的結合力。本發明所提供之無核心層的封裝基板的製造方法，包括提供一具有相對兩表面的承載板，且於該承載板的表面上形成多個第一電性接觸墊；於該承載板及該些第一電性接觸墊上形成線路增層結構，該線路增層結構具有至少一介電層、設於各該介電層上的線路層、及設於各該介電層中且電性連接各該線路層的多個導電結構，該第一電性接觸墊埋設於該最下層的介電層中，且該最下層的介電層中的導電結構電性連接該些第一電性接觸墊；於該最上層的線路層上形成多個金屬凸塊；於該最上層的介電層與最上層的線路層上形成介電保護層，以包覆該些金屬凸塊；於該介電保護層上形成多個凹槽，以對應外露該些 金屬凸塊，且該金屬凸塊突出該凹槽底部；於各該凹槽中形成用以嵌接及電性連接該金屬凸塊的第二電性接觸墊，以供電性連接半導體晶片；以及移除該承載板，使各該第一電性接觸墊外露於該最下層的介電層表面。依上述製造方法可知，藉由於凹槽中形成第二電性接觸墊，使該第二電性接觸墊的全部頂表面完全外露，以於後續接置半導體晶片時，可避免如現有技術的焊球與開孔之間的對位問題，將半導體晶片直接放置於該第二電性接觸墊上即可，因而使製造方法簡易化。此外，該第二電性接觸墊嵌接該金屬凸塊，且該第二電性接觸墊的全部頂表面完全外露，相比於現有技術，不僅增加該第二電性接觸墊與半導體晶片之間的結合面積，使該第二電性接觸墊與半導體晶片之間的結合力增加，也增加該第二電性接觸墊與該金屬凸塊之間的結合力，所以該晶片不易脫落或損毀。又，因該多個凹槽中的第二電性接觸墊的面積可依工藝需求微縮，使該金屬凸塊之間的距離可縮小，只要該第二電性接觸墊不會相碰觸即可，所以各該金屬凸塊之間的距離及各該第二電性接觸墊之間的距離可達到細間距化，以提高第二電性接觸墊的布設密度。另外，依前述的本發明無核心層的封裝基板的製造方法，本發明還提供一種無核心式封裝基板及該製造方法的更具體技術，詳如後述。
圖I為現有無核心層的封裝基板的剖視示意圖；圖2A至圖2G為本發明無核心層的封裝基板的製造方法的剖視示意圖；其中，圖2G』為圖2G的另一實施例；圖3、圖3』及圖3」為本發明無核心層的封裝基板的不同實施例的剖視示意圖；以及圖4、圖4』及圖4」為本發明無核心層的封裝基板後續應用的不同實施例的剖視示意圖。
主要組件符號說明1,2,2a封裝基板10第一介電層11第一線路層110，21，21』第一電性接觸墊12，22線路增層結構120第二介電層121第二線路層
122,222 導電盲孔123，25第二電性接觸墊13a, 13b, 23 金屬凸塊14a, 14b 防焊層140a, 140b 開孔15a, 15b 焊球20承載板201剝離層220介電層220a 線路槽221，221』 線路層222』 導電柱24介電保護層240 凹槽25a金屬材250導電層3 焊球4半導體晶片40焊錫凸塊41 底膠。
具體實施例方式以下藉由特定的具體實施例說明本發明的實施方式，熟悉此技藝的人士可由本說明書所揭示的內容輕易地了解本發明的其它優點及功效。須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供熟悉此技藝的人士的了解與閱讀，並非用以限定本發明可實施的限定條件，所以不具技術上的實質意義，任何結構的修飾、比例關係的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的範圍內。同時，本說明書中所引用的如「上」、「下方」、「上方」及「一」等用語，也僅為便於敘述的明了，而非用以限定本發明可實施的範圍，其相對關係的改變或調整，在無實質變更技術內容下，也當視為本發明可實施的範疇。
請參閱圖2A至圖2G，其為本發明無核心層的封裝基板的製造方法的剖視示意圖。如圖2A所不,首先,提供一具有相對兩表面的承載板20,且於該承載板20的兩表面上形成多個第一電性接觸墊21。接著，於該承載板20及該些第一電性接觸墊21上形成線路增層結構22，該線路增層結構22具有至少一介電層220、設於各該介電層220上的線路層221、及設於各該介電層220中且電性連接各該線路層221的多個導電結構(於此為導電盲孔222)，該第一電性接觸墊21埋設於該最下層的介電層220中，且該最下層的介電層中的導電盲孔222電性連接該些第一電性接觸墊21。於本實施例中，該承載板20的相對兩表面上設有剝離層201，令該些第一電性接觸墊21與該最下層的介電層220結合於該剝離層201上。另外，該剝離層201上可形成銅層，以電鍍形成該第一電性接觸墊21。
如圖2B所示，於該線路增層結構22上藉由圖案化工藝，以於該最上層的線路層221上形成多個金屬凸塊23。其中，形成該金屬凸塊23的材料為銅、鎳、錫、金、銀或銅錫合金，且該圖案化工藝可為加成法、半加成法(SAP)、減成法、電鍍、無電鍍沉積(electroless plating deposit)、化學沉積或印刷的方式形成該金屬凸塊23。然而，有關形成金屬凸塊的方式與材料種類繁多，並不限於上述。如圖2C所示，於該最上層的介電層220與最上層的線路層221上形成介電保護層24，以包覆該些金屬凸塊23。接著，於該介電保護層24上藉由雷射灼燒或電漿蝕刻形成多個凹槽240，以對應外露該些金屬凸塊23，且該金屬凸塊23突出該凹槽240底部。於另一實施例中，可先於介電保護層24上形成形成高分子薄膜(圖未示)，形成該薄膜的材料可為液態或固態的高分子材料；再以雷射燒蝕貫穿該薄膜與介電保護層24而形成該凹槽240，且以電漿增強該凹槽240的表面極性強度；接著，藉由浸鍍方式，於該些凹槽240的孔壁上形成活化層(圖未示)，也就是將該介電保護層24浸泡於含有金屬顆粒的化學溶液中，使該些金屬顆粒作為活化層而附著該些凹槽240的孔壁上，再對活化層進行速化；最後，藉由剝除、研磨或化學蝕刻方式移除該高分子薄膜，而保留該凹槽240的孔壁上的金屬顆粒。其中，形成活化層的材料可為鈀、鉬、金或銀，且鈀材可以來自於氯化物錫鈀膠體或硫酸鈕螯合物(chelator)。如圖2D所示，於該介電保護層24、金屬凸塊23與該些凹槽240 (或活化層)上形成導電層250。該導電層250主要作為後述電鍍金屬材料所需的電流傳導路徑，且該導電層250可由電鍍銅、金屬、合金或沉積數層金屬層、或導電高分子材料所構成。如圖2E所不,於該導電層250上電鍍形成金屬材25a。該金屬材25a可例如為銅材，但無特別限制。如圖2F所示，藉由整平工藝，如刷磨、機械研磨、或化學機械研磨(ChemicalMechanical Polishing)等方式,移除該介電保護層24表面上的金屬材25a與導電層250,僅保留該些凹槽240中的金屬材25a與導電層250,以於各該凹槽240中形成用以嵌接及電性連接該金屬凸塊23的第二電性接觸墊25，且該第二電性接觸墊25表面的高度與該介電保護層24表面的高度齊平。如圖2G所示，藉由分離該剝離層201以移除該承載板20，使各該第一電性接觸墊21外露於該最下層的介電層220表面，以製作出本發明無核心層的封裝基板2。如圖2G』所示，若該剝離層201上具有銅層，則於移除該承載板20後，需以蝕刻方式移除該銅層，因而使該第一電性接觸墊21』微凹於該最下層的介電層220表面。請參閱圖3及圖4，藉由切單工藝，以取得單一封裝基板2a，且將半導體晶片4藉由焊錫凸塊40覆晶結合至該第二電性接觸墊25上，再於該半導體晶片4與該介電保護層24之間形成底膠41以包覆該焊錫凸塊40，並於該第一電性接觸墊21的外露表面上結合例如焊球3、針腳的導電組件以接置例如電路板或封裝結構的電子裝置(圖未示)。本發明的製造方法藉由整平工藝，使該第二電性接觸墊25的全部頂表面完全外露於該介電保護層24，以避免如現有技術的於防焊層上形成開孔，所以於後續接置半導體 晶片4時，半導體晶片4不需以開孔對位，而是將半導體晶片4的焊錫凸塊40直接放置於該第二電性接觸墊25上即可，不需再於該金屬凸塊23上形成如圖I所示的焊球15b，因而使工藝簡易化。此外，該第二電性接觸墊25嵌接該金屬凸塊23，且該第二電性接觸墊25的全部頂表面完全外露於該介電保護層24，不僅增加該第二電性接觸墊25與該焊錫凸塊40之間的結合面積，使該第二電性接觸墊25與該焊錫凸塊40之間的結合力增加，且也增加該第二電性接觸墊25與該金屬凸塊23之間的結合力，使該半導體晶片4不會脫落及損毀。又，因第二電性接觸墊25的全部頂表面完全外露於該介電保護層24，使該金屬凸塊23之間的距離可縮小，只要該第二電性接觸墊25不會相碰觸即可，所以各該金屬凸塊23之間的距離及各該第二電性接觸墊25之間的距離均可作細間距設計，以提高該第二電性接觸墊25的布設密度。另外，請參閱圖3』、圖3」、圖4』及圖4」，其為圖2A的其它製造方法。如圖3』所示，於製作該線路增層結構22時，可於該介電層220中形成線路槽220a，使線路層221』形成於該線路槽220a中，且同時形成導電盲孔222，以形成嵌埋式線路層221』。或者，如圖3」所示，導電結構為導電柱222』，以電性連接各層線路層221』及第一電性接觸墊21，且該線路層221』與該導電柱222』是分開製作。其中，形成該線路槽220a的製造方法種類繁多，例如上述使用的活化層技術，所以無特別限制。本發明還提供一種無核心層的封裝基板2a，包括線路增層結構22、設於該線路增層結構22下方的多個第一電性接觸墊21、設於該線路增層結構22上方的多個金屬凸塊23、設於該線路增層結構22與該金屬凸塊23上的介電保護層24、以及埋設於該介電保護層24中的第二電性接觸墊25。所述的線路增層結構22具有至少一介電層220、設於各該介電層220上的線路層221、及設於各該介電層220中且電性連接各該線路層221的多個導電盲孔222。於一實施例中，線路層221』可嵌埋於該介電層220中，如圖3』所示。於另一實施例中，以導電柱222』取代導電盲孔222，以電性連接各層線路層221』，如圖3」所示。所述的第一電性接觸墊21嵌埋於該最下層的介電層220，且電性連接部分的導電盲孔222或導電柱222』，又該第一電性接觸墊21外露於該最下層的介電層220表面。其中，該第一電性接觸墊21可齊平於該最下層的介電層220表面、或該第一電性接觸墊21』可微凹於該最下層的介電層220表面。所述的金屬凸塊23設於該最上層的線路層221上。
所述的介電保護層24設於該最上層的介電層220、最上層的線路層221與該些金屬凸塊23上，且具有外露該金屬凸塊23的多個凹槽240，令該金屬凸塊23突出該凹槽240底部。所述的第二電性接觸墊25設於各該凹槽240中以嵌接各該金屬凸塊23，並可與該介電保護層24齊平，且該第二電性接觸墊25電性連接該金屬凸塊23，以供電性連接半導體晶片4。所述的封裝基板2a還包括導電層250，其設於該第二電性接觸墊25與該金屬凸塊23之間、該第二電性接觸墊25與該介電保護層24之間。綜上所述，本發明無核心層的封裝基板及其製造方法，主要藉由介電保護層取代現有防焊層，使該第二電性接觸墊的全部頂表面可完全外露於該介電保護層，而無需於該介電保護層上開孔，以於後續接置半導體晶片時，可使製造方法簡易化。
此外，藉由該第二電性接觸墊嵌接該金屬凸塊，且該第二電性接觸墊的全部頂表面完全外露於該介電保護層，以增加該第二電性接觸墊的結合力，而避免該半導體晶片脫落及損毀。又，該第二電性接觸墊的全部頂表面完全外露於該介電保護層，所以各該金屬凸塊的間距及各該第二電性接觸墊的間距均可朝細間距設計，以達到提高該第二電性接觸墊的布設密度的目的。上述實施例僅用以例示性說明本發明的原理及其功效，而非用於限制本發明。任何本領域技術人員均可在不違背本發明的精神及範疇下，對上述實施例進行修改。因此本發明的權利保護範圍，應如權利要求書所列。
權利要求
1.一種無核心層的封裝基板，包括 線路增層結構，其具有至少一介電層、設於各該介電層上的線路層、及設於各該介電層中且電性連接各該線路層的多個導電結構； 多個第一電性接觸墊，其嵌埋於該最下層的介電層上，且電性連接部分該導電結構，並外露於該最下層的介電層表面； 多個金屬凸塊，其設於該最上層的線路層； 介電保護層，其設於該最上層的介電層、最上層的線路層與該些金屬凸塊上，且具有外露該金屬凸塊的多個凹槽，令該金屬凸塊突出該凹槽底部；以及 第二電性接觸墊，其設於各該凹槽中以嵌接各該金屬凸塊，且該第二電性接觸墊電性連接該金屬凸塊，以供電性連接半導體晶片。
2.根據權利要求I所述的無核心層的封裝基板，其特徵在於，該線路層嵌埋於該介電層中。
3.根據權利要求I所述的無核心層的封裝基板，其特徵在於，該導電結構為導電盲孔或導電柱。
4.根據權利要求I所述的無核心層的封裝基板，其特徵在於，該第一電性接觸墊表面的高度齊平或低於該最下層的介電層表面的高度。
5.根據權利要求I所述的無核心層的封裝基板，其特徵在於，該第二電性接觸墊表面的高度與該介電保護層表面的高度齊平。
6.根據權利要求I所述的無核心層的封裝基板，其特徵在於，該封裝基板還包括導電層，其設於該第二電性接觸墊與該金屬凸塊之間、該第二電性接觸墊與該介電保護層之間。
7.一種無核心層的封裝基板的製造方法，包括提供一具有相對兩表面的承載板，且於該承載板的表面上形成多個第一電性接觸墊；於該承載板及該些第一電性接觸墊上形成線路增層結構，該線路增層結構具有至少一介電層、設於各該介電層上的線路層、及設於各該介電層中且電性連接各該線路層的多個導電結構，該第一電性接觸墊埋設於該最下層的介電層中，且部分該導電結構電性連接該些第一電性接觸墊； 於該最上層的線路層上形成多個金屬凸塊； 於該最上層的介電層與最上層的線路層上形成介電保護層，以包覆該些金屬凸塊；於該介電保護層上形成多個凹槽，以對應外露該些金屬凸塊，且該金屬凸塊突出該凹槽底部； 於各該凹槽中形成用以嵌接及電性連接該金屬凸塊的第二電性接觸墊，以供電性連接半導體晶片；以及 移除該承載板，使各該第一電性接觸墊外露於該最下層的介電層表面。
8.根據權利要求7所述的無核心層的封裝基板的製造方法，其特徵在於，該承載板的相對兩表面上設有剝離層，以令該些第一電性接觸墊與該最下層的介電層結合於該剝離層上，且藉由分離該剝離層以移除該承載板。
9.根據權利要求7所述的無核心層的封裝基板的製造方法，其特徵在於，該介電層中形成有線路槽，以於該線路槽中形成該線路層。
10.根據權利要求7所述的無核心層的封裝基板的製造方法，其特徵在於，該導電結構為導電盲孔或導電柱。
11.根據權利要求7所述的無核心層的封裝基板的製造方法，其特徵在於，形成該金屬凸塊的材料為銅、鎳、錫、金、銀或銅錫合金。
12.根據權利要求7所述的無核心層的封裝基板的製造方法，其特徵在於，該金屬凸塊是以加成法、半加成法、減成法、電鍍、無電鍍沉積、化學沉積或印刷的方式形成。
13.根據權利要求7所述的無核心層的封裝基板的製造方法，其特徵在於，該凹槽是以雷射灼燒或電漿蝕刻形成。
14.根據權利要求7所述的無核心層的封裝基板的製造方法，其特徵在於，該第二電性接觸墊表面的高度與該介電保護層表面的高度齊平。
15.根據權利要求7所述的無核心層的封裝基板的製造方法，其特徵在於，該第二電性接觸墊的製造方法包括 於該介電保護層與該些凹槽上形成導電層； 於該導電層上形成金屬材；以及 移除該介電保護層上的金屬材與導電層，僅保留該些凹槽中的金屬材與導電層，以作為該第二電性接觸墊。
16.根據權利要求15所述的無核心層的封裝基板的製造方法，其特徵在於，移除該介電保護層上的金屬材與導電層的方式為刷磨、機械研磨、或化學機械研磨。
全文摘要
一種無核心層的封裝基板及其製造方法，該無核心層的封裝基板包括由至少一介電層、線路層與導電結構所組成的線路增層結構、埋設於該線路增層結構最下層介電層中的第一電性接觸墊、設於該線路增層結構最上層線路層上的多個金屬凸塊、設於該線路增層結構最上層表面與該金屬凸塊上的介電保護層、以及埋設於該介電保護層中且電性連接該金屬凸塊的第二電性接觸墊。藉由該第二電性接觸墊嵌接該金屬凸塊，且該第二電性接觸墊的全部頂表面完全外露，以增加該第二電性接觸墊與晶片之間、及該第二電性接觸墊與金屬凸塊之間的結合力。
文檔編號H01L21/48GK102867798SQ20111021562
公開日2013年1月9日 申請日期2011年7月25日 優先權日2011年7月8日
發明者曾子章, 何崇文 申請人:欣興電子股份有限公司