差分輸入快閃模數轉換器的製作方法
2023-10-05 20:16:14
專利名稱：差分輸入快閃模數轉換器的製作方法
背景本發明涉及模數轉換器，尤其涉及差分輸入「快閃」轉換器，其中在輸入信號或者與輸入信號有關的信號與相應的多個基準信號之間進行比較以同時提供數字輸出「字」的多個比特。
模數轉換器是本技術領域中公知的。一種類型的模數轉換器使用單個比較器來接連比較輸入信號和多個基準信號。雖然廉價，但這種比較器自然較慢，因為單個比較器必須進行大量接連的比較以便將每個模擬取樣轉換成數字輸出字。
另一種類型的模數轉換器已知為「快閃」轉換器。快閃轉換器使用多個比較器同時比較輸入信號的取樣。典型的快閃轉換器被配置成使得每個第一比較器輸入連接到用於向每個比較器提供其自身的預定基準信號的阻抗網絡。此外，連接每個第二比較器輸入以接收模擬輸入信號，或者與輸入信號有關的其它信號。最後，比較器的輸出連接到編碼器或者相應數量的數位訊號輸出。這使得比較器能同時提供數字輸出字的多個輸出比特。為了同時提供所需的多個比較，各比較器通常與每個基準信號關聯以便使模擬輸入信號和該基準信號進行比較。因此，為了形成具有n位的數字輸出，需要至少2n-1個比較器。這些比較器被配置成將模擬輸入信號與2n-1個基準信號中的每一個進行比較，隨後產生與由基準電平(level)限定的2n個基準間隔(interval)中的一個相對應的輸出。
另一種已知方法提供一種快閃模數轉換器，它使用顯著地少於2n-1的實際比較器。這是通過採用每對相隔的實際比較器之間的多個「偽比較器」來實現的。這些偽比較器可以產生間隙輸出，其根據實際比較器輸出的加權平均值模擬該位置中的實際比較器的輸出。但是，對於產生基準信號的非線性特徵曲線(profile)的阻抗網絡，這種偽比較器的使用是不適合的。在這種情況下，為了確保精確度，實際比較器的合適網絡將是必要的。
參考信號的這種非線性特徵曲線的已知實例使用輸入阻抗網絡上的分布電流，以便將模擬輸入信號轉換成拋物線電壓特徵曲線，其中電壓峰值的位置根據模擬輸入信號的量而移動。該電壓特徵曲線的區別特性是拋物線分布的峰值，其位置由比較器檢測。但是，該實例不使用該拋物線電壓特徵曲線與快閃轉換器關聯，而是與「比特片」關聯。該比特片轉換器使用n個比較器來比較2n個電壓間隔從而產生n位的數字輸出。比特片轉換器需要多個並聯的「子轉換器」，每個都具有其自己的阻抗網絡，在該阻抗網絡上輸入信號需要被轉換成拋物線分布。因此，在電路部件方面沒有實際的節省。此外，在以上實例中，比較器的比較範圍是有限的。同樣，這些實例具有累積輸入電流的附加問題，這導致來自高衰減的損失增益。因此，需要一種快閃轉換器，它能使轉換器的可用比較範圍最大化而不損失來自累積輸入的增益。如將了解的，本發明針對於此。
發明內容
本發明提供了一種差分輸入快閃模數轉換器以及有關操作方法，其中連接一比較器陣列以便在通過阻抗網絡上應用差分輸入信號形成的這種信號的拋物線分布內比較基準信號。該比較器陣列包括至少兩組多個比較器，第一組多個比較器比較隔開第一步進大小的基準節點對，而第二組多個比較器比較隔開第二步進大小的基準節點對。比較器陣列進一步包括第三組多個比較器，它比較隔開第三步進大小的基準節點對。這些比較器可以戰略地布置成使得轉換器的可用比較範圍最大化。
體現本發明的快閃轉換器提供來自輸入的增加的增益而無比較器輸入電流的累積並不犧牲基準信號的實際比較的數量。這種快閃轉換器可包括電阻鏈形式的阻抗網絡，基於沿電阻鏈的電壓的拋物線分布和連接到電阻鏈的多個比較器。或者，附加的多個比較器可連接到電阻鏈以進一步增加比較範圍同時減少電路的衰減。
附圖概述
圖1A是根據本發明實施例的用於產生具有拋物線特徵曲線的基準信號的阻抗網絡的電路圖；圖1B是根據本發明實施例的用於產生具有倒拋物線特徵曲線的基準信號的阻抗網絡的電路圖；圖2是示出在阻抗網絡的每端處施加零伏特的輸入電壓時圖1A或1B的阻抗網絡中每個節點處基準電壓的值的圖表；圖3是示出在阻抗網絡上施加0.4伏特的差分輸入電壓時圖1A或1B的阻抗網絡中每個節點處基準電壓的值的圖表；圖4是示出圖1A或1B的阻抗網絡的相鄰節點之間電壓差的圖表；圖5是使用圖1A或1B的阻抗網絡的差分輸入快閃模數轉換器的一個實施例的示意圖；圖6是使用圖1A或1B的阻抗網絡的差分輸入快閃模數轉換器的另一個實施例的示意圖；圖7是使用圖1A或1B的阻抗網絡的差分輸入快閃模數轉換器的另一個實施例的示意圖；以及圖8是使用圖1A或1B的阻抗網絡的差分輸入快閃模數轉換器的另一個實施例的示意圖。
具體實施例方式
圖1A是產生用於快閃模數轉換器的基準信號的阻抗網絡的電路圖。特別是，該阻抗網絡採用電阻鏈的形式，並基於沿電阻鏈100電壓的拋物線分布和連接到電阻鏈的多個比較器的使用。
如圖1A所示，電阻鏈100具有9個電阻R1，R2，R3，R4，R5，R6，R7，R8和R9。這些電阻被串聯並在它們之間限定於8個節點N1，N2，N3，N4，N5，N6，N7和N8。在一個實施例中，電阻R1-R9具有基本相同的阻值。在一個可選實施例中，每個電阻可以具有不同的阻值以獲得特定結果，諸如可調電路。例如，可採用一組變化的電阻來有利地形成線性特性，它具有影響比較器輸入電路的修改的阻抗。該線性特性對於快閃模數電路來說是有價值的特點。
通過相應的電流源G1，G2，G3，G4，G5，G6，G7或G8分別從每個節點引出具有值SI1-SI8的電流。與阻值類似，這些電流源可以引出不同值的電流，I1-I8。這將允許電路提供變化的一組阻值和變化的電流。變化的電流可以被配置成補償變化的電阻以形成線性特性，它具有修改的阻抗，如通過比較器輸入電流看到的。
將差分輸入信號施加到電阻鏈100的端部。輸入信號是信號Vleft和Vright之間的差。圖1A中的電阻鏈100預計用作產生具有3比特的數字輸出的快閃模數轉換器的一部分。該電阻鏈僅僅是根據本發明配置的這種電路的一個實例。部件的數量和大小上的其它變化都是可以的，而不背離本發明。如本技術領域內的熟練技術人員顯而易見的，在每種情況下將基於數字輸出字中所需的比特數選擇構成電阻鏈100的電阻和節點的數量。特別是，其中n是數字輸出字中所需的比特數時，電阻鏈100通常將具有2n+1個電阻，並在它們之間限定2n個節點(不計算電阻鏈100的端)以便測量基準信號。
在操作中，當從電阻鏈100的節點N1到N8中的每一個引出具有值I的電流時，其中所有電阻值是相等的，在電阻鏈100上形成電壓的拋物線分布。特別是，在Vleft和Vright都保持在零伏特時，基於對稱，明顯沒有電流在節點N4和N5之間流過且電壓分布必須基本對稱。因此，節點N3和N4之間的電流具有值I。因此在模型電路中，節點N3和N4之間的電壓差將具有值I*R。接著節點N2和N3之間的電流具有值2*I。通過延伸，每個電壓差線性地增加，因此實際電壓必須是以下等式的解VV=KN]]>其中K是常數而N是其間測量電壓差的節點數，因此它是拋物線的。當Vleft和Vright都是保持在零伏特的電壓時每個節點處的電壓值是((M2-i)2+(M2-i))-((M2)2+(M2))2IR]]>其中M是電阻鏈100中節點的總數(不包括電阻鏈100的末端)而i是表示特定節點的指數(例如，節點N2的指數i是2，節點N3的指數i是3等等)。
在圖1A所示的電阻鏈100中，M＝8，且當I*R具有1伏特的值時，Vleft(節點0)、節點N1到N8以及Vright(節點9)中每一個的電壓值如下表所示
在將上表中的數據繪製到垂直軸按伏特表示電壓電平而水平軸表示電阻鏈100上節點的物理分布的圖表上時，就形成圖2所示的圖表。圖2示出Vleft和Vright的每一個都保持在零伏特的電壓時形成的拋物線特徵曲線。
在可選實施例中，使用變化的電阻和相應的變化電流的情況下，可以實現不同的有利結果。例如，可以形成線性特性，它根據比較器輸入電流具有修整的阻抗。可以產生拋物線或其它形狀並可以根據變化的電阻和電流值進行改變。在操作中，這會導致更細緻的可調電路。這還可以使得拋物線的傾倒更可預測和可調節。
在另一個實施例中，可採用電流源來提供用於輸出的倒拋物線。參考圖1B，示出了這種電路。在電路100B中，電路包括與圖1A所示的電路相比具有倒電流方向的電流源。與同圖1A的電路100A的類似輸入相對應的輸出相比，這允許輸出是一倒輸出。這向這種電路提供了將零值移動到電阻鏈的相對端的附加優點，提供一種用於除去快閃模數轉移特性中偶次諧波誤差的裝置。
改變Vleft和Vright值的效果可以通過疊加來確定。由於電阻鏈100中電阻數量比節點總數M大1，Vleft和Vright之間的阻抗必須為(M+1)AR，因此網絡中流過的附加電流等於(Vleft-Vright)/((M+1)*R))。這使得拋物線「傾倒(tip)」，如圖3中的圖表所示。圖3的圖表所示的實例示出Vleft和Vright之間4.0伏特差形式的輸入型號的效果。
如果電路被配置成測量電阻鏈100上相鄰節點之間的電壓差，由圖2和圖3中的實例可看出，採用零輸入電壓(差分輸入電壓是Vleft-Vright)節點N4和N5之間的電路將沒有電壓差(在圖2的實例中都出於-10.0V)，而當施加輸入信號時，節點N4和N5之間具有電壓差。根據本發明通過觀察相鄰節點，電路產生零值，它可歸因於差分輸入信號變化時沿電阻鏈100的不同電阻。接著，如果相鄰節點之間的電路是比較器，則結果將是變化[Better term here Martin？]的輸出的碼。這有效地形成差分輸入快閃轉換器。
但是，通過精密地分析電阻鏈100的相鄰節點之間的電壓差，在常規電路中，在使用類似於快閃轉換器中的電阻鏈100的阻抗網絡的情況下存在固有問題。這種電路導致和輸入信號中顯著且不期望的衰減，這會影響轉換器的工作。回想一下，當Vleft和Vright的每一個都保持在零伏特時，具有指數i的給定節點處的電壓值如下
((M2-i)2+(M2-i))-((M2)2+(M2))2IR]]>因此，一旦被簡化，具有指數i的節點和具有指數i+1的相鄰節點處的各電壓值之間的電壓差Vi使得相鄰節點之間的電壓差Vi具有以下值(M2-i)IR]]>在將電壓差Vi繪製於垂直軸上而水平軸表示指數i時，可期待結果是線性的。這在圖4的圖表中示出(其再次示出I*R＝1伏特的實例)。
如果差分輸入信號Vin被疊加，則具有指數i的節點和具有指數i+1的節點之間的電壓差Vi是Vi=((M2-i)IR)+(VinM+1)]]>注意，輸入信號Vin被衰減了1/(M+1)，這是顯著的衰減。
根據本發明的另一個實施例，對於具有M個節點(因此M+1個電阻)的電阻鏈100(圖1或1B)，比較器可置於M+1個電阻中的每一個上以形成快閃模數轉換器。這在圖5中示出，其中快閃轉換器500包括第一組多個比較器C1，1，C1，2，C1，3，C1，4和C1，5，它們每一個都置於電阻鏈100中串聯的相應的電阻R1，R2，R3，R4或R5上，在它們之間限定節點N1，N2，N3和N4，相應的電流源G1，G2，G3或G4從每個節點引出具有值I的電流。每個電阻R1，R2，R3，R4和R5具有值R。表示為信號Vleft和Vright(或分別Vin(a)和Vin(b))之間的差的輸入信號Vin是本質上差分的並使得基準信號的「零」沿電阻鏈100的節點移動(零被全部相等地分布)。在快閃轉換器500中，比較器電流不累積。同樣，假定相鄰節點之間的差是I*R的函數，可以方便地改變電阻鏈100中相鄰節點之間的電壓步進大小；因此，可通過電流調節電壓範圍。
在圖5的快閃轉換器中，會產生輸入信號Vin的衰減。例如，在M＝32的情況下，可以將輸入信號衰減32∶1。這意味著快閃轉換器500的比較器陣列可以看見更小的信號，如沒有對比較器陣列的進一步修改，可能使得電阻鏈100不適於用作快閃轉換器的特殊應用中的阻抗網絡。
在本發明的另一個實施例中，為了減少輸入信號Vin的衰減，可以修改快閃轉換器500。在該實施例中，代替比較電阻鏈100的相鄰節點(分別具有指數i和i+1)之間的基準電壓，每個比較器都被配置成比較非相鄰節點之間的基準電壓。例如，具有指數i的第一節點可以與同該第一節點相隔「n」個節點並具有指數i+n的第二節點比較，其中n是大於1的整數。再次參考電阻鏈100上節點之間電壓差的表示，可以確定，具有指數i的節點和具有指數i+n的節點之間的電壓差Vi，n如下Vi1n=n(M-2i-n+1)2IR]]>這與其Vi+1，n的鄰居相差I*R，相同的差而與n的值無關。但是，在將輸入信號Vin疊加時，可以看見，電壓差Vi，n現在是Vi,n=n(M-2i-n+1)2IR+(VinnM+1)]]>在該配置中，減少了電路的衰減。更特別地，輸入信號Vin現在被衰減了n/(M+1)而非1/(M+1)。比簡單情況大了n倍。可以看見，如果使n同例如M/2一樣大，則可將衰減因子增加到約0.5。但是，如果n被增加到M/2，則不能使用很多電阻網絡。在M＝8，n＝4的實例中，第一比較器置於Vleft和節點N4之間，而第二比較器置於節點N1和N5之間等等，最後是第六比較器置於節點N5和Vright之間。結果，快閃轉換器將僅有六個比較點而非9個，這被認為可能不夠確保快閃轉換器產生準確的數字輸出。
圖6示出比較點的減少，它描繪了快閃轉換器600，其中每個比較器C1，1，C1，2，C1，3比較每三個節點之間(即M＝4且n＝3)的基準信號而不是如同圖5所示的實例中每相鄰節點之間的信號。圖6所示的快閃轉換器600仍呈現同圖5所示的快閃轉換器相同的優點，包括輸入是差分的、可以通過調整電流來設定電壓範圍以及比較器輸入電流不累積這些事實。但是，與快閃轉換器500相比，快閃轉換器600引起來自輸入的增加增益。但是，快閃轉換器600同樣具有新的缺點；特別是，降低了比較點的數量。同樣，更多的比較電壓位於範圍的「中間」，使得可能不能形成準確的數字輸出。
在本發明的另一個實施例中，可以增加比較點的數量。通過解等式Vi,n=n(M-2i-n+1)2IR+(VinnM+1)]]>對於Vi，n＝0，可以看到Vin=(-M+2i+n+1)(M+1)IR2]]>這是在節點i和節點i+n之間的比較點處給出零的Vin的值。對i的微分示出相鄰節點相差(M+1)·I·R如同預期的，該結果不取決於n的值。但是，對n的差分示出n的相鄰值相差(M+1)IR2]]>這是一個標稱步進的一半。因此，基於n在i上重複的一組比較與基於n+1在i上重複的一組比較相差正好半個步進。
結果，為了增加增益，n不能是1且，n應與M/2一樣大(即1＜n≤M/2)。在較佳實施例中，n應不超過M/2。為此將減少比較點的數量。因此，僅使用一半的可用連接。同樣，轉換器僅使用一半的可用比較點。根據本發明的一個實施例，都在(M/2)±1內的n的兩個相鄰值，即n1和n2具有以下值n1≌M/2且n2＝n1+1。在較佳實施例中，n1應是不超過M/2的最大整數，而n2應為n1+1。這導致至少M個比較點的總數的恢復。即使僅使用範圍的一半，這也是準確的，但具有可接受的衰減。因此，通過將第二組多個比較器添加到電阻鏈100上可以恢復在以上實施例中排除的比較器。以節點之間的步進大小「n2」配置該第二組多個比較器。這與用於第一組多個比較器的節點之間的步進大小「n1」不同。在較佳實施例中，用於第二組多個比較器的步進長度與第一組多個比較器相差一個步進。技術上可以使n1具有任意值，其中1＜n1≤M/2，以及使n2具有任意值，其中1＜n2≤n1+1。但是在較佳實施例中，n1≌M/2且n2＝n1±1。這避免了引入過度衰減同時嘗試使總比較點的數量最大化。
例如，在具有32個電阻的電阻鏈100中，通過在每15個節點之間放置第一組多個比較器可以獲得一組比較點，即Vleft和節點N15之間，節點N1和N16之間，節點N2和N17之間，…，節點N17和N32之間，以及節點N18和Nright之間，形成19個比較器。但是，在每16個節點之間放置第二組多個比較器，即Vleft和節點N16之間，節點N1和N17之間，節點N2和N18之間，…，節點N16和N32之間，以及節點N17和Nright之間，引入另外的18個比較器，它們具有第一組多個的19個比較器之間的正好一半的比較點。結果，所形成的轉換器具有37個比較器，它們每一個將輸入信號衰減僅約50％。與常規配置不同，所有這些比較器都是實際比較器，而非「偽比較器」。根據本發明，第一和第二組多個比較器兩者都連接到電阻鏈100本身，而不級聯，從而第二組多個比較器連接到第一組多個比較器的輸出。
圖7示出通過採用圖6所示的快閃比較器600並添加第二組多個比較器C2，1，C2，2，C2，3和C2，4的這種原理的應用，以形成改善了的快閃比較器700。在第一組多個比較器C1，1，C1，2，C1，3比較每三個節點(n1＝3)之間的基準信號時，第二組多個比較器C2，1，C2，2，C2，3和C2，4比較每兩個節點(n2＝2)之間的基準信號。這樣，通過以與第一組多個的步進大小相差一的步進大小引入第二組多個比較器已恢復了以上實施例中被排除的某些比較器。圖7所示的改善了的快閃轉換器700保持了圖6所示的快閃轉換器600的優點，包括輸入是差分的、可通過調節電流設定電壓範圍以及比較器輸入電流不累積。此外，改善了的快閃轉換器40具有增加比較器數量和增加比較點數量而無相應的輸入增益損失的附加優點。
根據本發明的另一個實施例，可以對快閃轉換器700進行進一步的改進，以便使比較器工作的可用範圍最大化。這是通過引入第三組多個比較器來實現的。該第三組多個比較器被配置成在頭兩個交織的多個比較器的範圍之外具有零值。第三組多個比較器被配置成比較相互之間隔開步進大小「n3」的基準節點處產生的信號。新的步進大小n3小於第一組多個比較器的步進大小n1或者第二組多個比較器的步進大小n2。在這樣實際對輸入信號的衰減有某些負面影響的同時，儘管該稍許的衰減，還是期望使準確的有效比較範圍最大化。
圖8示出結合了第三組多個比較器的快閃轉換器800。第三組多個比較器C3，1和C3，2包括在頭兩個交織的多個比較器C1，1…C1，3和C2，1…C2，4的範圍之外具有零的比較器並不包括電阻鏈100上另外的全組比較器。這允許較佳的快閃比較器800在必要時比較基準信號和可用範圍的每一端(即，相互隔開n3個節點的基準節點處產生的信號，其中n3是小於n1或n2的整數)。同時，快閃轉換器800避免了輸入信號的任何不必要的衰減。
快閃轉換器800具有比較器的預期數量的幾乎三倍，其中三分之二是理想的而三分之一是妥協的，因為它們具有明顯的衰減。但是，所有妥協的比較器都在標稱工作範圍之外工作。快閃轉換器800保持改善了的快閃比較器700的所有優點，並具有使用所有可用比較範圍的附加優點。
如本技術領域內的熟練技術人員顯而易見的，根據前述的揭示內容，在本發明的實施過程中許多可選方案和修改都是可以的而不背離其精神和範圍。例如，在一個實施例中，比較器可以由CMOS輸入裝置製成，因此基本除去了任何輸入電流的考慮。作為另一個實例，通過使用開關的電容器連接可以將比較器自動調零。雖然由電流設定的轉換器的基準電平在這裡被描述成都相等以便形成線性轉移特性，但本發明提供了一實施例，它保持差分輸入特性即使所有電流都是不相等但設定為形成非線性轉移特性。因此，根據以下權利要求書限定的內容解釋本發明的範圍。
權利要求
1.一種模數轉換器，其特徵在於，包括第一和第二輸入端子，其用於接受差分模擬輸入信號；阻抗網絡，它包括串聯耦合的多個電阻並限定第一和第二輸入端子之間的M個基準節點；電流源，它耦合到每一個基準節點，每一個電流源都用於從相應的一個基準節點引出電流以便在基準節點處提供總體具有拋物線特徵曲線的多個基準信號；以及第一組多個比較器，其耦合到阻抗網絡用於比較相互隔開n1個節點的基準節點之間的信號並用於由此提供數位訊號輸出，n1。
2.如權利要求1所述的轉換器，其特徵在於，所述諸電阻具有相等的阻值。
3.如權利要求1所述的轉換器，其特徵在於，諸電流具有相等的值。
4.如權利要求1所述的轉換器，其特徵在於，n1和M是整數。
5.如權利要求1所述的轉換器，其特徵在於，其中1＜n1≤M/2。
6.如權利要求5所述的轉換器，其特徵在於，進一步包括第二組多個比較器，其耦合到阻抗網絡用於比較相互隔開n2個節點的基準節點之間的信號並用於由此提供數位訊號輸出，n2是不等於n1的整數。
7.如權利要求6所述的轉換器，其特徵在於，1＜n2≤n1+1。
8.如權利要求7所述的轉換器，其特徵在於，n1是不超過M/2的最大整數且n2＝n1+1。
9.如權利要求8所述的轉換器，其特徵在於，進一步包括第三組多個比較器，其耦合到阻抗網絡用於比較相互隔開n3個節點的所選基準節點之間的信號並用於從那裡提供數位訊號輸出，n3是小於n1並小於n2的整數。
10.如權利要求1所述的轉換器，其特徵在於，電流源被配置成從節點引出反向電流，以便在基準節點處提供多個基準信號，給出倒拋物線特徵曲線。
11.如權利要求1所述的轉換器，其特徵在於，電流源被配置成是可變電流源，它被配置成從節點引出電流以補償可能變化的阻值從而形成非線性轉移特性。
12.如權利要求1所述的轉換器，其特徵在於，所述多個電阻包括可變電阻，其中電流源耦合到該可變電阻以形成非線性轉移特性。
13.一種用於將差分模擬輸入信號轉換成數位訊號的方法，其特徵在於，包括提供一阻抗網絡，它包括串聯耦合併限定其第一和第二輸入端子之間的M個基準節點的多個電阻，從每個基準節點引出電流以便在基準節點處提供總體具有拋物線特徵曲線的多個比較信號；在第一和第二輸入端子處施加差分模擬輸入信號；用第一組多個比較器比較相互隔開n1個節點的基準節點之間的信號，n1；以及編碼第一組多個比較器的輸出以提供典型的數字輸出碼。
14.如權利要求13所述的方法，其特徵在於，所述諸電阻具有相等的阻值。
15.如權利要求13所述的方法，其特徵在於，諸電流具有相等的值。
16.如權利要求13所述的方法，其特徵在於，n1和M是整數。
17.如權利要求13所述的方法，其特徵在於，1＜n1≤M/2。
18.如權利要求17所述的方法，其特徵在於，進一步包括使用第二組多個比較器比較相互隔開n2個節點的基準節點之間的信號，n2是不等於n1的整數，且第二組多個比較器的輸出與第一組多個比較器的輸出一起被編碼以提供二進位輸出碼。
19.如權利要求18所述的方法，其特徵在於，1＜n2≤n1+1。
20.如權利要求19所述的方法，其特徵在於，n1是不超過M/2的最大整數且n2＝n1+1。
21.如權利要求19所述的方法，其特徵在於，進一步包括使用第三組多個比較器比較相互隔開n3個節點的基準節點之間的信號，n3是小於n1並小於n2的整數，且第三組多個比較器的輸出與第一組多個和第二組多個比較器的輸出一起被編碼以提供典型的數字輸出碼。
22.如權利要求13所述的方法，其特徵在於，引出電流的步驟包括從節點引出反向電流以提供基準節點處的多個基準信號，給出倒拋物線特徵曲線作為輸出。
23.如權利要求13所述的方法，其特徵在於，引出電流的步驟包括從所述節點引出變化的電流以補償可能變化的阻值，從而形成非線性轉移特性。
24.如權利要求13所述的方法，其特徵在於，提供阻抗網絡的步驟包括提供具有可變電阻的阻抗網絡，且引出電流的步驟包括通過可變電阻引出變化電流以形成非線性轉移特性。
全文摘要
一種差分輸入快閃模數轉換器(500)，其中一比較器陣列「C1，1－C1，5」被連接以比較通過在阻抗網絡「R1－R5」上應用差分輸入信號「Vin(a)－Vin(b)」產生的這種信號的拋物線分布內的基準信號。該比較器陣列包括至少兩組多個比較器，第一組多個比較器比較隔開第一步進大小的基準節點對，第二組多個比較器比較隔開第二步進大小的基準節點對。較佳地，比較器陣列包括第三組多個比較器，它們比較隔開第三步進大小的基準節點對，但僅必要時使可用比較範圍最大化。
文檔編號H03M1/36GK1647389SQ03807733
公開日2005年7月27日 申請日期2003年2月25日 優先權日2002年4月5日
發明者A·M·馬林森 申請人:Ess技術股份有限公司