一種載荷地面測試接口適配器的製造方法
2023-10-29 19:00:32 1
一種載荷地面測試接口適配器的製造方法
【專利摘要】本發明公開了一種載荷地面測試接口適配器，它包括電源模塊、數傳接收模塊和高速存儲模塊，電源模塊的電流輸入與外部電源適配器的電流輸出連接，電源模塊的電流輸出分別與數傳接收模塊和高速存儲模塊的電流輸入連接，數傳接收模塊通過GTP接口與高速存儲模塊連接進行數據交換，數傳模塊與被測載荷連接進行數據交換，高速存儲模塊通過網絡與外部主控計算機連接進行數據交換。本發明用於模擬數傳設備，接收載荷數據並實時存儲，接收秒脈衝以及產生載荷需要的OC指令。
【專利說明】一種載荷地面測試接口適配器
【技術領域】
[0001 ] 本發明涉及一種載荷地面測試接口適配器。
【背景技術】
[0002]人造衛星是發射數量最多，發展最快的太空飛行器，廣泛用於電信、氣象、資源普查和軍事偵察等領域。現在人造衛星主要由結構系統、推進系統、熱控系統、供配電系統、星物系統、遙測遙控系統、姿態軌道控制系統、數據傳輸系統和有效載荷等多個部分組成。其中有效載荷是衛星中直接執行特定任務的分系統是衛星的核心部分，它是決定衛星性能水平的主要分系統。而數據傳輸系統是實現有效載荷信息在空間與地面間實時傳輸的關鍵分系統。隨著衛星性能和指標的提升，對有效載荷和數據傳輸系統也有了更高的要求。
[0003]由於衛星在軌工作的特殊性，升空後對其維護極為困難。因此，發射前的地面測試工作顯得尤為重要。
【發明內容】
[0004]本發明的目的在於克服現有技術的不足，提供一種載荷地面測試接口適配器，用於模擬數傳設備，接收載荷數據並實時存儲，接收秒脈衝以及產生載荷需要的OC指令。
[0005]本發明的目的是通過以下技術方案來實現的:一種載荷地面測試接口適配器，它包括電源模塊、數傳接收模塊和高速存儲模塊，電源模塊的電流輸入與外部電源適配器的電流輸出連接，電源模塊的電流輸出分別與數傳接收模塊和高速存儲模塊的電流輸入連接，數傳接收模塊通過GTP接口與高速存儲模塊連接進行數據交換，數傳模塊與被測載荷連接進行數據交換，高速存儲模塊通過網絡與外部主控計算機連接進行數據交換。
[0006]所述的機箱的前面板上設置有秒脈衝輸入接口、秒脈衝輸出接口、觸發脈衝輸出接口、ILVDS-A 接口、ILVDS-B 接口、2LVDS-A 接口、ILVDS-B 接口、OC 秒脈衝接口、LAN 接口、光口和LED狀態顯示器。
[0007]所述的機箱的後面板上設置有24V電源接口和接地接口。
[0008]所述的數傳模塊包括TTL電平輸入輸出電路、TTL電平驅動電路、秒脈衝輸入電路、電平轉換電路、LVDS數據輸入電路、LVDS驅動電路、OC指令輸出電路、OC驅動電路、第一處理器和第二處理器，第一處理器通過PHY晶片與LAN接口連接，第一處理器通過EMIF接口與第二處理器連接進行數據交換，TTL電平輸入輸出電路通過TTL電平驅動電路與第二處理器連接進行數據交換，秒脈衝輸入電路的輸出與電平轉換電路的輸入連接，電平轉換電路的輸出與第二處理器的輸入連接，LVDS數據輸入電路的輸出與LVDS驅動電路的輸入連接，LVDS驅動電路的輸出與第二處理器的輸入連接，第二處理器的輸出與OC驅動電路的輸入連接，OC驅動電路的輸出與OC指令輸出電路連接，第二處理器通過GTP接口與高速存儲模塊連接進行數據交換。
[0009]所述的高速存儲模塊包括光纖收發器、存儲器、第三處理器和第四處理器，第三處理器通過PHY晶片與LAN接口連接，第三處理器通過EMIF接口與第四處理器連接進行數據交換，第四處理器通過光纖收發器與光口連接，第四處理器的顯示輸出與LED狀態顯示器的輸入連接，第四處理器與存儲器連接進行數據交換，第四處理器通過GTP接口與數傳接收模塊連接進行數據交換。
[0010]所述的LVDS數據輸入電路包括兩路LVDS數據通路，每路LVDS數據通路具備兩個互為備份的A通道和B通道。
[0011 ] 所述的A通道和B通道均支持1/4/8對LVDS數據傳輸，每對LVDS數據傳輸速率小於等於125MHz，單通道LVDS最高接收數據的速率為1.0Gbps。
[0012]所述的OC指令輸出電路輸出16路載荷OC指令。
[0013]所述的OC指令輸出電路輸出的OC指令表現為脈衝形式。
[0014]所述的存儲器由32片MLC Nand Flash組成。
[0015]所述的第一處理器和第三處理器均包括C6455主處理晶片。
[0016]所述的第二處理器和第四處理器均由FPGA組成。
[0017]所述的數傳接收模塊還包括一級緩存和二級緩存，所述的一級緩存和二級緩存均與第二處理器連接進行數據交換。
[0018]本發明的有益效果是:(I)數傳接收模塊和高速存儲模塊接收被測載荷數據並實時存儲；(2)秒脈衝收發電路可接收秒脈衝；(3)0C指令輸出電路可輸出被測載荷需要的OC指令。
【專利附圖】
【附圖說明】
[0019]圖1為本發明中機箱的前面板的示意圖；
圖2為本發明中機箱的後面板的不意圖；
圖3為本發明載荷地面測試接口適配器的原理框圖；
圖4為本發明中數傳接收模塊的原理框圖；
圖5為本發明中高速存儲模塊的原理框圖；
圖中，1-秒脈衝輸入接口，2-秒脈衝輸出接口，3-觸發脈衝輸出接口，4-1LVDS-A接口，5-1LVDS-B 接口，6-2LVDS-A 接口，7-1LVDS-B 接口，8-0C 秒脈衝接口，9-LAN 接口，10-光口，Il-LED顯示器，12-24V電源接口，13-接地接口。
【具體實施方式】
[0020]下面結合附圖進一步詳細描述本發明的技術方案，但本發明的保護範圍不局限於以下所述。
[0021]如圖1所示，所述的機箱的前面板上設置有秒脈衝輸入接口 1、秒脈衝輸出接口 2、觸發脈衝輸出接口 3、ILVDS-A 接口 4、ILVDS-B 接口 5、2LVDS_A 接口 6、1LVDS_B 接口 7、OC秒脈衝接口 8、LAN接口 9、光口 10和LED狀態顯示器11。
[0022]如圖2所示，所述的機箱的後面板上設置有24V電源接口 12和接地接口 13。
[0023]如圖3所示，一種載荷地面測試接口適配器，它包括電源模塊、數傳接收模塊和高速存儲模塊，電源模塊的電流輸入與外部電源適配器的電流輸出連接，電源模塊的電流輸出分別與數傳接收模塊和高速存儲模塊的電流輸入連接，數傳接收模塊通過GTP接口與高速存儲模塊連接進行數據交換，數傳模塊與被測載荷連接進行數據交換，高速存儲模塊通過網絡與外部主控計算機連接進行數據交換。
[0024]所述的高速存儲模塊可同時將接收的雙通道LVDS數據進行相互獨立的存儲。
[0025]所述的高速存儲模塊可實時糾錯。
[0026]所述的高速存儲模塊可同時對存儲的雙通道LVDS數據進行轉存。
[0027]所述的數傳接收模塊與存儲模塊之間的數據傳輸最高可實現7.2Gbps的有效傳輸速度，同時兩個模塊之間通過控制信號完成命令和參數的傳輸，存儲模塊通過千兆乙太網實現數據轉儲功能，主控計算機通過千兆乙太網實現數據存儲、轉儲和系統監控功能。
[0028]如圖4所示，所述的數傳模塊包括TTL電平輸入輸出電路、TTL電平驅動電路、秒脈衝輸入電路、電平轉換電路、LVDS數據輸入電路、LVDS驅動電路、OC指令輸出電路、OC驅動電路、第一處理器和第二處理器，第一處理器通過PHY晶片與LAN接口 9連接，第一處理器通過EMIF接口與第二處理器連接進行數據交換，TTL電平輸入輸出電路通過TTL電平驅動電路與第二處理器連接進行數據交換，秒脈衝輸入電路的輸出與電平轉換電路的輸入連接，電平轉換電路的輸出與第二處理器的輸入連接，LVDS數據輸入電路的輸出與LVDS驅動電路的輸入連接，LVDS驅動電路的輸出與第二處理器的輸入連接，第二處理器的輸出與OC驅動電路的輸入連接，OC驅動電路的輸出與OC指令輸出電路連接，第二處理器通過GTP接口與高速存儲模塊連接進行數據交換。
[0029]所述的LVDS數據輸入電路包括兩路LVDS數據通路，每路LVDS數據通路具備兩個互為備份的A通道和B通道，A通道和B通道同時工作。
[0030]所述的A通道和B通道均支持1/4/8對LVDS數據傳輸，每對LVDS數據傳輸速率小於等於125MHz，單通道LVDS最高接收數據的速率為1.0Gbps。
[0031]所述的OC指令輸出電路輸出16路載荷OC指令。
[0032]所述的OC指令輸出電路輸出的OC指令表現為脈衝形式，低電平導通有效，導通時間160ms±10ms，導通電平小於等於0.4V 。
[0033]所述的存儲器由32片MLC Nand Flash組成。
[0034]所述的第一處理器包括C6455主處理晶片。
[0035]所述的第二處理器由FPGA組成。
[0036]所述的數傳接收模塊還包括一級緩存和二級緩存，所述的一級緩存和二級緩存均與第二處理器連接進行數據交換。
[0037]所述的數傳接收模塊主要完成LVDS數據的接收、組幀、分流、緩存及傳輸存儲，以及RS422電平轉換和OC指令輸出等功能；第二處理器首先完成控制命令的解析和VDS接收通道的配置，然後將從LVDS數據輸入電路輸入的LVDS數據經過一二級緩存後通過GTP接口將LVDS數據實時傳輸到高速存儲模塊；一級緩存的作用是為了匹配LVDS的數據傳輸通道，實現時鐘域的轉換和數據的可靠接收，二級緩存的作用是為了實現一級傳輸模塊的接口與GTP傳輸接口的匹配；LVDS數據輸入電路涉及到多時鐘域的轉換，採用兩級緩存的結構，實現數據的可靠接收和外傳。
[0038]如圖5所示，所述的高速存儲模塊包括光纖收發器、存儲器、第三處理器和第四處理器，第三處理器通過PHY晶片與LAN接口 9連接，第三處理器通過EMIF接口與第四處理器連接進行數據交換，第四處理器通過光纖收發器與光口 10連接，第四處理器的顯示輸出與LED狀態顯示器11的輸入連接，第四處理器與存儲器連接進行數據交換，第四處理器通過GTP接口與數傳接收模塊連接進行數據交換。
[0039]所述的存儲器由32片MLC Nand Flash組成。
[0040]所述的第三處理器包括C6455主處理晶片。
[0041]所述的第四處理器由FPGA組成。
[0042]所述的存儲器包括LASH多級緩存子模塊、多級流水線控制器和流水線頂層控制器；FLASH多級緩存子模塊是由多個緩存單元組成，接受來自流水線頂層控制器的控制，多級流水線控制器是一組獨立的控制子模塊，包含兩個層次:一是邏輯層，完成該流水線與頂層控制器的接口交互、狀態反饋等功能，二是物理層，完成FLASH晶片的時序控制；流水線頂層控制器實現頂層控制，實現流水線管理等功能。
[0043]所述的高速存儲模塊根據主控計算機的控制命令，完成自測試、數據存儲、數據轉儲、文件管理等功能；高速存儲模塊首先完成主控計算機控制命令字的解析，並做好接收GTP數據的準備；第四處理器將來自數傳接收模塊的數據傳遞到存儲器，FLASH多級子模塊根據控制命令，將數據放到對應的緩存區中，流水線頂層控制器控制8級流水線完成相應的存儲操作，並給出相應的狀態信息。
[0044]所述的高速存儲模塊還可根據主控計算機的控制命令還可以完成數據轉儲操作，並按照幀結構完成組幀傳輸。
[0045]本發明的連接器、電阻、電容等至少採取II級降額，對於電容的耐壓值，則採取50%降額設計，對於連接器通過電流，至少採取70%降額設計。
[0046]本發明採用通過4芯電源連接器的方法將24V電源(24V)、24V地(24V_GND)連接到匯流條上，數字工作地與模擬工作地則在單板上已匯接，數字地與保護地在背板外用銅塊連接並連接在機架上，地線層邊應大於走線和元器件的邊界至少3_。
[0047]本發明的電源連接器選用有防反插功能的4芯電源插座。
【權利要求】
1.一種載荷地面測試接口適配器，其特徵在於:它包括電源模塊、數傳接收模塊、高速存儲模塊和機箱，電源模塊的電流輸入與外部電源適配器的電流輸出連接，電源模塊的電流輸出分別與數傳接收模塊和高速存儲模塊的電流輸入連接，數傳接收模塊通過GTP接口與高速存儲模塊連接進行數據交換，數傳模塊與被測載荷連接進行數據交換，高速存儲模塊通過網絡與外部主控計算機連接進行數據交換； 所述的機箱的前面板上設置有秒脈衝輸入接口( I )、秒脈衝輸出接口(2)、觸發脈衝輸出接口(3)、11^05-六接口(4)、11^05-8接口(5)、21^05-六接口(6)、11^05-8接口(7)、0<:秒脈衝接口(8)、LAN接口(9)、光口(10)和LED狀態顯示器(11)； 所述的機箱的後面板上設置有24V電源接口(12)和接地接口(13)； 所述的數傳模塊包括TTL電平輸入輸出電路、TTL電平驅動電路、秒脈衝輸入電路、電平轉換電路、LVDS數據輸入電路、LVDS驅動電路、OC指令輸出電路、OC驅動電路、第一處理器和第二處理器，第一處理器通過PHY晶片與LAN接口(9)連接，第一處理器通過EMIF接口與第二處理器連接進行數據交換，TTL電平輸入輸出電路通過TTL電平驅動電路與第二處理器連接進行數據交換，秒脈衝輸入電路的輸出與電平轉換電路的輸入連接，電平轉換電路的輸出與第二處理器的輸入連接，LVDS數據輸入電路的輸出與LVDS驅動電路的輸入連接，LVDS驅動電路的輸出與第二處理器的輸入連接，第二處理器的輸出與OC驅動電路的輸入連接，OC驅動電路的輸出與OC指令輸出電路連接，第二處理器通過GTP接口與高速存儲模塊連接進行數據交換； 所述的高速存儲模塊包括光纖收發器、存儲器、第三處理器和第四處理器，第三處理器通過PHY晶片與LAN接口( 9 )連接，第三處理器通過EMIF接口與第四處理器連接進行數據交換，第四處理器通過光纖收發器與光口( 10)連接，第四處理器的顯示輸出與LED狀態顯示器(11)的輸入連接，第四處理器與存儲器連接進行數據交換，第四處理器通過GTP接口與數傳接收模塊連接進行數據交換。
2.根據權利要求1所述的一種載荷地面測試接口適配器，其特徵在於:所述的LVDS數據輸入電路包括兩路LVDS數據通路，每路LVDS數據通路具備兩個互為備份的A通道和B通道。
3.根據權利要求2所述的一種載荷地面測試接口適配器，其特徵在於:所述的A通道和B通道均支持1/4/8對LVDS數據傳輸，每對LVDS數據傳輸速率小於等於125MHz，單通道LVDS最高接收數據的速率為1.0Gbps。
4.根據權利要求1所述的一種載荷地面測試接口適配器，其特徵在於:所述的OC指令輸出電路輸出16路載荷OC指令。
5.根據權利要求1所述的一種載荷地面測試接口適配器，其特徵在於:所述的OC指令輸出電路輸出的OC指令表現為脈衝形式。
6.根據權利要求1所述的一種載荷地面測試接口適配器，其特徵在於:所述的存儲器由 32 片 MLC Nand Flash 組成。
7.根據權利要求1所述的一種載荷地面測試接口適配器，其特徵在於:所述的第一處理器和第三處理器均包括C6455主處理晶片。
8.根據權利要求1所述的一種載荷地面測試接口適配器，其特徵在於:所述的第二處理器和第四處理器均由FPGA組成。
9.根據權利要求1所述的一種載荷地面測試接口適配器，其特徵在於:所述的數傳接收模塊還包括一級緩存和二級緩存，所述的一級緩存和二級緩存均與第二處理器連接進行數據交換。
【文檔編號】G06F13/16GK104461962SQ201410704615
【公開日】2015年3月25日 申請日期:2014年11月28日 優先權日:2014年11月28日
【發明者】龍寧, 張星星 申請人:成都龍騰中遠信息技術有限公司