用於形成高縱橫比特徵和相關聯結構的選擇性蝕刻化學的製作方法

2023-09-24 03:16:10 1

專利名稱：用於形成高縱橫比特徵和相關聯結構的選擇性蝕刻化學的製作方法
技術領域：
本發明在各個實施例中大體涉及集成電路製造，明確地說涉及在集成電路製造期間 蝕刻材料的方法和所得結構。
背景技術：
集成電路製造常規上包括在軟式或硬式掩模中形成開口圖案和經由圖案化掩模蝕 刻材料以在材料中形成開口。在某些應用中，經蝕刻的材料可又用作用以隨後將圖案轉 印到下伏材料的硬式掩模(或第二硬式掩模)。在鑲嵌應用中，蝕刻開口可採用絕緣層 中的例如通道和/或溝槽的形式，所述通道和/或溝槽可用以形成集成電路的各個部分， 包括導電接點、互連線和例如電容器和電晶體的電設備。
蝕刻材料可涉及執行將材料暴露於定向等離子的乾式蝕刻，其中以緊密角度分布將 受激物質導引到材料。原則上，乾式蝕刻形成具有相對筆直側壁的均勻開口。受激物質 通過與材料形成揮發性物質和/或通過歸因於被受激物質轟擊而物理濺鍍掉材料來蝕刻 材料。
一般蝕刻材料包括電介質，例如層間電介質。電介質中的開口可用以固持集成電路 中的各種導電或半導電特徵，電介質在所述特徵之間提供電絕緣。
氧化矽是通用介電材料，其可以多種方式形成並可包括各種其它組份。用於基於氧 化矽的材料的典型乾式蝕刻化學包括氫氟碳、氧氣(02)和惰性氣體。參看圖1，可將 蝕刻化學作為等離子受激物質導引通過遮蔽層20中的開口 10以蝕刻氧化矽層30。參看 圖2，儘管等離子受激物質的流動主要是垂直的，但某些等離子受激物質的路徑具有可 引起側壁的蝕刻的水平分量。此蝕刻導致弓形側壁的形成，且因此一般被稱為"彎曲"。 通道或溝槽之間的絕緣材料因而變薄可導致(尤其)破裂，從而在填充通道/溝槽或寄生 電容的導電元件之間形成短路。
繼續參看圖2，來自蝕刻化學的氫氟碳的碳可在蝕刻期間在開口 50中沉積並聚合， 藉此形成聚合物膜60。--般來說，沉積主要發生在開口 50的上部部分附近相鄰於遮蔽 層20的側壁處。聚合物膜60在聚合物膜60的最厚部分處形成所謂的頸部。在某些情 況下，聚合物膜60可生長得如此厚以使得其阻斷或堵塞開口 50。然而，通常，開口50 保持開放且這些頸部可能是有益的，因為其可在側壁40上形成"遮蔽"，藉此保護側壁40不被蝕刻，藉此減少彎曲。
儘管是保護側壁40所需的，但具有較厚頸部區的聚合物膜60還可能阻礙某些蝕刻 劑流進開口 50;與外圍部分相比，更多蝕刻劑到達開口 50的底部的中間部分，從而使 中間部分處的材料被優先移除。因此，開口 50隨著其進一步進入層30可能變尖。如果 聚合物膜60在丌口 50中非對稱地沉積或在不同開口 50之間以不同量沉積，那麼變尖 可能是不均勻的，從而導致不均勻丌口 50的形成。將了解，在集成電路製造中通常需 要筆直側壁40和均勻丌口 50的形成以實現(例如)最終產物的性質的可預測性、可靠 性和均一性。然而，通過在頸部區中形成較薄聚合物膜60而使變尖最小化可能提供對 側壁40的不充分保護，從而引起過度彎曲。
因此，需要允許有效控制蝕刻開口的輪廓的方法和結構。

發明內容
本發明的實施例與高輪廓控制和高輪廓均一性組合提供使介電材料中所蝕刻的開 口的壁的鈍化成為可能的蝕刻化學。所述蝕刻化學包括矽物質和滷化物物質，且還優選 包括碳物質和氧物質。這些物質中的至少一者且優選每一者可以是等離子受激物質。
在某些實施例中，等離子受激物質由矽、碳和/或氧化合物衍生或產生。在某些實施 例中，可將矽化合物表示為SixMyHz，其中"Si"為矽，"M"為一個或多個滷素(例如， 氟、溴和/或氯)，"H"為氫，且x》1， y》0且z》0 (優選地，y》1)。如上所述，蝕刻 化學還可包括碳化合物，可將其表示為CaMBHY，其中"C"為碳，"M"為一個或多個 滷素，"H"為氫，且a》1， (3X)且y^0 (優選地，P》1)。另外，蝕刻化學可包括氧化 合物(例如，分子氧(02)、過氧化氫(H202)或水(H20))。將了解，在某些情況下， 可能可利用藉此可產生矽、滷素、碳和氧等離子受激物質中的兩者或兩者以上的化合物。 舉例來說，涵蓋由矽、碳和滷素原子形成的化合物。
蝕刻化學有利地使介電材料(例如層間電介質或含矽的介電材料)的等離子蝕刻能 夠形成高縱橫比丌口。矽化合物中的矽可鈍化在側壁上形成矽層的開口的側壁。矽層有 利地比(例如)可使用常規氟碳化合物化學形成的無矽聚合物層更抗蝕刻劑。此對蝕刻 劑的抗性相對於單獨使用氟碳化合物減少側壁的彎曲。此外，如以下進一步討論，矽化 合物通過為矽化合物和/或碳化合物(當蝕刻化學中包括碳化合物時)適當選擇滷素組份 而有利地使鈍化和蝕刻的程度被調整。
另外，已有利地發現根據所揭示實施例的蝕刻化學(例如包括SiF4的蝕刻化學)比 許多常規蝕刻化學提供更高選擇性。此外，矽鈍化層可耗散可在等離子蝕刻期間累積且可從界定開口的表面排斥等離子受激物質的電荷。通過最小化電荷累積，可增加蝕刻速 率，因為更多等離子受激物質被允許到達介電材料中的開口 (例如，通道或溝槽)的表面。


圖1是根據現有技術具有覆蓋待蝕刻材料的圖案化軟式或硬式掩模的經部分製造的 集成電路的橫截面側視圖2是根據現有技術在執行定向等離子蝕刻後的圖1的經部分製造的集成電路的橫 截面側視圖3是根據本發明的實施例具有覆蓋介電材料的圖案化掩模的經部分製造的集成電 路的橫截面側視圖4是根據本發明的實施例在蝕刻介電材料後的圖3的經部分製造的集成電路的橫 截面側視圖5是根據本發明的實施例在移除掩模並清潔蝕刻開口後的圖4的經部分製造的集 成電路的橫截面側視圖6是根據本發明的其它實施例在蝕刻通過介電材料，移除掩模並清潔蝕刻開口後 的圖3的經部分製造的集成電路的橫截面側視圖7是根據本發明的實施例所形成的溝槽的掃描電子顯微圖；以及
圖8A到8E是展示根據本發明的實施例且根據現有技術的蝕刻的性質的圖表。
具體實施例方式
現將參看各圖，其中相同標號始終指代相同部分。將了解，圖式和其中的部分未必 按比例繪製。
參看圖3，說明經部分製造的集成電路100。如以下所討論，圖案化遮蔽層120覆 蓋將被蝕刻的介電或絕緣材料層130。遮蔽層120包括開口 IIO的圖案。在所說明的實 施例中，圖案化遮蔽層120是含碳硬式掩模層，優選為非晶碳層，例如，高透光的透明 非晶碳層。可在A.荷姆伯德(A. Helmbold)、 D.梅斯諾(D. Meissner)的固體薄膜(Thin Solid Films) ，283 ( 1996) 196-203中找到用以形成高透明碳的沉積技術，所述文獻的全 部揭示內容以引用的方式併入本文中。
可在從一個或多個上覆層(例如光致抗蝕劑層和一個或多個介入硬式掩模層)的圖 案轉印之後形成開口 110的圖案。光致抗蝕劑可經由主光罩而暴露於輻射且接著經顯影 以形成被轉印到遮蔽層120的所需圖案。用於遮蔽層120的另一碳材料的一實例是光致抗蝕劑本身。在其它材料的實例中， 遮蔽層120可由可相對於層130的介電材料被選擇性蝕刻且被選擇的含矽材料(例如， 矽或氮化矽)形成。
層130包含可含矽的介電材料。舉例來說，層130可為氧化矽的形式且優選為層間 介電(ILD)層。在所說明的實施例中，層130由氧化矽(例如，比如二氧化矽的未摻 雜氧化矽、氟化氧化矽(FSG)、比如硼磷矽玻璃(BPSG)和磷矽玻璃(PSG)的矽玻 璃、摻雜或未摻雜的熱生長氧化矽、摻雜或未摻雜的TEOS沉積氧化矽等)形成。
參看圖4，氧化矽層130已經受乾式蝕刻。在蝕刻期間，定向等離子受激物質在行 進通過遮蔽層120中的開口 110 (圖3)之後與層130接觸，藉此蝕刻層130並形成開 口 150。將了解，"等離子受激物質"指代經由將能量施加於氣體所產生的自由基、離子 或其它受激物質。可使用含有襯底的反應腔室內部的直接等離子產生器(即，"原位" 或"直接"等離子產生)或使用遠程等離子產生器(即，"外部"或"遠程"等離子產 生)來產生等離子受激物質。可原位產生等離子受激物質。可經由例如電感耦合、紫外 輻射、微波、電容耦合、RF功率的施加等多種方法將能量施加(耦合)到氣體。在缺 乏耦合能量時，等離子產生終止。等離子受激物質可包括(但不限於)滷化物自由基和 離子。在蝕刻期間，優選經由施加電場將等離子受激物質(例如，F+)優選地導引到待 蝕刻的材料的表面，以提供定向或各向異性蝕刻。
等離子物質由包括矽化合物且更優選矽與滷素化合物的蝕刻化學產生。在實施例 中，矽化合物一般可由SixMyHz表示，其中"Si"為矽；"M"為一個或多個滷素，例如 氟、溴、氯或碘；"H"為氫且x》1， y》0且z》0。更優選地，矽化合物包括滷素以輔 助層130的蝕刻，使得y》1。舉例來說，在某些實施例中，矽化合物為SiF4，其為相對 侵蝕性蝕刻化合物。如以下所討論的具有較小侵蝕性的其它矽化合物的實例為SiBr2F2、 SiBr2H2、 SiBr4、 SiBr3H和SiH4。另外，蝕刻化學還可包括不同矽化合物的組合。優選 藉助於惰性運載氣體(例如，氦(He)、氬(Ar)和氖(Ne)),將蝕刻化學提供到含有 經部分製造的集成電路100的反應腔室。
優選地，蝕刻化學還包括碳化合物。可將碳化合物表示為CaMBHY,其中"C"為碳， "M"為一個或多個滷素，"H"為氫，且a》1， p》0且Y》0。更優選地，包括至少一個 滷素以輔助層130的蝕刻，使得P》1。碳化合物的實例包括CF4和C2Br6。還涵蓋不同 含碳化合物的組合。
在不受理論限制的情況下，據信通過用受激物質物理轟擊的層130的材料的濺鍍連 同歸因於滷化物物質(來自碳化合物或矽化合物)與(例如)介電層130的矽的反應的揮發性化合物的形成引起材料從層130的移除，藉此形成開口 150。為了輔助材料的移 除，蝕刻化學優選還包括碳化合物。碳原子有利地與(例如)來自氧化矽的氧原子反應， 以形成輔助氧原子的移除的揮發性碳和氧化合物(例如，CO禾q/或C02)。
在某些實施例中，蝕刻化學優選還包括優選能夠燃燒碳的氧化合物。氧化合物的一 實例為分子氧(02)。
在不受理論限制的情況下，氧化合物可用以通過與碳形成揮發性化合物(例如，經 由"燃燒"反應)從開口 150移除碳而增加工藝寬容度。舉例來說，儘管來自碳化合物 的碳可用以從丌口 150移除介電層130的氧，但在某些應用中，可能需要將過量碳化合 物遞送到開口 150，以(例如)增加蝕刻的侵蝕性。氧化合物的使用在遞送到開口 150 的碳化合物的量下有利地允許較大工藝寬容度，因為氧化合物可移除原本將累積於開口 150中的碳。
將了解，本文所揭示的各種化合物的各種下標(例如，x、 y、 z、 cx、卩、y和5)的
數值受可由形成化合物的各種構成原子形成的鍵的數目限制。舉例來說，熟練的技術人 員將了解，矽原子和碳原子形成到其它原子的四個鍵，而滷素和氫將與單一其它原子形 成鍵。
繼續參看圖4，蝕刻化學有利地將鈍化膜160沉積於丌口 150的側壁140上，包括 沉積於遮蔽層120的表面上。在不受理論限制的情況下，據信矽化合物的矽通過沉積和 聚合而鈍化側壁140以形成鈍化膜160。另外，來自碳化合物的碳還可沉積並聚合以輔 助鈍化膜160的形成，尤其是遮蔽層130的表面上的形成。在某些情況下，據信朝向開 口150的頂部，在遮蔽層120的表面上，鈍化膜160可由含碳聚合物(主要由碳形成) 形成，而下降到丌口 150中，在介電層130的表面上，鈍化膜160可為含矽聚合物(主 要由矽形成)，例如矽酮。
有利地，鈍化膜160中的矽使膜對通過蝕刻劑的蝕刻呈高抗性。因此，鈍化膜160 保護側壁140不受蝕刻，藉此最小化彎曲。將了解，鈍化膜160的某蝕刻確實發生，但 與在無優選實施例的矽化合物的情況下使用氟碳的常規蝕刻相比，這被認為是最小限度 的。並非允許鈍化膜160保持完全未蝕刻，優選選擇蝕刻化學以在足以防止鈍化膜160 生長而阻塞丌口 150的速率下蝕刻鈍化膜160，同時仍允許鈍化膜160保護側壁140並 最小化彎曲。
此外，鈍化膜160的相對較高蝕刻抗性允許形成較薄鈍化層，藉此增加頸部區162
處的丌口的大小。此相對較窄鈍化層160和相對較寬頸部開口 162有利地有助於改進輪
廓控制。有利地，可減少頸部對蝕刻劑的阻塞，藉此減少開口 150的變尖。因此，可形成更直、更垂直側壁140且開口 150的寬度貫穿開口的高度更為均勻。另外，開口 150 的經降低的錐度可通過有效減小特徵的縱橫比而有利地增加蝕刻速率。
將了解，鈍化膜160可有利地增加所需垂直蝕刻速率。歸因於蝕刻期間等離子受激 物質的產生和使用，電荷可累積於側壁140上。這些電荷可通過排斥帶電蝕刻劑物質並 不合需要地減少碰撞於丌口 150的底部上的此類帶電受激物質的數目而降低蝕刻速率。 有利地，含矽層為半導電的，從而允許電荷的耗散並最小化電荷累積。因此，更多帶電 蝕刻劑物質可到達開口 150的底部，以蝕刻所述底部處的材料，藉此增加蝕刻速率。舉 例來說，開口 150的底部可帶正電，從而引起蝕刻化學的陽離子的推斥。經由沉積導電 或半導電膜(例如含矽膜160)而減少開口 150的底部處的正電荷可通過降低此推斥而 增加蝕刻速率。
可通過(尤其)適當選擇滷素(一或多個)而調整蝕刻化學的相對鈍化程度和蝕刻 強度。將了解，可將各種滷素的相對蝕刻強度一般化為F>Cl>Br>I，從最多侵蝕性(F) 到最少侵蝕性(I)而變化。可利用滷素與氫的組合(例如，SiFaClbBreHd)來進一步調 整相對鈍化程度和蝕刻強度。當側壁140的鈍化程度和鈍化膜160的蝕刻速率優選經平 衡以最小化彎曲時，調整蝕刻化學(包括矽化合物)的蝕刻強度的能力有利地有助於此 平衡。在結合更多侵蝕性蝕刻劑使用矽化合物的某些實施例中，矽化合物可以是(例如) SiH4，從而允許其主要起鈍化劑作用，同時提供滷化物蝕刻劑(例如)作為氟碳。
如以匕所討論，在某些實施例中，將了解，可通過適當選擇工藝參數(例如，等離 子能量、等離子脈衝持續時間、襯底溫度、反應器壓力和流速)且通過選擇遞送到反應 腔室的蝕刻化學中的矽、碳和氧化合物的組成和相對比率來實現對開口 150的輪廓控制。 舉例來說，可通過選擇具有具更大或更小蝕刻強度的滷素的矽和/或碳化合物來修改蝕刻 化學的侵蝕性。在某些實施例中，蝕刻化學中僅包括矽化合物(在所述情況下，其含有 滷素，但不含有碳物質)，但優選地，還包括碳化合物，且更優選地，還包括碳化合物 和氧化合物。
還將了解，蝕刻化學的各種化合物可分離地或間歇地流入反應腔室，在某些實施例
中，碳化合物和氧化合物可連續流入腔室，而矽化合物間歇流入腔室。碳化合物可在掩
模開口的側壁上形成鈍化膜。然而，隨著蝕刻進行，上覆遮蔽層120和遮蔽層120的表
面上的任何鈍化膜也被蝕刻。因此，遮蔽層120可經磨損而變薄且由蝕刻形成的頸部和
任何弓形可穿透到介電層130中。舉例來說，隨著遮蔽層120變得越來越薄，碳鈍化膜
也可被蝕刻，使得由碳鈍化膜形成的頸部在開口 150中越來越低地形成。在某些情況下，
頸部可從掩模開口的側壁移動到介電層130的側壁。此經降低的頸部可使介電層130的在頸部以上的部分得不到對蝕刻劑的防護。在此情況發生之前，為了增加鈍化膜對於蝕 刻的阻抗性，藉此減少頸部的向下移動並減少遮蔽層120的變薄，可將矽化合物添加到 蝕刻化學。除了提供蝕刻阻抗性外，矽化合物可沉積於遮蔽層120上，以增加掩模高度 並抵抗遮蔽層120的變薄。為了防止鈍化膜的過度沉積或生長，可暫時停止矽化合物的 流動。可隨後在遮蔽層120的變薄和鈍化膜的蝕刻再次進行到不合需要的程度之前再次 添加矽化合物。因此，可使含矽鈍化劑在短暫分離的脈衝中循環流動，而使含碳蝕刻劑 連續流動或與含矽鈍化劑交替流動。
參看圖5，在蝕刻後，可移除遮蔽層120且開口 150可經受蝕刻後清潔工藝以形成 經清潔開口 150a。將了解，遮蔽層120可經受適合於移除形成所述層的材料的蝕刻或其 它工藝。舉例來說，可使用灰化工藝來移除光致抗蝕劑。可通過各種工藝(包括與02 和N2組合使用含氟氣體(例如，CF4)的灰化工藝)來移除鈍化膜160。在使用高量矽 的某些情況下，來自蝕刻化學的矽可形成側壁140 (圖4)上的難以移除的矽化合物。 在此類情況下，可應用偏置剝離器(bias stripper)(更確切地是常規上用於剝離工藝的 微波剝離器)來移除矽化合物。
儘管展示僅部分延伸通過層130，但在某些實施例中，將了解，蝕刻可經執行以使 得形成完全延伸通過層130的開口。參看圖6，下伏層170充當蝕刻終止部；蝕刻對相 對於形成層130的材料下伏的層170為選擇性的。因此，開口 150b經形成而完全延伸 通過層130，藉此暴露下伏層170。
可接著進一歩處理經部分製造的集成電路100以形成完整集成電路。舉例來說，繼 續參看圖6，可用材料填充開口 150b以形成各種特徵，例如在當層170包括導電特徵(例 如互連)時的情況下的導電接點。在其它應用中，蝕刻層130可用作用以將由開口 150b 界定的圖案轉印到下伏層170的掩模。在另一實例中，參看圖6，還可用材料填充開口 150b以形成各種電裝置，例如電晶體或電容器。舉例來說，開口 150b可用以形成用於 與也可形成於開口 150b中的容器形電容器接觸的多晶矽插塞。
有利地，根據優選實施例的處理允許形成均勻、高縱橫比特徵或開口。舉例來說， 開口 150a (圖5)或150b (圖6)可具有約15:1或更高、約20:1或更優選地約30:1或 更高，或約40:1或更高的縱橫比(在開口的頂部處的深度對寬度)。開口 150a或150b 也可有利地較窄，寬度為100nm或更小，且小到約80nm或更小，或約65 nm。開口 150a或150b可貫穿其深度為非常均勻的，寬度的變化小於約10nmRMS (3S內)。
此外，所揭示的實施例有利地允許在蝕刻速率方面，在蝕刻選擇性方面，在所形成
特徵的均一性方面且在可形成的開口的縱橫比方面對常規蝕刻進行改進。在這些類別中，可能存在15%且更優選25%的改進。舉例來說，這些實施例在形成孔150a、 150—b— (圖5和圖6)的過程中允許約50-60 A/分鐘或更高的蝕刻速率和約4:1或更高的選擇性 (用於(例如)氧化矽層的蝕刻速率與非晶碳層的蝕刻速率的比)。
另外，所形成的開口具有更均勻、幾乎垂直的側壁。將了解，開口 150a、 150b具 有開口之間的材料或間隔物132且可參考間隔物132來表徵側壁140的彎曲量。頂部寬 度134 (開口 150a的頂部處的間隔物132的寬度)與弓形寬度136 (間隔物132在其最 窄點處的寬度)的比可小於或等於約1.4:1，小於或等於約1.3:1或甚至小於或等於約 1.2:1。在某些實施例中，頂部寬度134與弓形寬度136的比為約1.15:1。因此，彎曲的 程度有利地較低。將了解，間隔物132可起待形成於開口 150a、 150b中的導體之間的 絕緣分離的作用。舉例來說，對於具有相同縱橫比的開口，執行使用相同蝕刻速率並具 有相同選擇性的常規蝕刻可產生比由本發明的某些實施例所產生的比大約25-30%的頂 部寬度134與弓形寬度136的比。
實例
穿過非晶碳遮蔽層蝕刻氧化矽介電層以形成溝槽。在可從日本東京電子有限公司 (Tokyo Electron Limited of Tokyo, Japan)購得的雙頻電容耦合反應器中執行蝕刻。蝕刻 化學包括用氬運載氣體提供到反應腔室的SiF4、 QF8和02。以每分鐘約18標準立方釐 米(sccm)的流動速率將SiF4提供到反應腔室，C4F8在約35 sccm下流動，且02在13 sccm 下流動。襯底溫度為約5(TC且反應腔室壓力為約35毫託。將60MHz下的1500 W的功 率耦合到頂部電極且將2MHz下的2750 W的功率耦合到底部電極。所得的溝槽具有約 25:1的縱橫比和其頂部處的約90 nm的寬度。
參看圖7，其展示所得的溝槽的掃描電子顯微圖。有利地，溝槽具有特別均勻且筆 直的側壁。
參看圖8A到圖8E，發現蝕刻通過Ar運載氣體利用由C4F8和02組成的蝕刻化學 來提供對基線蝕刻的各種改進。值得注意的是，氧化矽相對於非晶碳硬式掩模的蝕刻選 擇性得到增加(圖8A)，同時仍實現高蝕刻速率(圖8B)。另外，弓形CD (溝槽之間 的未蝕刻介電材料的寬度)或弓形寬度得到增加，從而表明彎曲已減少(圖8C)。並且， 頸部尺寸與弓形尺寸之間的差(頸部尺寸減去弓形尺寸)有利地較低，從而表明溝槽的 壁特別筆直(圖8D)。
並且，任何彎曲出現的深度低於基線化學的彎曲出現的深度(圖8E)。有利地，這
有助於對彎曲的程度和蝕刻開口的輪廓的控制。舉例來說，在某些實施例中，可在蝕刻
過程期間改變蝕刻化學，使得任何彎曲更均勻地分布於開口的高度上。舉例來說，蝕刻化學可從提供相對較淺弓形深度的化學(例如，基線化學)到提供相對較深弓形深度的 化學(SiF4)而變化。因此，任何彎曲可分布於開口的高度上，使得給定高度處的彎曲 量減少。
將從本文中的描述了解，本發明包括各種實施例。舉例來說，根據本發明的一個實 施例，提供一種用於形成集成電路的方法。所述方法包含在反應腔室中提供具有上覆遮 蔽層的層間介電(ILD)層。遮蔽層具有暴露ILD層的部分的開口。由包含矽化合物的 氣體產生等離子受激物質。通過使ILD層的暴露部分與等離子受激物質接觸而蝕刻ILD層。
根據本發明的另-一實施例，提供一種用於半導體處理的方法。所述方法包含通過使 含矽介電層的暴露部分與包含滷素化合物和矽化合物的化學接觸而蝕刻含矽介電層。所 述化合物中的至少一者處於等離子受激狀態。
根據本發明的又一實施例，提供一種用於在半導體襯底上的層間介電(ILD)層中 形成高縱橫比特徵的方法。所述方法包含在ILD層上提供遮蔽層。遮蔽層具有部分暴露 介電層的一個或多個開口。使用蝕刻化學相對於遮蔽層選擇性地蝕刻ILD層的暴露部 分。蝕刻化學包含矽物質、滷化物物質、碳物質和氧物質。
根據本發明的另一實施例，提供一種具有層間介電(ILD)層的經部分製造的集成 電路。所述經部分製造的集成電路包含形成於ILD層中的多個特徵。所述特徵具有由ILD 層中的開口界定的側壁。所述特徵中的每一者的頂部處的寬度界定頂部寬度且所述特徵 的最小寬度界定弓形寬度。頂部寬度與弓形寬度的弓形比小於或等於約1.4:1。經部分制 造的集成電路還包含側壁的至少一部分上的矽聚合物膜。
除上述揭示內容外，所屬領域的技術人員還將了解，可在不脫離本發明的範圍的情 況下對上述方法和結構進行添加和修改。所有這些修改和改變希望落在如由所附權利要 求書界定的本發明的範圍內。
權利要求
1. 一種用於形成集成電路的方法，其包含在反應腔室中提供具有上覆遮蔽層的層間介電(ILD)層，所述遮蔽層具有暴露所述ILD層的部分的開口；由包含矽化合物的氣體產生等離子受激物質；以及通過使所述ILD層的所述暴露部分與所述等離子受激物質接觸而蝕刻所述ILD層。
2. 根據權利要求1所述的方法，其中由所述氣體產生等離子受激物質包含由SixMyHz 產生等離子受激物質，其中Si為矽，H為氫且M為選自由氟(F)、溴(Br)、氯 (CI)和碘(I)組成的群組的一個或多個滷素，且其中x》1， y》0且z》0。
3. 根據權利要求2所述的方法，其中由所述氣體產生等離子受激物質包含由SixMyHz 產生等離子受激物質，其中x》1， y》l且z^)。
4. 根據權利要求2所述的方法，其進一步包含使所述ILD層的所述暴露部分與由碳 化合物產生的等離子受激物質接觸。
5. 根據權利要求4所述的方法，其中使所述ILD層的所述暴露部分與由所述碳化合物產生的等離子受激物質接觸包含由CaMBHy產生等離子受激物質，其中C為碳，H為氫且M為選自由氟(F)、溴(Br)、氯(Cl)和碘(I)組成的群組的一個或 多個囪素，且其中a^1， J3》0且y》0。
6. 根據權利要求5所述的方法，其中由CaMBHY產生等離子受激物質包含由其中ot》1， 13^0且Y》0的CaMBHY產生等離子受激物質。
7. 根據權利要求4所述的方法，其進一步包含使所述ILD層的所述暴露部分與由氧 化合物產生的等離子受激物質接觸。
8. 根據權利要求7所述的方法，其中使所述ILD層的所述暴露部分與由所述氧化合 物產生的等離子受激物質接觸包含由分子氧(02)產生等離子受激物質。
9. 根據權利要求7所述的方法，其中產生等離子受激物質包含使所述矽化合物、所述 碳化合物和所述氧化合物在選自由氦(He)、氬(Ar)和氖(Ne)組成的群組的惰 性運載氣體中流動。
10. 根據權利要求7所述的方法，其中在短暫分離的脈衝中執行使所述ILD層的所述 暴露部分與由所述矽化合物產生的所述等離子受激物質接觸。
11. 根據權利要求7所述的方法，其中在由所述矽化合物產生的所述等離子受激物質的脈衝期間及之間連續地執行使所述ILD層的所述暴露部分與由所述碳化合物產生 的所述等離子受激物質接觸以及使所述ILD層的所述暴露部分與由氧化合物產生 的等離子受激物質接觸。
12. 根據權利要求1所述的方法，其中使所述ILD層的所述暴露部分接觸在所述開口 的側壁的至少若干部分上形成鈍化層。
13. 根據權利要求1所述的方法，其中所述ILD層由氧化矽形成。
14. 根據權利要求13所述的方法，其中所述遮蔽層由碳材料形成。
15. 根據權利要求14所述的方法，其中所述碳層由光致抗蝕劑形成。
16. 根據權利要求14所述的方法，其中所述碳層由非晶碳形成。
17. 根據權利要求1所述的方法，其中在所述反應腔室內部執行產生所述等離子。
18. —種用於半導體處理的方法，其包含通過使一含矽電介質的層的暴露部分與包含滷素化合物和矽化合物的化學接觸 而蝕刻所述含矽介電層，其中所述化合物中的至少一者處於等離子受激狀態。
19. 根據權利要求18所述的方法，其進一步包含提供具有所述化學的氧化合物。
20. 根據權利要求18所述的方法，其中蝕刻所述電介質的所述層包含將所述暴露部分 間歇地暴露於由所述矽化合物產生的等離子受激物質。
21. 根據權利要求18所述的方法，其中蝕刻所述介電層包含增加所述介電層中的幵口 的深度且同時鈍化界定所述開口的側壁。
22. 根據權利要求21所述的方法，其進一歩包含在蝕刻所述介電層後從所述開口的側 壁移除鈍化層。
23. 根據權利要求18所述的方法，其中蝕刻所述含矽電介質的所述層包含蝕刻氧化矽。
24. 根據權利要求18所述的方法，其中通過覆蓋所述介電層的掩模層中的開口來暴露 所述介電層的暴露部分。
25. 根據權利要求24所述的方法，其中所述掩模層由選自由光致抗蝕劑、非晶碳、氮 化矽和矽組成的群組的材料形成。
26. 根據權利要求18所述的方法，其中蝕刻所述矽介電層包含形成深度與寬度比大於 或等於約20:1的介電層丌口。
27. 根據權利要求26所述的方法，其中蝕刻所述矽介電層包含形成深度與寬度比大於 或等於約30:1的介電層開口。
28. 根據權利要求27所述的方法，其中蝕刻所述矽介電層包含形成深度與寬度比大於或等於約40:1的介電層開口。
29. 根據權利要求18所述的方法，其中蝕刻所述介電層包含形成具有小於或等於約100 納米(nm)的寬度的介電層開口。
30. 根據權利要求29所述的方法 nm的寬度的介電層開口。
31. 根據權利要求30所述的方法 的介電層幵口。
32. 根據權利要求18所述的方法
33. 根據權利要求18所述的方法
34. 根據權利要求18所述的方法 所述層。
35. —種用於在半導體襯底上的層間介電(ILD)層中形成高縱橫比特徵的方法，其包 含在所述ILD層上提供遮蔽層，所述遮蔽層具有部分暴露所述介電層的至少一個； 以及使用蝕刻化學相對於所述遮蔽層而選擇性地蝕刻所述ILD層的暴露部分，所述 蝕刻化學包含 矽物質； 滷化物物質； 碳物質；以及 氧物質。
36. 根據權利要求35所述的方法，其中所述矽物質由矽化合物衍生。
37. 根據權利要求36所述的方法，其中所述矽物質由SixMyHz衍生，其中M包含選自 由氟(F)、溴(Br)、氯(Cl)和碘(I)組成的群組的一個或多個滷素，且其中x 》1、 y》1且z》0。
38. 根據權利要求35所述的方法，其中所述碳物質由碳化合物衍生。
39. 根據權利要求38所述的方法，其中所述碳物質由CaFB^衍生，其中a》1， 13^1
40. 根據權利要求35所述的方法，其中所述氧物質由分子氧(02)衍生。
41. 根據權利要求35所述的方法，其中選擇性地蝕刻包含產生等離子受激矽物質、等 離子受激滷化物物質、等離子受激碳物質和等離子受激氧物質。，其中蝕刻所述介電層包含形成具有小於或等於約80，其中蝕刻所述介電層包含形成具有約65 nm的寬度，其中蝕刻所述介電層包含形成溝槽。，其中通過汽相化學來執行蝕刻所述介電層。，其中使用氟碳化合物來執行蝕刻所述含矽電介質的
42. 根據權利要求35所述的方法，其中為所述ILD層提供氧化矽虔。
43. 根據權利要求35所述的方法，其中以約50-60 A/分鐘或更大的蝕刻速率執行選擇 性地蝕刻所述ILD層的暴露部分。
44. 根據權利要求43所述的方法，其中選擇性蝕刻期間的所述ILD層的所述蝕刻速率 與所述遮蔽層的蝕刻速率的比大於或等於約4:1。
45. 根據權利要求44所述的方法，其中由所述蝕刻形成的開口的寬度的變化在35內 小於約10 nm RMS。
46. 根據權利要求45所述的方法，其中由所述蝕刻形成的所述開口的縱橫比大於或等 於約15:1。
47. 根據權利要求35所述的方法，其進一步包含通過改變所述蝕刻化學而改變通過選 擇性蝕刻所形成的弓形的深度。
48. 根據權利要求47所述的方法，其進一步包含在首先將所述ILD層暴露於具有碳等 離子受激物質且不具有矽等離子受激物質的蝕刻化學後將所述ILD層暴露於所述 蝕刻化學。
49. 一種具有層間介電(ILD)層的經部分製造的集成電路，其包含形成於所述ILD層中的多個特徵，所述特徵具有由所述ILD層中的開口界定的 側壁，其中所述特徵中的每一者的頂部處的寬度界定頂部寬度且所述特徵的最小寬 度界定弓形寬度，其中所述頂部寬度與所述弓形寬度的弓形比小於或等於約1.4:1; 以及所述側壁的至少一部分上的矽聚合物膜。
50. 根據權利要求49所述的集成電路，其中所述矽聚合物膜在所述開口中橫向向內傾 斜以形成頸部區。
51. 根據權利要求49所述的集成電路，其中所述弓形比小於或等於約1.3:1。
52. 根據權利要求51所述的集成電路，其中所述弓形比小於或等於約1.2:1。
53. 根據權利要求49所述的集成電路，其中所述開口具有大於或等於約20:1的深度與 寬度比以及小於或等於約100nm的寬度。
54. 根據權利要求53所述的集成電路，其中所述深度與寬度比大於或等於約30:1。
55. 根據權利要求54所述的集成電路，其中所述深度與寬度比大於或等於約40:1。
56. 根據權利要求53所述的集成電路，其中所述寬度為約80nm或更小。
全文摘要
本發明涉及使用包括矽物質和滷化物物質且還優選包括碳物質和氧物質的等離子蝕刻化學來選擇性蝕刻層間介電層(130)，例如氧化矽層。所述矽物質可由矽化合物(例如SixMyHz)產生，其中「Si」為矽，「M」為一個或多個滷素，「H」為氫且x≥1，y≥0且z≥0。所述碳物質可由碳化合物(例如CαMβHγ)產生，其中「C」為碳，「M」為一個或多個滷素，「H」為氫，且α≥1，β≥0且γ≥0。所述氧物質可由例如O2的可與碳反應以形成揮發性化合物的氧化合物產生。
文檔編號H01L21/311GK101501824SQ200780028892
公開日2009年8月5日 申請日期2007年8月20日 優先權日2006年8月31日
發明者特德·泰勒, 馬克·基爾鮑赫 申請人:美光科技公司