時鐘發生器和使用該時鐘發生器的通信終端的製作方法
2023-09-24 13:20:05
專利名稱：時鐘發生器和使用該時鐘發生器的通信終端的製作方法
技術領域：
本發明涉及支持多種頻率輸出的時鐘發生器，特別涉及一種應用在通信終端的音頻或話音模塊的時鐘發生器。
背景技術：
時鐘發生器廣泛應用於很多行業。比如，在手機等通信終端中不僅利用時鐘發生器產生精確和高穩定的時鐘信號，而且還支持多種時鐘頻率的輸出。在公告號為CN 1171486C、專利權人為日本電氣株式會社的發明專利中，公開了一種用於多系統的時鐘發生器，它主要是利用自動頻率控制電路(AFC)控制TCXO(溫度補償晶體振蕩器)，進而控制PLL電路的輸出。請參閱圖1，其為公告號為CN 1171486C的時鐘發生器的部分電路圖。該時鐘發生器包括AFC電路11、TCXO12、分頻器A13、相位比較器14、電荷泵15、VCO(壓控晶振)16、分頻器B17和寄存器18。通過利用自動頻率控制電路(AFC)11控制TCXO12的輸出，並通過將TXCO12的輸出頻率乘以分頻器A13和分頻器B18的分頻比較來確定VCO16的輸出，即能夠通過利用寄存器18來改變分頻比較進行獲得所需頻率上的輸出。
音頻(Audio)模塊和話音(Voice)模塊是手機等通信終端中不可缺少的部分，它們一般集成在模擬基帶ABB晶片、電源管理PMU晶片、基帶處理DBB晶片或應用處理APP晶片中。為了滿足眾多音頻接口的標準，音頻(Audio)模塊需要的採樣頻率包括8Khz、11.025Hhz、16Khz、22.5Khz、24Khz、32Khz、44.1Khz、48Khz等。而話音模塊需要的採樣頻率通常為8Khz和16KHZ。目前，音頻模塊和話音模塊利用時鐘發生器來產生不同的採樣頻率。請參閱圖2，其為一種應用在音頻模塊/話音模塊中的時鐘發生器的結構示意圖。該時鐘發生器包括PLL(鎖相環)和寄存器25，圖2公開的僅為鎖相環的一種結構示意圖。該PLL包括相位比較器21、電荷泵22、VCO23和分頻器B24。通過寄存器25來改變PLL的內部參數，比如改變分頻器B24的分頻值，從而獲得不同的採樣頻率輸出。
但是，這種時鐘發生器僅支持單一的時鐘輸出，比如系統時鐘，由於系統時鐘通常是固定的，若寄存器能夠改變的PLL內部參數少且範圍窄的話，則能夠獲得的採樣頻率很可能不能滿足要求，這時就需要外加其它PLL晶片，由此增加了成本。當這種時鐘發生器應用於可攜式通信終端(如手機)，不僅增加了成本，而且給終端的體積控制帶來複雜性。
由於時鐘發生器需要系統時鐘提供的時鐘頻率，即使通信終端在運行一些離線業務，如單機遊戲、播放MP3等，為了保證音頻(Audio)模塊的正常工作狀態，終端必須維持音頻模塊中的時鐘發生器的系統時鐘處理工作狀態，由此造成大量的功率損失。
發明內容
本發明的目的在於提供一種時鐘發生器和使用該時鐘發生器的通信終端，以解決現有技術中存在只能接收單一時鐘輸入時鐘發生器，由此輸出的頻率範圍較窄以致某些頻點的頻率不能輸出，從而需要增加新PLL進而造成成本高且增加體積的技術缺陷，以及離線時為了保證給時鐘發生器提供系統時鐘而造成功耗損失的技術問題。
為解決上述問題，本發明公開了一種時鐘發生器，包括時鐘選擇器、寄存器和鎖相環，時鐘選擇器至少包括兩個輸入埠，每一輸入埠連接一時鐘信號，時鐘選擇器的輸出端連接鎖相環的輸入端，寄存器分別連接時鐘選擇器及鎖相環，用於控制時鐘選擇器從輸入的時鐘信號選擇其中之一作為參考時鐘以及控制鎖相環的內部參數。
本時鐘發生器還包括第一分頻器，第一分頻器設置在一時鐘信號和時鐘選擇器的一輸入端之間，並且，第一分頻器還連接寄存器，通過寄存器控制其分頻係數。
本時鐘發生器還包括第二分頻器，所述第二分頻器設置在鎖相環的輸出端，並且第二分頻器還連接寄存器，通過所述寄存器控制其分頻係數。
所述時鐘發生器為應用於音頻模塊/話音模塊的時鐘發生器，並且，所述時鐘選擇器的第一輸入埠連接實時時鐘、第二輸入埠連接系統時鐘。
所述寄存器為微處理器中的存儲單元或者所述寄存器連接一微處理器。
鎖相環包括相位比較器、充電泵、壓控晶振和第三分頻器，所述寄存器連接第三分頻器，通過寄存器控制其分頻係數。
本發明還公開了一種通信終端，包括收/發模塊、基帶處理器、主處理器和外圍接口電路，還包括音頻模塊和話音模塊，音頻模塊/話音模塊包括時鐘發生器，所述時鐘發生器包括時鐘選擇器、寄存器和鎖相環，時鐘選擇器至少包括兩個輸入埠，第一輸入埠連接一系統時鐘，第二輸入埠連接實時時鐘，時鐘選擇器的輸出端連接鎖相環的輸入端，鎖相環的輸出端用以輸出音頻模塊/話音模塊的採樣頻率，寄存器分別連接時鐘選擇器及鎖相環，用於控制時鐘選擇器從輸入的時鐘信號選擇其中之一作為參考時鐘以及控制鎖相環的內部參數。
時鐘發生器還包括第一分頻器，第一分頻器設置在一時鐘信號和時鐘選擇器的一輸入端之間，並且，第一分頻器還連接寄存器，通過寄存器控制其分頻係數。時鐘發生器還包括第二分頻器，所述第二分頻器設置在鎖相環的輸出端，並且第二分頻器還連接寄存器，通過所述寄存器控制其分頻係數。
主處理器連接所述寄存器，主處理器包括觸發單元及參數控制單元，其中觸發單元根據外圍接口電路的輸入信號選擇參考時鐘當觸發話音業務或在線音樂播放時，選擇的參數時鐘為系統時鐘，當在線多媒體業務被觸發時，選擇的參數時鐘為系統時鐘或實時時鐘，當離線業務被觸發時，選擇的參數時鐘為實時時鐘；參數控制單元根據需要的採樣頻率確定各個分頻器中的分頻係數。
與現有技術相比，本發明具有以下優點時鐘發生器設置有至少兩個連接時鐘信號的輸入埠，通過選擇其中之一的時鐘作為參數時鐘，能夠使得時鐘發生器輸出更多頻點的時鐘頻率，以滿足不同的需要。
本發明的時鐘發生器可以應用於音頻或話音模塊中，可以將實時時鐘作為時鐘發生器的一輸入時鐘，不僅使得時鐘發生器能支持更多不同的時鐘輸入，而且克服了離線時為了保證給時鐘發生器提供參考時鐘使得系統時鐘不得不工作由此造成功耗損失的問題。
並且，可以將上述包括本發明時鐘發生器的音頻或話音模塊應用於通信終端，使得通信終端在離線狀態下提供多媒體服務時，能夠使得基帶處理器處於睡眠狀態，降低通信終端的功耗損失。
圖1是公告號為CN 1171486C的時鐘發生器的部分電路圖；圖2為一種現有技術中應用在音頻模塊和話音模塊中的時鐘發生器的結構示意圖；圖3為本發明的一種時鐘發生器的結構示意圖；圖4為本發明時鐘發生器的一實例示意圖；圖5為本發明應用於音頻(Audio)模塊/話音(Voice)模塊的時鐘發生器的結構示意圖；圖6為一包括本發明的音頻模塊和話音模塊的手機結構示意圖。
具體實施例方式
以下結合附圖，具體說明本發明。
本發明的核心在於，本發明的時鐘發生器設置有至少兩個連接時鐘信號的輸入埠，通過選擇其中之一的時鐘作為參數時鐘，能夠使得時鐘發生器輸出更多頻點的時鐘頻率，以滿足不同的需要。特別是當實時時鐘作為其中之一的時鐘信號輸入時鐘發生器的輸入埠，不僅使得時鐘發生器能支持更多不同的時鐘輸入，而且克服了離線時為了保證給時鐘發生器提供參考時鐘使得系統時鐘不得不工作由此造成功耗損失的問題。
請參閱圖3，其為本發明的一種時鐘發生器的結構示意圖。它包括時鐘選擇器31、寄存器32和鎖相環(PLL)33，時鐘選擇器31至少包括兩個輸入埠，每一輸入埠連接一時鐘信號，時鐘選擇器31的輸出端連接鎖相環33的輸入端，寄存器32分別連接時鐘選擇器31及鎖相環33，用於控制時鐘選擇器31從輸入的時鐘信號選擇其中之一作為參考時鐘以及控制鎖相環33的內部參數。
寄存器32可以和輸入單元連接，用於用戶輸入控制信號，控制時鐘選擇器選擇哪一輸入時鐘作為參數時鐘，以及控制鎖相環的內部參數使其輸出的時鐘頻率為要求的時鐘頻率值。寄存器32也可以連接一微處理器或者寄存器32也可以是微處理器中的一存儲單元，通過微處理器來控制寄存器32的控制值，也可以通過微處理器連接外設，通過用戶輸入的信號控制寄存器中的控制值控制時鐘選擇器選擇哪一輸入時鐘作為參數時鐘，以及控制鎖相環的內部參數使其輸出的時鐘頻率為要求的時鐘頻率值。
通過增加輸入時鐘個數，使得參考時鐘的選擇範圍增大，由此得到更多的輸出時鐘來滿足要求，由此避免增加其它PLL晶片來獲得要求的時鐘頻率，進而減少成本。
實施例請參閱圖4，其為本發明時鐘發生器的一實例示意圖。該時鐘發生器還包括若干第一分頻器34和第二分頻器35。其中，每一第一分頻器34設置在一輸入時鐘信號和時鐘選擇器31的一輸入端之間，第二分頻器35設置在PLL的鎖輸出端，並且第一分頻器34和第二分頻器35也連接寄存器32，通過寄存器32修改其分頻係數，以便能獲得更多頻點的時鐘頻率。在本實例中，PLL包括相位比較器21、充電泵22、壓控晶振23和第三分頻器24，寄存器33用於控制PLL內的參數，比如控制第三分頻器的分頻係數。由於上述公開的PLL結構實屬現有技術，其工作原理等在此就不再贅述了。
應用例以下就以將本發明的時鐘發生器應用於音頻(Audio)模塊/話音(Voice)模塊中為例，來說明時鐘發生器的工作原理。請參閱圖5，其為應用於音頻(Audio)模塊/話音(Voice)模塊的時鐘發生器的結構示意圖。時鐘發生器有兩個輸入埠，其一用於輸入系統時鐘，其二用於輸入實時時鐘。系統時鐘包括32Khz的RTC時鐘、12Mhz的APP的主時鐘、GSM和3G終端系統中13Mhz和26Mhz的系統時鐘、19.2Mhz的系統時鐘。
實時時鐘(REAL TIME CLOCK)是由實時時鐘集成電路所提供，在一些需要微功耗及準確計時的場合，如手機，電視機，復費率電錶，高精度時鐘，可編程時間控制器，數位相機等等都設有實時時鐘集成電路來提供實時時鐘信號。實時時鐘集成電路能夠提供不間斷時鐘信號，將其作為時鐘發生器中的一輸入時鐘信號產生採樣頻率，能夠充分提高實時時鐘的利用率，並能夠減少或免去系統時鐘作為參考時鐘產生採樣頻率時的功率消耗。
音頻(Audio)模塊需要的採樣頻率包括8Khz、11.025Hhz、16Khz、22.5Khz、24Khz、32Khz、44.1Khz、48Khz等。而話音模塊需要的採樣頻率通常為8Khz和16KHZ。
另外，通過改變第一分頻器34(分頻值1/N)、第二分頻器(分頻值1/S)35和第三分頻器24(分頻值1/M)中N，M，S的值來獲得不同的採樣時鐘，滿足不同音頻標準的要求。比如，從32Khz的輸入的參考時鐘獲得44.1Khz的採樣時鐘。則根據32.768Khz*M/S＝44.1Khz，可得M/S＝44.1/32.768，則M可取值673，S可取值500。通過控制M和S獲得需要的採樣時鐘。M，N，S支持的位數越大，PLL的設計難度越大。為此在實際使用中，M，N，S的位數可控制在二進位的12位(0-2047)以內，基本能滿足音頻(Audio)模塊/話音(Voice)模塊的採樣時鐘的要求。
這種音頻(Audio)模塊和話音(Voice)模塊應用於通信終端、計算機設備時，就能夠支持多種時鐘的輸入，特別是支持實時時鐘的輸入，並且，能夠支持更廣範圍的採樣頻率輸出。
一種使用上述音頻(Audio)模塊和話音(Voice)模塊的通信終端，不僅無需增加新PLL而造成增加成本的問題，而且還能降低功耗。也就是說，一種通信終端，包括收/發模塊、基帶處理器、主處理器和外圍接口電路，還包括音頻模塊和話音模塊，音頻模塊/話音模塊包括時鐘發生器，所述時鐘發生器包括時鐘選擇器、寄存器和鎖相環，時鐘選擇器至少包括兩個輸入埠，第一輸入埠連接一系統時鐘，第二輸入埠連接實時時鐘，時鐘選擇器的輸出端連接鎖相環的輸入端，鎖相環的輸出端用以輸出音頻模塊/話音模塊的採樣頻率，寄存器分別連接時鐘選擇器及鎖相環，用於控制時鐘選擇器從輸入的時鐘信號選擇其中之一作為參考時鐘以及控制鎖相環的內部參數。
另外，時鐘發生器還包括第一分頻器，第一分頻器設置在一時鐘信號和時鐘選擇器的一輸入端之間，並且，第一分頻器還連接寄存器，通過寄存器控制其分頻係數。時鐘發生器還包括第二分頻器，所述第二分頻器設置在鎖相環的輸出端，並且第二分頻器還連接寄存器，通過所述寄存器控制其分頻係數。
主處理器連接所述寄存器，主處理器包括觸發單元及參數控制單元，其中觸發單元根據外圍接口電路的輸入信號選擇參考時鐘當觸發話音業務或在線音樂播放時，選擇的參數時鐘為系統時鐘，當在線多媒體業務被觸發時，選擇的參數時鐘為系統時鐘或實時時鐘，當離線業務被觸發時，選擇的參數時鐘為實時時鐘；參數控制單元根據需要的採樣頻率確定各個分頻器中的分頻係數。
當主處理器接收到觸發話音業務或在線音樂播放時，確定參數時鐘及對應的各個分頻器中的分頻係數。在後續的話音業務或在線音樂播放時，基帶處理器可處理激活狀態，而主處理器可以處於睡眠狀態，大大節省功耗。
當主處理器接收到離線業務被觸發時，確定參數時鐘及對應的各個分頻器中的分頻係數，使得基帶處理器處於睡眠狀態，而主處理器處於工作狀態，以此節省基帶處理器的功耗。
請參閱圖6，其為一包括本發明的音頻模塊和話音模塊的手機結構示意圖。它包括DBB處理器和APP處理器。在該手機中，音頻模塊和話音模塊集成在一起，如集成在同一晶片中。音頻鏈路包括三種路徑(1)號路徑當僅僅支持話音或簡單的在線音樂播放(例如MP3)，則只需走(1)號路徑。CLK1(系統時鐘)被激活，CLK2(實時時鐘)處於睡眠狀態，整個APP部分均處於睡眠狀態己最大程度的節省功耗；(2)號路徑當支持在線多媒體業務(如Videophone時)，需要走(2)號路徑，這時DBB和APP都處於工作狀態，功耗最大。CLK1和CLK2可任選一路；(3)路徑當運行離線業務，如遊戲、MP3、TV、FM等，可走(3)路徑，這時DBB處於睡眠狀態，CLK2被激活，僅僅APP部分處於工作狀態。
比起僅支持單一的系統時鐘的設計，在支持同樣業務的情況下以上設計更能節省功耗；同時該設計更能適合不同的終端系統，簡化了音頻模塊和話音模塊設計。
以上公開的僅為本發明的幾個具體實施例，但本發明並非局限於此，任何本領域的技術人員能思之的變化，都應落在本發明的保護範圍內。
權利要求
1.一種時鐘發生器，其特徵在於，包括時鐘選擇器、寄存器和鎖相環，時鐘選擇器至少包括兩個輸入埠，每一輸入埠連接一時鐘信號，時鐘選擇器的輸出端連接鎖相環的輸入端，寄存器分別連接時鐘選擇器及鎖相環，用於控制時鐘選擇器從輸入的時鐘信號選擇其中之一作為參考時鐘以及控制鎖相環的內部參數。
2.如權利要求1所述的時鐘發生器，其特徵在於，還包括第一分頻器，第一分頻器設置在一時鐘信號和時鐘選擇器的一輸入端之間，並且，第一分頻器還連接寄存器，通過寄存器控制其分頻係數。
3.如權利要求1或2所述的時鐘發生器，其特徵在於，還包括第二分頻器，所述第二分頻器設置在鎖相環的輸出端，並且第二分頻器還連接寄存器，通過所述寄存器控制其分頻係數。
4.如權利要求1所述的時鐘發生器，其特徵在於，所述時鐘發生器為應用於音頻模塊/話音模塊的時鐘發生器，並且，所述時鐘選擇器的第一輸入埠連接實時時鐘、第二輸入埠連接系統時鐘。
5.如權利要求1或2所述的時鐘發生器，其特徵在於，所述寄存器為微處理器中的存儲單元或者所述寄存器連接一微處理器。
6.如權利要求1所述的時鐘發生器，其特徵在於，鎖相環包括相位比較器、充電泵、壓控晶振和第三分頻器，所述寄存器連接第三分頻器，通過寄存器控制其分頻係數。
7.一種通信終端，包括收/發模塊、基帶處理器、主處理器和外圍接口電路，其特徵在於，還包括音頻模塊和話音模塊，音頻模塊/話音模塊包括時鐘發生器，所述時鐘發生器包括時鐘選擇器、寄存器和鎖相環，時鐘選擇器至少包括兩個輸入埠，第一輸入埠連接一系統時鐘，第二輸入埠連接實時時鐘，時鐘選擇器的輸出端連接鎖相環的輸入端，鎖相環的輸出端用以輸出音頻模塊/話音模塊的採樣頻率，寄存器分別連接時鐘選擇器及鎖相環，用於控制時鐘選擇器從輸入的時鐘信號選擇其中之一作為參考時鐘以及控制鎖相環的內部參數。
8.如權利要求7所述的通信終端，其特徵在於，時鐘發生器還包括第一分頻器，第一分頻器設置在一時鐘信號和時鐘選擇器的一輸入端之間，並且，第一分頻器還連接寄存器，通過寄存器控制其分頻係數。
9.如權利要求7或8所述的通信終端，其特徵在於，時鐘發生器還包括第二分頻器，所述第二分頻器設置在鎖相環的輸出端，並且第二分頻器還連接寄存器，通過所述寄存器控制其分頻係數。
10.如權利要求9所述的通信終端，其特徵在於，主處理器連接所述寄存器，主處理器包括觸發單元及參數控制單元，其中觸發單元根據外圍接口電路的輸入信號選擇參考時鐘當觸發話音業務或在線音樂播放時，選擇的參數時鐘為系統時鐘，當在線多媒體業務被觸發時，選擇的參數時鐘為系統時鐘或實時時鐘，當離線業務被觸發時，選擇的參數時鐘為實時時鐘；參數控制單元根據需要的採樣頻率確定各個分頻器中的分頻係數。
全文摘要
一種時鐘發生器，應用於音頻或話音模塊中，包括時鐘選擇器、寄存器和鎖相環，時鐘選擇器至少包括兩個輸入埠，每一輸入埠連接一時鐘信號，時鐘選擇器的輸出端連接鎖相環的輸入端，寄存器分別連接時鐘選擇器及鎖相環，用於控制時鐘選擇器從輸入的時鐘信號選擇其中之一作為參考時鐘以及控制鎖相環的內部參數。所述時鐘選擇器的第一輸入埠連接實時時鐘、第二輸入埠連接系統時鐘。不僅使得時鐘發生器能支持更多不同的時鐘輸入，而且克服了離線時為了保證給時鐘發生器提供參考時鐘使得系統時鐘不得不工作由此造成功耗損失的問題。
文檔編號H03L7/18GK1953332SQ20051010923
公開日2007年4月25日 申請日期2005年10月17日 優先權日2005年10月17日
發明者楊春傑, 李偉 申請人:大唐移動通信設備有限公司, 上海大唐移動通信設備有限公司