小幅度信號輸出電路的製作方法
2023-10-08 07:11:29
專利名稱：小幅度信號輸出電路的製作方法
技術領域：
本發明是關於小幅度信號輸出電路，更具體而言，是關於通過傳輸在集成電路之間傳送邏輯信號的小幅度信號輸出電路。
一些輸出電路被使用作為通過傳輸路經例如總線在兩個或多個集成電路之間傳送信號的信號傳送裝置，當邏輯信號從輸出電路被傳輸時，邏輯信號被假設為邏輯值高電平或低電平。依此，在集成電路的輸出電路內實質上存在著輸入端，用以從集成電路的內電路接收內部邏輯信號，和輸出端，用以傳送內部邏輯信號到其它集成電路。
雖然絕大部分通常的傳送信號所具有的幅度接近施加到集成電路的電源電位，但近年來用於傳輸的信號幅度已經被減小，例如，在通常傳送信號的CMOS接口的情況下，信號幅度是實質上等於電源電位例如約為5V或約為3V，在另一方面，最近的傳送信號具有較小的幅度，例如在低電壓差分信號(LVDS)接口中使用，信號幅度約為0.3V。減小信號幅度的原因是，在信號傳輸時，減少幅度具有傳送速度高，功耗小和低噪音的優點，這就要求能完成較高速度和較低功耗為基本目標的集成電路具有的輸出電路能夠輸出較低幅度的信號。一些建議已經提出作為輸出低幅度信號的裝置，下面就是其中的例子。
參看的
圖1示出個偽發射極耦合邏輯接口(PECL接口)作為第一個通常的輸出電路，這是低幅度接口的典型實例，該輸出電路包括具有連接到正電位電源線VDD的源極，連接到輸出低幅度信號的輸出端OUT1的漏極和連接到輸入端IN1的柵極的PMOS電晶體M11；具有連接到電晶體M11的漏極的漏極，連接到電晶體M11的柵極的柵極，和連接到地電位的源線VSS的源極的電晶體M12；具有連接到輸出端OUT1的第一端和連接到端電源VTT的第2端的電阻RTT1。
一般而言，正電位從集成電路的外側的提供到電源線VDD和源線VSS接地，在其它的情況下源線VDD接地，和負電位提供到源線VSS。端電阻RTT1的值和端電源電位VTT一般指定為標準，其中前者大約為50Ω，而後者從電源電位VDD中減去約2V而獲得。
在運行中，當接近電源線VDD的電位的高電平電位提供到輸入端IN1時，電晶體M11截止和電晶體M12導通，這樣，從端電源VTT通過端電阻RTT1和電晶體M12到源線VSS形成電流通路。在這一級的輸出端OUT1的低電位VOL可以表示為VOL＝VTT-{(VTT-VSS)×RTT}/(RTT+RONN)…(1)這裡，VTT，VSS，RTT和RONN分別表示VTT電源電位，源線VSS電位，電阻器RTT的電阻和NMOS電晶體M12的導通電阻。
當接近電源線VSS的電位VSS的低電平電位提供給輸入端IN時，電晶體M11導通和電晶體M12截止。這樣，從源線VDD通過電晶體M11和端電阻RTT1到端點源VTT形成電流通路。在該極的輸出端OUT1的高電平電位VOH被表示為VOH＝VTT+{(VDD-VTT)×RTT}/(RTT+RONP)…(2)這裡RONP表示PMOS電晶體M11的導通電阻。
為個實際計算輸出OUT1的高電平VOH和低電平VOL的值和相對輸出信號幅度(VOH-VOL)，在表達式或公式(1)和(2)中的每一個變量設置如下VDD＝3V，VSS＝0V，VTT＝1.5V，RTT＝50Ω，RONN＝200Ω，RONP＝200Ω。
在上述值替代表達式(1)和(2)中的變量時，輸出OUT的高電平VOH和低電平VOL被計算如下VOH＝1.8V……(3)VOL＝1.2V……(4)這樣，輸出信號幅度被計算如下VOH-VOL＝0.6V……(5)通常輸出電路具有如下特點，通過選取在集成電路內的電晶體元件的尺寸而調節選取RONP和RONN的導通電阻以獲得希望的小信號幅度，該幅度還依賴電源電位VDD，VSS，VTT和事先指定的端電阻RTT。
由於第一通常輸出電路具有單信號輸送的單個輸出端，它通常被稱為單相傳送系統。
作為具有低信號幅度接口另一個傳送系統，所謂的差分傳送系統也被使用，它從各自的輸出端輸出一對傳送信號，在差分傳輸系統內的一對傳送信號具有如下特點，一對信號的相位彼此相反和具有相等的高電平和低電平電位，和單相位傳輸系統相比，在差分傳送系統內的相反的相位方案提供了兩倍的動態範圍。進而，它具有這樣的優點，在電源電位內的噪音的影響和電磁感應的影響能被減少，從這樣的優點來看，差分傳輸系統被用於高速和高可靠性的傳送。一些關於在差分傳送系統傳送差分信號的輸出電路的建議已經被提出，下述是關於它們的一實例。
圖2示出了LVDS接口的第2通常輸出電路做為差分傳送系統，其中類似的構成元件用類似在圖1中所用的參考符號表示。該輸出電路包括第一輸出部分11具有電晶體M11和M12，端部電晶體RTT1，輸入端IN1和輸出端OUT1，這些和第一通常輸出電路相同；和第2輸出部分12具有的構成元件類似於第1輸出部分11的構成元件，特別是，第2輸出部分12具有PMOS電晶體M21，它的源極連接到正電位電源線VDD，它的漏極連接到輸出端OUT2和柵極連接到輸入端IN2；NMOS電晶體M22，它的漏極連接到電晶體M21的漏極，它的柵極連接到電晶體M21的柵極，它的源極連接到接地電位的源線VSS；和端電阻RTT2，它的第一端連接到輸出OUT2和它的第2端連接到端電源VTT。
端電阻RTT1和RTT2的值和端電源電壓VTT一般指定為標準，其中RTT1和RTT2被設置大約為45到65Ω和VTT被設置約為1.1V至1.4V。
在操作時，接近電源線VDD的電位VDD的高電平電位施加到輸入端IN1，和在同時，接近源線VSS的電位VSS的低電位被施加到輸入端IN2，電晶體M12和M21導通，電晶體M11和M22截止。從源線VDD通過電晶體M21和端電阻RTT2到端源VTT形成電流通路，從端源VTT經過端電阻RTT1和電晶體M12到源線VSS形成另一個電流通路。依此，輸出端OUT1提供低電平信號和輸出端OUT2提供高電平信號。通過以前上述的表達式(1)和(2)給出高電平信號電位VOH和低電平信號電位VOL。
當接近源線VSS的電位VSS的低電平電位施加到輸入端IN1，和在同一個時刻，接近源線VDD的電位VDD的高電位施加到輸入端IN2，電晶體M11和M22導通，電晶體M12和M21截止。這樣，從源線VDD通過電晶體M11和端電阻RTT1到端源VTT形成電流通路，從端源VTT經過端電阻RTT2和電晶體M22到源線VSS形成另一個電流通路。依此，；輸出端OUT1提供高電平信號和輸出端OUT2提供低電平信號。
如上所述，在差分輸出系統的第2通常輸出電路中為輸出信號電位產生高電平和低電平的技術類似於單相系統的第1通常輸出電路的情況。這樣，如果在表達式(1)和(2)的變量在兩個電路中相同，高電平信號VOH和低電平信號VOL等於上述數字值(3)，(4)和(5)。通過選取基於在集成電路內的電晶體的尺寸和而受控制的PMOS電晶體M11和M21的導通電阻RONP或NMOS電晶體M12和M22的RONN，類似於第1通常輸出電路，在第2通常的輸出電路中獲得希望的小幅度信號是可能的，該小幅度信號還取決於電源電位VDD，VSS和VTT，和事先指定的電阻RTT1和RTT2。
雖然兩個通常的輸出電路具有上述的優點，但也存在著輸出信號幅度變化相當大的問題。
近而，下面3個因素使得導通電阻RONP和RONN發生變化，基於這些變化第1通常輸出電路的輸出信號的高電平電壓VOH和低電平電壓受到控制。
第一個因素是MOS電晶體的製造過程變化的影響。製造過程包括了影響構成輸出電路的電晶體元件的變化的各種因素。例如MOS電晶體的導通電阻的變化一般約為±10％到±20％，這取決電晶體的形狀。
第2個因素是環境溫度的影響，其中配有集成電路的電設備在各種環境下被使用。MOS電晶體的導通電阻變化著，特別是隨著環境溫度的變化在100℃的溫度範圍內變化一般到達±8％到±16％。
第3個因素是電源電位變化的影響。除了外部電源自己本身變化以外，由於電源線的電位損失以外也使從集成電路外面提供的電源電位發生變化，MOS電晶體的導通電阻隨著輸入電壓的變化而變化例如，相應電源電位變化±10％而變化範圍大約±10％到±15％。
這樣，當考慮上述的所有3個因素時，MOS電晶體的導通電阻的變化一般約為±28％至51％。由這3個因素形成的變化產生高電平VOH，低電平VOL和信號幅度如下VOH＝1.713V至2.007V (6)VOL＝0.993V至1.287V (7)VOH-VOL＝0.426V至1.014V (8)信號幅度VOH-VOL的變化是當這3個因素不考慮從表達式(3)中計算的MOS晶體的管的導通電阻的信號幅度，即0.6V的情況下的1.7倍。輸出信號幅度的變化特別是在較高方向變化的情況減少或取消了前述小信號幅度傳送的變化。
小節一下，第一和第二通常的輸出電路具有要被解決的信號幅度大變化的問題，這在信號傳輸過程中造成個減少傳輸速度，增加功耗和增加了噪音。
本發明的目標是提供一輸出電路，它能在信號傳輸過程中抑制輸出信號幅度的變化，增加傳送速度，減少功率和噪音。
本發明提供小幅度信號輸出電路包括第一輸出部分，用於接收第一邏輯信號以通過第一輸出端輸出第一輸出信號；第一電平讀出電路，基於第一輸出電壓的變化讀出第一輸出端的第一輸出電壓的變化以輸出第一電平變化信號；和電平控制電路，響應第一電平變化信號並以第一輸出電壓變化的相應量抑制第一輸出電壓的變化。
依照本發明，從輸出電路提供的輸出信號的信號幅度的變化，通過第一電平讀出電路的反饋功能和電平控制電路加以抑制，以此在信號傳輸時抑制傳送速度的減少，抑制功耗增加和噪音增加。
參照附圖和通過描述使發明的上述和其它目標優點變得更加明顯。
圖1是第一通常輸出電路的電路圖；圖2是第二通常輸出電路的電路圖；圖3是依照本發明第一實施例的輸出電路的電路圖；圖4是圖3輸出電路和通常輸出電路的信號定時圖；圖5是依照本發明第二實施例的輸出電路的電路圖；圖6是依照本發明第三實施例的輸出電路的電路圖；圖7是依照本發明第四實施例的輸出電路的電路圖；圖8是圖7的輸出電路的信號定時圖；和圖9是從圖3所示電平讀出電路修改的電平讀出電路的電路圖。
現在本發明參照附圖更詳細地加以描述，其中在整個圖中，類似的構成元件由相同的或類似的標號加以指定。
參照圖3示出了依照本發明第一實施例的輸出電路的電路圖，輸出電路包括具有PMOS電晶體M11和M12的輸出部分11，端電阻RTT1，輸入端IN1和輸出端OUT1，它們均類似第一通常輸出電路中的那些部件，近而，輸出電路包括電平讀出電路13，用於檢測輸出端OUT1的電壓電平的變化，和電平控制電路15，通過由電平讀出電路13檢測出的電壓電平的變化控制輸出電壓電平。
電平讀出電路13包括其柵極連接到輸出端OUT1的NMOS電晶體M31和其柵極漏極連接到一塊作為二極體連接並連到電晶體M31的漏極和其源極連接到電源線VSS的NMOS電晶體M32。
電平控制電路15包括其集電極連接到電源線VDD，其基極連接到電平讀出電路13內的電晶體M31的漏極和其發射極連接在輸出部分11內的電晶體M11的源極的NPN雙極型電晶體M51；和其第一端連接電晶體M51的基極和其第二端連接到電源線VDD的電阻R51。
在操作時，輸出電路抑制其輸出信號高電平電壓VOH的變化，特別是，當接近電源線VSS的電位的具有此電位的低電平信號施加到輸入端IN時，輸出電路11的電晶體M11和M12分別導通和截止，電平控制電路15的電晶體M51是導通。這樣，從源線VDD通過電晶體M51，電晶體M11和端電阻RTT1到端源線VTT形成電流通路。在該極的輸出端的高電壓VOH可以表示為VOH＝VTT+{(VDD-VTT)×RTT}/(RTT+RONB+RONP)……(9)這裡RONB表示電晶體M51的導通電阻。
假定電晶體M11的導通電阻RONP通過前述3因素即製造過程的變化和環境溫度和/或電源電位的變化的影響變化了較小的值，升高了輸出信號的高電平VOH，電平讀出電路13的電晶體M31和M32從電晶體M31通過電晶體M32到源線VSS增加了導通電流的流動。在該極的電流是基於輸出信號高電平VOH變化而改變的連續電流，和被表示為I31＝0.5×μ×CO×W/L×(VGS-VTN31)2……(10)其中I31，μ，CO，W，L，VGS和VTN31分別表示流經電晶體M31的電流，電晶體M31的載流子遷移率，在電晶體M31的柵極和溝道之間的每單位面積的電容，電晶體M31的柵極寬度，電晶體M31的柵極長度，電晶體M31的柵源電壓和電晶體M31的閥值電壓。
該連續電流I31在電平控制電路15的電阻R51的兩端產生電壓降，該電阻在此起電流/電壓轉換器的作用，在電阻R51的兩端呈現的電壓降VR51提供給電晶體M51的基極，該電晶體M51起著輸出電平控制器的作用和被表示為
VR51＝I31×R51 (11)這裡R51表示電阻R51的電阻。
流經電晶體M31的電流的增加降低了電平控制電路15的電晶體M51的基極發射電壓，它提供電壓降到輸出電路11的電晶體M11的源極。電晶體M11的導通電阻RONP11被表示為RONP11＝1/{μ×CO×W/L×(VGS-VTP11)} (12)這裡VTP11表示電晶體M11的閥值電壓，在這種情況下，電晶體M11的源極電位降落增加了電晶體M11的導通電阻RONP11，從而抵消了電晶體M11的導通電阻的最初減少以維持高電平電壓VOH的設計值，正如從等式(2)所理解的。
這樣，如果電晶體M11的導通電阻RONP由於3個因素造成的變化而減小，由於輸出電路的反饋功能使得抑制輸出信號的高電平VOH的上升成為可能。進而，通過選取在電平讀出電路13的電流變化因子和在電平控制電路15的電流/電壓轉換器內的電壓轉換係數到希望的值，使得控制高電平電壓VOH成為可能。特別是，通過變化晶體M31的柵極的寬(W)和/或長度(L)很容易地實現電流變化因子的控制，通過變化電阻R51很容易實現電壓轉換係數的控制。
參看通過模擬獲得的圖4的信號定時圖，本實施例的輸出端OUT1的波形「A」是在影響電晶體M11的三個因素均被考慮進去時示出的，與和三個因素沒有考慮進去的理想波形「B」相比較，和當三個因素都被考慮進去時的第一通常輸出電路的波形「C」相比較。如圖所示，在三個因素影響第一通常輸出電路的波形「C」的情況下輸出信號的高電平VOH上升了約43％，而在本實施例的波形「A」中輸出信號的高電平VOH被抑制到7％。
參考的圖5示出了依本發明的第二實施例的輸出電路的電路圖，本實施例輸出電路類似於一實施例，除了輸出電路包括電平讀出電路13A，以取代圖3的電平讀出電路13，它包括其柵極連接到輸出端OUT1的PMOS電晶體M33，漏極和柵極連在一塊作為二極體連接並且連到電晶體M33的漏極和其源極連到電源VDD的PMOS電晶體M34；替代圖3的電平控制電路15的電平控制電路15A包括PNP雙極型電晶體M52，它的集電極，基極和發射極分別連到電源VSS，電平讀出電路13A的電晶體的漏極和輸出部分11的電晶體M11的源極，和其第一端連接到電晶體M52的基極和第二端連接到源線VSS的電阻R52。
在操作時，本實施例的輸出電路抑制輸出信號的低電平VOL的變化。特別是，當具有電位接近源線VDD的高電平信號提供給輸入端IN時，輸出電路11的電晶體M11和M12分別截止和導通，電平控制電路15A的電晶體M52導通。這樣，從源線VTT經過電晶體M52，電晶體M12和端電阻RTT1到電源線VSS形成電流通路，在該階段的輸出端的低電平VOL表示為VOL＝VTT-{(VTT-VSS)×RTT}/(RTT+RONC+RONN)……(13)這裡RONC表示電晶體M52的導通電阻。
類似於第一實施例，當電晶體M12的導通電阻RONN由於三個因素的影響變化為較低的值以降低輸出信號的低電平電壓VOL時，電平讀出電路13A的電晶體M33和M34增加了從電源線VDD通過電平讀出電路的電晶體M33的漏極到電晶體M34的導通電流的流過，假設電晶體M33的載流子遷移率，柵極寬度，柵極長度，柵極和溝道之間的單位面積的電容，柵一源電壓和電晶體M33的閥值電壓分別表示為μ，W，L，CO，VGS和VTP33，在該極的電流I33是基於輸出信號低電平VOL的變化而變化的連續電流和被表示為I33＝0.5×μ×COXW/L×(VGS-VTP33)2……(14)從電晶體M33的漏極通過電平控制電路15A的電阻R52到電源線VSS流過的電流I33由於輸出電壓VOL的減少而增加。在電阻R52兩端產生的連續電位降落施加到電晶體M52的基極，集電極-基極電壓VR52表示為VR52＝I33XR52(15)這裡R52表示電阻R52的阻值。
電流I33的增加增加了電平控制電路15A的電晶體M52的基極電壓，它增加了電晶體M52的發射極電壓以提高電晶體M12的源極電位，電晶體M12的導通電阻RONN12被表示為RONN12＝1/{μ×CO×W/L×(VGS-VTN12)}……(16)這裡VTN12表示電晶體M12的閥值電壓。
在這種情況下，電晶體M12的源極電位的上升降低了柵-源電壓VGS。作為結果，從表達式(16)的理解來看，電晶體M12的導通電阻RONN12的增加抵消了最初導通電阻的減少。近而，從表達式(1)可以理解，電晶體M12的導通電阻RONN12抬高了輸出信號的低電平VOL。
這樣，儘管電晶體M12的導通電阻RONN12減少了，由於輸出電路的反饋功能，這依然可以抑制輸出信號的低電平電壓VOL的降落。進而，通過選取電平讀出電路13A的電流變化因子和電平控制電路15A的電流/電壓轉換器的電壓轉換係數為希望的值，這就可能控制低電平VOL。特別是，通過改變電晶體M33的柵極寬度和/或長度可以容易地實現控制電流變化因子，通過改變電阻R52的阻值可以容易地實現電壓轉換係數的控制。
參考的圖6示出了依本發明第三實施例的輸出電路的電路圖，本發明的輸出電路包括第一實施例和第二實施例兩者的構成元件。特別是，本實施例的輸出電路包括輸出部分11，它具有電晶體M11和M12，用於響應通過輸入端IN1提供的輸入以從輸出端OUT1傳送輸出信號，電平讀出電路13，它具有電晶體M31和M32，用於在OUT1讀出輸出電壓，電平讀出電路13A，它具有電晶體M33和M34，用於在OUT1讀出輸出電壓，電平控制電路15，它具有電晶體M51和電阻R51，用以響應電平讀出電路13的電流，和電平控制電路15A，它具有電晶體M52和電阻R52，以響應電平讀出電路13A的電流。
在操作時，本實施例的輸出電路抑制輸出信號的高電平電壓VOH和低電平電壓VOL的變化，特別是，當具有的電位接近電源線VSS的低電平信號提供給輸入端IN時，類似第一實施例操作的受到電平讀出電路13和電平控制電路15的作用的影響以抑制輸出信號高電平VOH的變化。進而，當具有的電位接近VDD的高電平信號提供給輸入端IN時，類似第二實施例的操作受到電平讀出電路13A和電平控制電路15A作用的影響以抑制輸出信號的低電平VOL的改變。
參考的圖7示出了依本發明第四實施例的輸出電路的電路圖，在第一實施例示出的配置應用到本實施例的差分傳送系統。除了第一實施例的構成元件(輸出部分11，電平讀出電路13和電平控制電路15)以外，本實施例的輸出電路還包括輸出部分12，它包括其源極連接到正電位的電源線VDD，其漏極連接到輸出端OUT2，其柵極連接到輸入端IN2的PMOS電晶體M21，和其漏極連接到電晶體M21的漏極，其柵極連接到電晶體M21的柵極和源極連接到地電位的電源線VSS的NMOS電晶體M22和第一端連接到輸出端OUT2和第二端連接到到端電源VTT的端電阻OUT2；和電平讀出電路具有共漏極連接到電平控制電路的電晶體M51的發射極和其柵極連接到輸出端OUT1的NMOS電晶體M41，和其漏極和其柵極連接在一塊並接到電晶體M41的漏極和其源極連接到電源線VSS的NMOS電晶體M42。
正如所注意的，作為差分傳送系統完成的本實施例的輸出電路包括一對輸入端IN1和IN2和一對輸出端OUT1和OUT2。在這個配置中，連接一對輸入端IN1和輸出端OUT1的輸出部分11，電平讀出電路13和電平控制電路15類似於作為單相傳送系統實現的第一實施例的部件。連接一對輸入端IN2和輸出端OUT2的輸出部分12和電平讀出電路14也類似於在圖3中示出的部件。
依此，本實施例的操作和優點類似於第一實施例的部件，即輸出部分11和12，電平讀出部分13和14和電平控制電路15。值得注意的是，從簡化輸出電路的觀點出發這裡僅提供了單個電平控制電路15。然而，在本實施例中提供一對電平控制電路是可能的，這在操作和優點上比單個電平控制電路15改進了一點。
圖8是模擬本實施例獲得的信號定時圖，當在電晶體M11和M21的三個因素均被考慮進去時示出的本實施例各自輸出端OUT1和OUT2的波形「A1」和「A2」，並和當三個因素均不被考慮得出的理想波形「B1」和「B2」相比較，及當三個因素均被考慮時的第二通常輸出電路的波形「C1」和「C2」。如圖所示，在第二通常輸出電路的波形「C1」和「C2」中由於三個因素的影響使輸出信號的高電平VOH上升為大約43％，與此相反，在本實施例的波形「A1」和「A2」中輸出信號的高電平變化VOH被抑制為7％。這類似於圖4所示的第一實施例的單相位傳輸系統。這樣，本發明的輸出電路可以應用到單相位傳送系統和差分傳送系統。
在本實施例中，第一實施例的配置應用到差分傳輸系統。應用第二和第三實施例的配置到差分傳送系統也是可能的。
在上述的實施例中已經描述，用NMOS/PMOS電晶體實現電平讀出電路的讀出電晶體。但使用NPN/PNP雙極型電晶體實現電平讀出電路的讀出電晶體也是可能的。
進而，使用電阻實現電平控制電路的電流，電壓傳換器；然而，也可能使用PMOS/NMOS電晶體或PNP/NPN雙極型電晶體實現電阻元件。這也可能使用NMOS/PMOS電晶體代替NPN/PNP雙極型電晶體完成電平控制電路的電平控制電晶體。
參考的圖9示出了從圖3的電平讀出電路13修改的電平讀出電路13B，電平讀出電路13B包括其源極由基準電壓VREF提供的電晶體M31而不是提供具有二極體連接的電晶體M32。電晶體M31類似於圖3所示的部件。
值得注意的是，圖3的電平讀出電路13轉換輸出信號的高電平VOH的變化為表達式(10)示出的連續電流變化I33。另一方面，在圖9的電平讀出電路13B中，電晶體M31的柵-源電位VGS通過控制基準電壓VREF被控制在希望的值上，該配置提供了附加的優點，可以讀出更精確輸出電壓。
由於上述的實施例僅是作為例子描述的，本發明並不局限於上述的實施例，在不脫離本發明的範圍時，所屬領域的技術人員可以容易地做出各種修改和變化。
權利要求
1.小幅度信號輸出電路包括第一輸出部分，用於接收第一邏輯信號並通過第一輸出端輸出第一輸出信號；第一電平讀出電路，用於讀出所說第一輸出端的第一輸出電壓的變化，以根據第一輸出電壓的變化輸出第一電平變化信號；和電平控制電路，用於響應所說第一電平變化信號，並且以相應第一輸出電壓變化的量去抑制第一輸出電壓的變化。
2.權利要求1的小幅度信號輸出電路，其中，所說第一電平讀出電路讀出輸出電壓高電平的上升作為所說第一輸出電壓的變化。
3.權利要求1的小幅度信號輸出電路，其中，所說第一輸出部分包括，在通過電阻連接到端電壓的所說第一輸出端處串聯連接的一對第一和第二電晶體，所說第一電平讀出電路包括，具有柵極連接到所說第一輸出端的第三MOS電晶體，和與所說第三MOS電晶體串聯連接的第四MOS電晶體，與所說第三和第四MOS電晶體串聯連接的電阻元件，和其發身極連接到所說第一MOS電晶體的漏極和其基極連接到所說第三MOS電晶體的漏極的電晶體。
4.權利要求1的小幅度信號輸出電路進一步包括第二電平讀出電路，用於讀出第一輸出電壓的低電平的降低，以在第一輸出電壓降低的基礎上輸出電平降落信號；和第二電平控制電路，響應所說電平降落信號，並以相應第一輸出電壓降落相應的量抑制第一輸出電壓的降落。
5.權利要求1的小幅度信號輸出電路，其中，所說第一電平讀出電路讀出第一輸出電壓的低電平降落。
6.權利要求5的小幅度信號輸出電路，其中，所說第一輸出部分包括在通過電阻連接到端電源的所說第一輸出端處串聯連接的一對第一和第二電晶體，所說第一電平讀出電路包括具有柵極連接到所說第一輸出端的第三MOS電晶體，和與所說第三MOS電晶體串聯連接的第四MOS電晶體，所說電平控制電路包括與第三和第四MOS電晶體串聯連接的電阻，和其發射極連接到所說第一MOS電晶體的漏極和其基極連接到所說第三MOS電晶體的漏極的雙極型電晶體。
7.權利要求1的小幅度信號輸出電路進而包括第二輸出部分，用於接收第二邏輯信號，以通過第二輸出端輸出第二輸出信號；第二電平讀出電路，用於讀出所說第二輸出端第二輸出電壓的變化，以在第二輸出電壓變化的基礎上輸出第二電平變化信號，其中所說電平控制電路響應所說第二電平變化信號，並以相應第二輸出電壓變化的量去抑制第二輸出電壓的變化。
8.權利要求1的小幅度信號輸出電路，其中，所說電平讀出電路包括其柵極連接到所說第一輸出端和其源極連接到維持在基準電壓的基準線上的MOS電晶體。
9.權利要求1的小幅度信號輸出電路，其中，所說輸出電壓具有的信號幅度顯著低於所說輸出電路的源電壓。
全文摘要
小幅度信號輸出電路包括輸出部分,用於接收邏輯信號,以輸出小幅度信號,電平讀出電路,用於讀出在輸出端的輸出電壓的高電平或低電平的上升或降落,電平控制電路,用於響應電平讀出電路的輸出,以抑制輸出電壓的高電平或低電平的上升或降落。輸出電路抑制由於電晶體製造過程,環境溫度和電源電壓噪音的變化造成的電壓變化。
文檔編號H03K19/08GK1208995SQ9810298
公開日1999年2月24日 申請日期1998年6月13日 優先權日1997年6月13日
發明者渡會誠一 申請人:日本電氣株式會社