半導體元件之製造方法
2023-09-23 00:56:35 1
專利名稱：半導體元件之製造方法
技術領域：
本發明涉及一種半導體的製造，且特別涉及一種接觸結構及其製造方法。
背景技術：
在今日快速發展之半導體製造工業中，隨著集成度的增加，元件特徵之尺寸也隨之持續縮減。試圖縮減100納米以下範圍之超大規模集成電路(VLSI)元件特徵的尺寸時，遭遇到一些阻礙。無論是對前端(Front End ofLine；FEOL)或後端(Back End of Line；BEOL)工藝均有這樣的情形。必須縮減尺寸以符合100納米範圍之超大規模集成電路元件的一種元件特徵為溝槽開口、介層窗開口或接觸窗開口，其中這些開口形成於介電層且穿過介電層，並填充有導電內連線材料，而與位於下方之導電特徵接觸。製造這類開口時，一般利用等離子蝕刻操作。等離子蝕刻操作通常會在開口中形成殘餘物，而這些殘餘物難以移除。隨著開口尺寸的縮減，愈來愈難以移除這些殘餘物，而未移除之殘餘物佔據了較小之開口的一大部分。因此，亟需提供一種可從非常小之開口中有效移除殘餘物的方法，以使形成於開口中之導電材料可與底下之接觸層形成良好之接觸。
超臨界流體已應用在清潔半導體晶片上。超臨界流體萃取法(Supercritical Fluid Extraction)是指一種利用超臨界流體來移除汙染物之清潔工藝，而超臨界流體則是一種在其臨界溫度與壓力以上之類氣態(gas-like)物質。超臨界流體為流體之溫度處於壓力無法液化此流體的溫度以上。利用超臨界流體來進行處理之晶片清潔系統中，已披露在Bok等人於公元1992年6月所出版之固態科技(Solid State Technology)中的「單晶片清潔之超臨界流體」(Supercritical Fluids For Single Wafer Cleaning)中，此篇內容在此一併列入參考。目前已發現超臨界流體在清潔空白晶片之汙染物方面相當有效。因此，亟需使用超臨界流體來清潔形成在介電層中之開口內的殘餘物，並結合後續形成阻障層於開口之經清潔過之表面上的沉積工藝，特別是尺寸小於100納米範圍之小型開口。
發明內容
為滿足上述或其它需求並考慮其目的，因此本發明之一方面就是提供一種半導體元件之製造方法，至少包括形成開口，延伸進入或穿過含矽介電層中；利用超臨界流體清潔此開口；利用原子層化學氣相沉積工藝沉積阻障材料層於開口中；以及形成導電層於阻障材料層上。當開口形成於介電層中以後，可選擇性地對介電層進行修復。
本發明之另一方面就是提供一種半導體元件之製造方法，至少包括形成開口穿過含矽介電層並與位於下方之導電材料接觸，其中此含矽介電層之介電常數小於實質2.5；利用超臨界流體清潔開口，其中此超臨界流體至少包括二氧化碳；利用原子層化學氣相沉積工藝沉積阻障材料層於開口中；形成導電層於阻障材料層上；進行研磨步驟，以形成該導電層之導電插塞(Plug)於開口中；接著形成並圖案化另一導電層，其中此導電層與導電插塞接觸。待完成超臨界清潔步驟後，可在形成阻障層以前，先選擇性地形成介電襯層或密封層。
本發明可從閱讀上述之詳細描述且輔以附圖而得到最佳了解。值得強調的一點是，根據一般實務，附圖之各種特徵無需依比例表示。相反地，為了清楚的緣故，各種特徵之尺寸可隨意地放大或縮減。整份說明書與附圖中，相同標記表示相同特徵。
圖1至圖7是一種半導體元件之製造方法的各步驟剖面圖。其中，圖1是如公知技術中，殘餘物形成於位於介電層中之開口內的剖面示意圖。
圖2是超臨界流體清潔圖1之開口的剖面示意圖。
圖3是在超臨界清潔工藝後，利用原子層化學氣相沉積形成阻障層之剖面示意圖。
圖4是一種示範晶種層形成於圖3之阻障層上的剖面示意圖。
圖5是導電材料層形成於圖3之阻障層上的剖面示意圖。
圖6是利用平坦化圖5之結構而形成導電插塞於開口中之剖面示意圖。
圖7是圖案化之內連導線接觸圖6之導電插塞結構的剖面示意圖。
圖8是本發明之另一示範結構。
主要元件標記說明1含矽介電層 3開口5寬度 7殘餘物9接觸層 11厚度13側壁 15底部17上表面19超臨界流體23阻障層2527晶種層29導電材料層31上表面33導電插塞 35內連線層55介電層具體實施方式
以下描述一些方法與結構，在此方法中，先形成開口於介電層中，再利用超臨界流體清潔開口，接著利用原子層化學氣相沉積工藝形成至少一層阻障層於清潔過之表面上。超臨界流體移除用以製造開口之蝕刻操作所形成之殘餘物，並產生相對低之表面轉移，特別有利於多孔性之低介電常數介電材料，尤其是交互連結之低介電常數介電材料。原子層化學氣相沉積工藝具有優異之一致性，且特別有利於小特徵尺寸與高深寬比(AspectRatio)，例如特徵尺寸小於100nm且深寬比為5或更大。
圖1是形成於接觸層9上之含矽介電層1的剖面圖，其中接觸層9之材質可為導電材料，例如內連線金屬或半導體材料。開口3包括側壁13與底部15，其中底部15為構成接觸層9之導電材料的暴露部分。接觸層9連接形成在與接觸層9位於同一層或在接觸層9下方之元件連接。開口3可為溝槽開口、接觸窗開口或介層窗開口、或其它各種應用在各式超大規模集成電路元件中之開口。在一示範實施例中，開口3之寬度5可小於100納米，在另一示範實施例中開口3之寬度5可小於70-80納米。在各示範實施例中，從俯視圖(圖中未表示)觀之，開口3實質上可為圓形、矩形或橢圓形，且開口3之面積小於0.1平方微米。也就是說，底部15之面積可為0.1平方微米或更小，較佳為不超過0.01平方微米。然而，在其它示範實施例中，可應用其它尺寸之開口。含矽介電層1之厚度11在各示範實施例中可依元件需求來加以改變。含矽介電層1可為低介電常數之多孔性材料，且含矽介電層1中可包含有機質，且亦可包括氧或碳，例如碳氧化矽(SiOC)。多孔性低介電常數之含矽介電材料可為封閉型材料或開放型材料，其中封閉型材料之介電常數大於或等於2.2，開放型材料之介電常數小於2.5。含矽介電層1之孔隙率可大於20％。在其它示範實施例中，可使用其它含矽介電材料。含矽介電層1可為單層膜或多層膜所組成。在形成開口3之幹蝕刻操作期間，產生了殘餘物7。殘餘物7是蝕刻副產品，在本質上為聚合物，且一般包括有機質。殘餘物7出現在開口3之側壁13與底部15，亦可能出現在含矽介電層1之上表面17。當含矽介電層1具有高孔洞性時，側壁13可能特別粗糙。
在含矽介電層1形成後，可選擇性地實施修復工藝。修復工藝可在開口3形成前或形成後進行。修復工藝可包括熱修復、紫外線修復、電子束修復或其它輻射修複方式。修復工藝可有助於增進介電質之結合、結構與強度，且可改變薄膜結構及/或組成，包括減少介電常數。
接著，將圖1之結構暴露於超臨界相之物質下。超臨界流體19表示於圖2上。在一示範實施例中，可使用二氧化碳來作為清潔之超臨界流體19，但在其它示範實施例中，可使用其它之超臨界流體，例如氧氣、臭氧或過氧化氫。在此技術領域中，產生超臨界流體之方法為已知。利用超臨界流體來清潔整片晶片之方法，已披露在先前列入參考之Bok等人於公元1992年6月所出版之固態科技(Solid State Technology)中的文章，其名稱為「單晶片清潔之超臨界流體」(Supercritical Fluids For Single WaferCleaning)。可使用添加物來改變超臨界流體19之化學性質、極性或媒合力(Solvating Power)。舉例而言，可對另一超臨界流體19，例如二氧化碳，添加氧氣、臭氧或過氧化氫，來增進可視為殘餘物之有機汙染物的氧化。側壁13與底部15之殘餘物已清除。可運用合適之工藝狀況，以使超臨界流體19可通過移除殘餘物來清潔開口3。當含矽介電層1多孔性時，超臨界清潔工藝特別有其優勢。
圖3是圖2之結構在超臨界流體19移除並形成後之剖面圖。阻障層23較佳是利用原子層化學氣相沉積方式來加以製造，且可在超臨界流體清潔後隨即形成阻障層23。在一實施例中，為確保超臨界流體19處理後之含矽介電層1的表面質量，可在超臨界清潔工藝步驟原位(In-situ)處形成阻障層23，而不會暴露於空氣。為進一步提高含矽介電層1與阻障層23之間的附著力，可在阻障層23沉積前，先形成薄介電襯層，例如原子層化學氣相沉積氧化矽。介電襯層之厚度可小於300，且介電襯層之材料可為另一含矽介電質、自封性介電質、有機材料或另一種密度大於含矽介電層1之密度的介電質，且薄介電襯層可緊接於超臨界清潔工藝步驟後且在超臨界清潔工藝步驟原位處形成，而不會暴露於空氣。一種選擇性薄介電層的例子表示於圖8。介電襯層可作為密封層，且可利用等離子處理或其它合適工藝來製造。選擇性等離子處理可作為孔洞密封工藝，以避免後續沉積之薄膜，例如阻障層23，穿透或侵蝕而進入含矽介電層1。在又一示範實施例中，可在超臨界流體清潔與利用原子層化學氣相沉積形成阻障層23之間進行額外之等離子處理。阻障層23之材質可為鈦、鉭、氮化鈦、氮化鉭、其它含鈦或鉭之化合物、釕、含釕化合物、或其它適合之耐冶金屬或其化合物。在一實施例中，利用原子層化學氣相沉積所形成之阻障層23的厚度可小於200，在另一示範實施例中，阻障層23之厚度可為100或更薄。隨後，可形成導電材料於阻障層23上，如圖5所示。
在一示範實施例中，可形成另一層，例如圖4所示之晶種層27，於阻障層23上。可使用各種傳統晶種層，且在另一示範實施例中，此另一層可為另一種合適之內層導電材料、或者另一種可利用原子層化學氣相沉積或其它方式形成之阻障材料。在另一示範實施例中，可不使用此另一層，例如晶種層27。
圖5是圖3之結構經導電材料層29形成後之剖面圖。導電材料層29形成於含矽介電層1之上表面17上並充填開口3。導電材料層29之材料可為銅、鋁、鉑或者其組合或合金。製造導電材料層29時，可利用傳統技術，且導電材料層29填滿開口3而形成導電插塞。插塞接觸下方之由導電材料所構成之接觸層9。
圖6是圖5之結構在進行選擇性研磨程序以平坦化結構後之剖面圖。可利用化學機械研磨(CMP)或其它研磨技術來形成平坦之上表面31。導電插塞33包括阻障層23與導電材料層29，且在另一示範實施例中，可提供額外之材料，例如可從圖4之基礎結構來加以製造。
接著，利用導電插塞33將底下之接觸層9電連接至其它特徵。舉例而言，圖7是經圖案化之內連線層35形成於含矽介電層1上，其中內連線層35之圖案化是利用傳統材料與方法。通過導電插塞33，圖案化之內連線層33電連接至底下之接觸層9。通過優異之清潔與原子層化學氣相沉積工藝，可使沉積薄膜形成於無殘餘物之開口中，進而可改善接觸電阻與其它元件參數。
圖8是相似於圖7之結構的一種結構的剖面圖，其包括先前提及之選擇性薄介電層55，此介電層55在阻障層23之前形成且位於阻障層23之下。
前述僅用以說明本發明之原理。因此，可了解的一點是，在前述說明中雖未清楚描述或顯示，但所屬技術領域的技術人員將可設計出體現本發明之原理的各種安排，且這些安排涵括在本發明之精神與範圍內。其次，在此所引述之所有例子與條件語句主要僅用以作為教學目的，並幫助讀者了解本發明之原理以及發明人所提出之概念，用以促進此技術，而本發明未限制在特別引用之例子與條件內。再者，在此引用本發明的原理、方面與實施例所作之所有陳述，以及特定例子意欲包含其結構上與功能上之等同物。此外，這樣的等同物意欲包括現存已知的等效以及日後所發展出之等效，亦即任何所發展出可進行相同功能之構件，而不論結構怎樣。
輔以所附之附圖的圖形來閱讀示範實施例之描述，附圖視為整個說明書之一部分。在說明書中，相對用語，例如「較低」、「較高」、「水平的」、「垂直的」、「上方」、「下方」、「上」、「下」、「頂部」與「底部」以及其衍生詞(例如「水平地」、「向下地」、「向上地」等等)應視為與隨後所述或目前所討論之附圖中所示之方位有關。這些相對用語是用以方便說明，而並非要求裝置以特定方位來進行建構或操作。
雖然本發明已以示範實施例披露如上，然其並非用以限定本發明。更確切地說，應以寬廣的方式來解讀權利要求，以涵括所屬技術領域的技術人員，在不脫離本發明之等效的範圍內，所可能作之任何本發明之其它變形與實施例。
權利要求
1.一種半導體元件之製造方法，其特徵是至少包括形成開口，至少延伸至含矽介電層中；利用超臨界相物質清潔該開口；利用原子層化學氣相沉積工藝沉積阻障材料層於該開口中；以及形成導電層於該阻障材料層上。
2.根據權利要求1所述之半導體元件之製造方法，其特徵是該含矽介電層至少包括低介電常數介電層，且該含矽介電層之平均孔隙率實質大於20％。
3.根據權利要求2所述之半導體元件之製造方法，其特徵是還至少包括修復該含矽介電層。
4.根據權利要求1所述之半導體元件之製造方法，其特徵是該超臨界相物質至少包括二氧化碳。
5.根據權利要求1所述之半導體元件之製造方法，其特徵是於沉積該阻障材料層之步驟前，還至少包括進行孔洞密封等離子處理工藝。
6.根據權利要求1所述之半導體元件之製造方法，其特徵是於沉積該阻障材料層之步驟前，還至少包括形成介電襯層。
7.根據權利要求6所述之半導體元件之製造方法，其特徵是該介電襯層至少包括含矽材料或有機材料，且該介電襯層之厚度小於實質300。
8.根據權利要求6所述之半導體元件之製造方法，其特徵是該介電襯層至少包括含矽材料、自封性介電質、以及具有密度大於該含矽介電層之密度之介電質中的至少一種。
9.根據權利要求1所述之半導體元件之製造方法，其特徵是形成該開口之步驟至少包括形成該開口穿過該含矽介電層，且該開口之底部至少包括導電材料，而該開口之剖面面積不超過0.01平方微米。
10.根據權利要求1所述之半導體元件之製造方法，其特徵是該超臨界相物質至少包括氧氣、臭氧以及過氧化氫之至少一種。
全文摘要
一種半導體元件之製造方法，其利用超臨界流體，如二氧化碳(CO
文檔編號H01L21/768GK1825562SQ20061000236
公開日2006年8月30日 申請日期2006年1月27日 優先權日2005年1月27日
發明者魯定中, 曾鴻輝, 章勳明 申請人:臺灣積體電路製造股份有限公司