用於預測金屬氧化物半導體陣列中的電流失配的分析模型的製作方法
2023-09-22 23:29:40 1
用於預測金屬氧化物半導體陣列中的電流失配的分析模型的製作方法
【專利摘要】本發明提供了一種用於設計集成電路並且預測金屬氧化物半導體(MOS)陣列中的電流失配的系統和方法。選擇MOS陣列中的第一單元子集並且對於這些單元中的每個單元測量電流。確定用於第一單元子集中的每個單元的電流相對於參考單元的電流的標準差。可以使用用於第一子集中的一個或多個單元的電流的被確定的標準差來確定局部變化的標準差。然後，可以確定在陣列的x和/或y方向上由例如多晶矽密度梯度效應所導致的變化的標準差，並且通過其確定用於陣列中的任何單元的電流失配。本發明還提供了用於預測金屬氧化物半導體陣列中的電流失配的分析模型。
【專利說明】用於預測金屬氧化物半導體陣列中的電流失配的分析模型
【技術領域】
[0001]本發明一般地涉及半導體【技術領域】，更具體地，涉及預測金屬氧化物半導體陣列中的電流失配的系統和方法。
【背景技術】
[0002]互補金屬氧化物半導體(CMOS)電晶體是用於集成電路(IC)的構件塊。由於增加器件速度和IC密度的目標，CMOS器件繼續被縮放至較小尺寸。示例性CMOS器件包括N-型金屬氧化物半導體(NMOS)和P-型金屬氧化物半導體(PMOS)電晶體。CMOS電晶體通常包括半導體襯底、半導體襯底之上的溝道層、溝道層之上的柵極氧化物層和柵疊層以及半導體襯底的表面中的源極擴散區和漏極擴散區。
[0003]很好地理解特定IC技術中的可用組件的匹配行為在設計IC中至關重要。由於技術進步導致更小的特徵尺寸和更嚴格的設計約束，設備失配考慮變得越來越重要。從而，隨著半導體特徵尺寸減小，由半導體工藝中的統計變化所導致的電路特性的統計變化會變得日益嚴重。電流失配的準確模型是任何計算機輔助設計(CAD)環境的主要部分，因為其使設計者作出高級設計折衷，諸如，在設計周期的早期階段的電晶體與電流失配的區域。這樣的模型還允許設計者準確地預測電路產量和/或改進該產量。
[0004]某些組件中的電流失配通常被限定為相同設計組件的值的變化。電流失配的一些原因是邊緣效應、注入和表面狀態電荷、氧化效應、遷移率效應、多晶矽密度梯度效應等。即使廣泛認識到在工業中電流匹配的重要性，也需要提供基於矽的工具或模型，以預測多晶矽密度梯度效應對MOS陣列的影響。
【發明內容】
[0005]為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種表徵金屬氧化物半導體(MOS)陣列的方法，包括以下步驟:對具有限定單元的集合的多行和多列的金屬氧化物半導體(MOS)陣列建模；在所述集合的第一單元子集上沉積矽；測量所述第一單元子集中的每個單元的電流；確定所述第一單元子集中的每個單元的電流相對於所述陣列中的參考單元的電流的標準差；確定局部變化的標準差作為所述第一子集中的一個或多個單元的電流的被確定標準差的函數；確定在第一方向上由於預定變化效應所導致的變化的標準差作為所確定的所述局部變化的標準差和所述第一子集中的一個或多個單元的電流的被確定標準差的函數；以及確定在第二方向上由於預定變化效應所導致的變化的標準差作為所確定的所述局部變化的標準差和所述第一子集中的一個或多個單元的電流的被確定標準差的函數；以及將所述集合的第二單元子集表徵為在所述第一方向和/或所述第二方向上由於預定變化效應所導致的變化的被確定標準差的函數，所述第二子集包括均與所述第一單元子集互斥的一個或多個單元。
[0006]在該方法中，所述預定變化效應是多晶矽密度梯度效應。
[0007]在該方法中，所述多晶矽密度梯度效應在整個所述陣列中是不均勻的。[0008]在該方法中，表徵步驟進一步包括:預測所述集合的所述第二單元子集中的電流失配。
[0009]在該方法中，所述第一單元子集包括所述MOS陣列的中心兩行和中心兩列。
[0010]該方法進一步包括:對所述第一單元子集中的每個單元的電流的被確定標準差求平均值的步驟，其中，在第一方向上由於預定變化效應所導致的變化的標準差被確定為求平均後的所述被確定標準差的函數。
[0011]根據本發明的另一方面，提供了一種預測金屬氧化物半導體陣列中的電流失配的方法，包括以下步驟:提供具有限定單元的集合的多行和多列的金屬氧化物半導體(MOS)陣列；選擇所述集合的第一單元子集；測量所述第一單元子集中的每個單元的電流；確定所述第一單元子集中的每個單元的電流相對於所述陣列中的參考單元的電流的標準差；確定局部變化的標準差作為所述第一子集中的一個或多個單元的電流的被確定標準差的函數；確定在第一方向上由於預定變化效應所導致的變化的標準差作為所確定的所述局部變化的標準差和所述第一子集中的一個或多個單元的電流的被確定標準差的函數；確定在第二方向上由於預定變化效應所導致的變化的標準差作為所確定的所述局部變化的標準差和所述第一子集中的一個或多個單元的電流的被確定標準差的函數；以及預測所述集合的第二單元子集中的電流失配作為在所述第一方向和/或第二方向上由於預定變化效應所導致的變化的被確定標準差的函數，所述第二子集包括均與所述第一單元子集互斥的一個或多個單元。
[0012]在該方法中，所述預定變化效應是多晶矽密度梯度效應。
[0013]在該方法中，所述多晶矽密度梯度效應在整個所述陣列中是不均勻的。
[0014]在該方法中，所述第一單元子集包括所述MOS陣列的中心兩行和中心兩列。
[0015]在該方法中，所述第一單元子集包括所述MOS陣列的附加行和附加列。
[0016]該方法進一步包括:對所述第一單元子集中的每個單元的電流的被確定標準差求平均值的步驟，其中，在第一方向上由於預定變化效應所導致的所述變化的標準差被確定為求平均後的所述被確定標準差的函數。
[0017]在該方法中，在用於仿真MOS陣列的集成電路級模擬程序(SPICE)的宏模塊中使用所述方法。
[0018]根據本發明的又一方面，提供了一種計算機系統，包括:計算機可讀存儲介質，通過電腦程式代碼編碼；以及處理器，與所述計算機可讀存儲介質電連接，所述處理器被配置成執行用於表徵金屬氧化物半導體(MOS)陣列的電腦程式代碼，所述電腦程式代碼被布置成使得所述處理器:從具有N行和M列單元的所述MOS陣列的多個單元中選擇第一單元子集；確定所述第一單元子集中的每個單元的被測量電流相對於所述陣列中的參考單元的被測量電流的標準差；確定局部變化的標準差作為所述第一子集中的一個或多個單元的電流的被確定標準差的函數；以及確定在第一方向上由於預定變化效應所導致的變化的標準差作為所確定的所述局部變化的標準差和所述第一子集中的一個或多個單元的電流的被確定標準差的函數。
[0019]在該系統中，所述預定變化效應是多晶矽密度梯度效應。
[0020]在該系統中，所述多晶矽密度梯度效應在整個所述陣列中是不均勻的。
[0021]在該系統中，所述處理器進一步被配置成確定在第二方向上由於預定變化效應所導致的變化的標準差作為所確定的所述局部變化的標準差和所述第一子集中的一個或多個單元的電流的被確定標準差的函數。
[0022]在該系統中，所述處理器進一步被配置成預測第二單元子集中的電流失配，所述第二子集包括均與所述第一單元子集互斥的一個或多個單元。
[0023]在該系統中，所述第一單元子集包括所述MOS陣列的中心兩行和中心兩列。
[0024]在該系統中，在用於仿真MOS陣列的集成電路級模擬程序(SPICE)的宏模塊中使用所述系統。
【專利附圖】
【附圖說明】
[0025]當結合附圖進行閱讀時，通過以下詳細說明最好地理解本發明的多個方面。應該強調的是，根據工業中的標準實踐，沒有按比例繪製多種部件。實際上，為了論述的清楚起見，多種部件的尺寸可以被任意增加或減小。
[0026]圖1是具有64個單元的示例性金屬氧化物半導體陣列的示圖。
[0027]圖2是提供用於陣列中的某些單元行和列的標準差的圖1的陣列的示圖。
[0028]圖3是具有不均勻多晶矽密度梯度效應的陣列的示圖。
[0029]圖4是示出示例性網絡系統的示意圖。
[0030]圖5是根據本發明的一些實施例的框圖。
[0031]圖6是根據本發明的多種實施例的框圖。
【具體實施方式】
[0032]應該理解，以下
【發明內容】
提供用於實現多種實施例的不同部件的多個不同實施例或實例。以下描述組件和布置的特定實例，以簡化本發明。當然，這些僅是實例並且不用於限定。本發明可以在多種實例中重複參考數字和/或標號。該重複是為了簡單和清楚的目的，並且其本身沒有指定所論述的多種實施例和/或結構之間的關係。
[0033]本文中所使用的術語僅用於描述特定實施例，而不用於限制所附的權利要求。例如，除非另外進行限定，否則單數形式的術語「一個(one)」或「所述(the)」還可以表示複數形式。諸如「第一」和「第二」的術語用於描述多種器件、區域和層等，但是這樣的術語僅用於區分一個器件、一個區域或一層與另一個器件、另一個區域或另一層。因此，第一區域還可以被稱為第二區域，而沒有背離所要求的主題的精神，並且其他部件可以類似地進行推導。而且，諸如「在...下方」、「在...上」、「向上」、「向下」等的空間定向術語被用於描述附圖中的一個器件或特徵與另一個器件或另一個特徵之間的關係。應該注意，除了在附圖所示的器件的定向之外，空間定向術語可以覆蓋器件的不同定向。
[0034]本發明的多種實施例提供分析工具以預測由於多晶矽密度梯度或其他類似效應所導致的金屬氧化物半導體(MOS)陣列中的單元的電流失配。例如，一些實施例提供一種方法以預測多晶矽密度梯度效應對大MOS陣列的影響，從而導致陣列中的變化的可接受的一階近似。本發明的其他實施例提供要求用於示例性陣列中的特徵點和/或測量點的減小矽區域的建模方法。
[0035]製造之前的原型IC通常是不切實際的。而且，構建IC之前，光刻掩膜的高成本和其他製造先決條件使其必須設計儘可能接近完美的1C。通過集成電路級模擬程序的IC的仿真是在提請製造IC之前以電晶體等級驗證電路操作的傳統方法。然而，某些MOS技術節點經過多個變化效應。例如，45nm技術節點(N45)經過隨機摻雜波動效應、線邊緣和線寬度粗糙度、柵極電介質的變化、圖案化鄰近效應、與多晶娃晶粒(poly grains)相關的變化等。28nm技術節點(N28)和20nm技術節點(N20)還經過包括圍繞多晶矽密度梯度效應對器件行為的影響的多種變化效應。然而，傳統SPICE方法不能準確地預測IC性能的某些組件變化的效應，包括但不限於這些多晶矽密度梯度效應。例如，陣列的相鄰區域(例如，單元)中的多晶矽密度梯度會導致關於陣列中的相應金屬柵極的不相等化學機械平坦化或拋光(CMP)的拋光率或者具有不均勻快速熱退火(RTA)。這轉而會影響器件性能，諸如但不限於器件遷移率和閾值電壓。
[0036]通過實驗分析，可以看出，當與參考單元相比時，大MOS陣列中的單元呈現不同變化行為，從而影響諸如電流控制數模轉換器(DAC)的示例性模擬電路的線性性能。例如，基於矽數據的分析，多晶矽密度梯度效應在連續和下降函數中明顯會導致陣列的拐角處的電流失配，因為其涉及其內部部分(interior section)。
[0037]使用這樣的關係，從而發現可以通過以下關係表示示例性陣列中的單元的變化:
[0038]
【權利要求】
1.一種表徵金屬氧化物半導體(MOS)陣列的方法，包括以下步驟: 對具有限定單元的集合的多行和多列的金屬氧化物半導體(MOS)陣列建模； 在所述集合的第一單元子集上沉積矽； 測量所述第一單元子集中的每個單元的電流； 確定所述第一單元子集中的每個單元的電流相對於所述陣列中的參考單元的電流的標準差； 確定局部變化的標準差作為所述第一子集中的一個或多個單元的電流的被確定標準差的函數； 確定在第一方向上由於預定變化效應所導致的變化的標準差作為所確定的所述局部變化的標準差和所述第一子集中的一個或多個單元的電流的被確定標準差的函數；以及確定在第二方向上由於預定變化效應所導致的變化的標準差作為所確定的所述局部變化的標準差和所述第一子集中的一個或多個單元的電流的被確定標準差的函數；以及將所述集合的第二單元子集表徵為在所述第一方向和/或所述第二方向上由於預定變化效應所導致的變化的被確定標準差的函數，所述第二子集包括均與所述第一單元子集互斥的一個或多個單元。
2.根據權利要求1所述的方法，其中，所述預定變化效應是多晶矽密度梯度效應。
3.根據權利要求2所 述的方法，其中，所述多晶矽密度梯度效應在整個所述陣列中是不均勻的。
4.根據權利要求1所述的方法，其中，表徵步驟進一步包括:預測所述集合的所述第二單元子集中的電流失配。
5.根據權利要求1所述的方法，其中，所述第一單元子集包括所述MOS陣列的中心兩行和中心兩列。
6.根據權利要求1所述的方法，進一步包括:對所述第一單元子集中的每個單元的電流的被確定標準差求平均值的步驟，其中，在第一方向上由於預定變化效應所導致的變化的標準差被確定為求平均後的所述被確定標準差的函數。
7.一種預測金屬氧化物半導體陣列中的電流失配的方法，包括以下步驟: 提供具有限定單元的集合的多行和多列的金屬氧化物半導體(MOS)陣列； 選擇所述集合的第一單元子集； 測量所述第一單元子集中的每個單元的電流； 確定所述第一單元子集中的每個單元的電流相對於所述陣列中的參考單元的電流的標準差； 確定局部變化的標準差作為所述第一子集中的一個或多個單元的電流的被確定標準差的函數； 確定在第一方向上由於預定變化效應所導致的變化的標準差作為所確定的所述局部變化的標準差和所述第一子集中的一個或多個單元的電流的被確定標準差的函數； 確定在第二方向上由於預定變化效應所導致的變化的標準差作為所確定的所述局部變化的標準差和所述第一子集中的一個或多個單元的電流的被確定標準差的函數；以及預測所述集合的第二單元子集中的電流失配作為在所述第一方向和/或第二方向上由於預定變化效應所導致的變化的被確定標準差的函數，所述第二子集包括均與所述第一單元子集互斥的一個或多個單元。
8.根據權利要求7所述的方法，其中，所述預定變化效應是多晶矽密度梯度效應。
9.根據權利要求8所述的方法，其中，所述多晶矽密度梯度效應在整個所述陣列中是不均勻的。
10.一種計算機系統，包括: 計算機可讀存儲介質，通過電腦程式代碼編碼；以及 處理器，與所述計算機可讀存儲介質電連接，所述處理器被配置成執行用於表徵金屬氧化物半導體(MOS)陣列的電腦程式代碼，所述電腦程式代碼被布置成使得所述處理器: 從具有N行和M列單元的所述MOS陣列的多個單元中選擇第一單元子集； 確定所述第一單元子集中的每個單元的被測量電流相對於所述陣列中的參考單元的被測量電流的標準差； 確定局部變化的標準差作為所述第一子集中的一個或多個單元的電流的被確定標準差的函數；以及 確定在第一方 向上由於預定變化效應所導致的變化的標準差作為所確定的所述局部變化的標準差和所述第一子集中的一個或多個單元的電流的被確定標準差的函數。
【文檔編號】G06F17/50GK103970924SQ201310178036
【公開日】2014年8月6日 申請日期:2013年5月14日 優先權日:2013年1月28日
【發明者】阿米特·孔杜, 洪照俊, 彭永州, 楊世丞, 林忠凱 申請人:臺灣積體電路製造股份有限公司