非易失性存儲裝置及其操作方法

2023-10-17 17:08:29 1

專利名稱：：非易失性存儲裝置及其操作方法
技術領域：
：本發明涉及一種非易失性存儲裝置及其操作方法。
背景技術：
：例如電可擦除可編程只讀存儲器(EEPROM)或閃速存儲器的非易失性存儲裝置即使當電源關斷時也可以存儲數據，此外，可以從非易失性存儲裝置擦除存儲的數據，並可以將新的數據編入非易失性存儲裝置。非易失性存儲裝置可以被用於例如移動裝置或可攜式存儲棒(portablememorystick)等的存儲介質的半導體產品中。近來，隨著半導體產品越來越小的趨勢，用於半導體產品中的非易失性存儲裝置已經變得更高度地集成。例如，在平面中，三維非易失性存儲裝置的集成度高於二維非易失性存儲裝置的集成度。此外，可以使用絕緣體上矽(SOI)基底或納米線(nanowire)結構來製造三維非易失性存儲裝置。在三維非易失性存儲裝置中，溝道層可以不直接地連接到基底。因此，與在傳統的二維非易失性存儲裝置中不同的是，在三維非易失性存儲裝置中，通過將體偏壓(bodybias)施加到基底來擦除數據更加困難。在這點上，可以通過將負電壓施加到控制柵電極來擦除數據。然而，這會降低隧穿絕緣層的可靠性。
發明內容示例實施例提供一種更可靠地操作集成度更高的非易失性存儲裝置的方法。根據示例實施例，提供了一種操作非易失性存儲裝置的方法。所述非易失性存儲裝置可以包括在位線和共源線之間的串選擇電晶體、多個存儲電晶體和/或地選擇電晶體。在所述非易失性存儲裝置中，可以通過將擦除電壓施加到位線和/或共源線來從存儲電晶體擦除數據。根據示例實施例，在擦除數據的步驟中，可以將第一擦除電壓施加到位線，可以將第二擦除電壓施加到共源線。可以從高壓泵經過行解碼器來提供第一擦除電壓，可以從高壓泵經過列解碼器來提供第二擦除電壓。根據示例實施例，在擦除數據的步驟中，可以將通過電壓施加到串選擇電晶體的柵極和/或地選擇電晶體的柵極。根據示例實施例，所述非易失性存儲裝置還可以包括在串選擇電晶體和位線之間和/或在地選擇電晶體和共源線之間的輔助電晶體。根據示例實施例，提供了一種操作非易失性存儲裝置的方法，所述非易失性存儲裝置包括在多條位線和共源線之間的NAND單元陣列，所述方法包括通過將擦除電壓施加到多條位線和/或共源線來從NAND單元陣列同時擦除數據。根據示例實施例，一種非易失性存儲裝置可以包括多個存儲電晶體、位線和/或共源線。多個存儲電晶體可以在位線和共源線之間。可以將擦除電壓施加到位線和共源線中的至少一條以從多個存儲電晶體擦除數據。在位線和/或共源線之間還可以包括串選擇電晶體和/或地選擇電晶體。根據示例實施例，一種製造非易失性存儲裝置的方法可以包括形成半導體層，半導體層包括溝道區以及源區和漏區；在溝道區中或在溝道區上形成多個控制柵電極；和/或將隧穿絕緣層、電荷存儲層和阻擋絕緣層中的至少一個插入溝道區和控制柵電極之間。通過參照附圖詳細描述示例實施例，上面和其它的特徵和優點將變得更明顯，在附圖中圖1是示出根據示例實施例的非易失性存儲裝置的布局的電路圖；圖2是示出根據示例實施例的非易失性存儲裝置的示例結構的剖視圖；圖3是示出根據示例實施例的非易失性存儲裝置的另一示例結構的剖視圖；圖4是示出根據示例實施例的非易失性存儲裝置的示例結構的透視圖；圖5至圖7是示出根據示例實施例的非易失性存儲裝置的電壓分布的仿真結果的剖視圖；圖8至圖ll是示出根據示例實施例的非易失性存儲裝置的擦除無作的仿真結果的剖視圖；圖12是示出根據示例實施例的非易失性存儲裝置的框圖。具體實施方式現在，將參照附圖來更充分地描述示例實施例，附圖中示出了示例實施例。然而，示例實施例可以以許多不同的形式來實施，並不應被理解為限於這裡闡述的示例性實施例。相反，提供示例實施例使得本公開將是完整和完全的，並將本發明的範圍充分地傳達給本領域普通技術人員。在附圖中，為了方便示出，可以誇大構成元件的尺寸。在示例實施例中，可以根據觀察方向來相對地指定行和列。因此，行和列可以互換。因此，儘管示例實施例可以具有各種修改和可替換的形式，但是其實施例通過附圖中的示例的方式示出，並將在這裡進行詳細的描述。然而，應該理解的是，不是意圖將示例實施例限制為公開的具體形式，相反，示例實施例覆蓋落入本發明的範圍內的所有修改、等同物和替換物。在對附圖的整個描述中，相同的標號表示相同的元件。應該理解的是，雖然術語"第一"、"第二"等可以在這裡用來描述不同的元件，但是這些元件不應該受這些術語限制。這些術語僅是用來將一個元件與另一元件區分開。例如，在不脫離示例性實施例的範圍的情況下，第一元件可以被稱為第二元件，類似地，第二元件可以被稱為第一元件。如這裡使用的，術語"和/或"包括相關所列項的一個或多個的任意組合和所有組合。應該理解的是，當元件被稱為與另一元件"連接"或"結合"時，該元件可以與另一元件直接連接或直接結合，或者可以存在中間元件。相反，當元件被稱為與另一元件"直接連接"或"直接結合"時，不存在中間元件。用於描述元件之間的關係的其它詞語應該按相似的方式來解釋(例如，"在…之間"與"直接在…之間"，"相鄰"與"直接相鄰"等)。這裡使用的術語只是出於描述具體實施例的目的，而不是為了限制示例實施例。如這裡所使用的，除非上下文清楚地指出，否則單數形式也意在包括複數形式。還應該理解的是，當術語"包括"和/或"包含"在這裡使用時，表明存在所述的特徵、整體、步驟、操作、元件和/或組件，但不排降存在或添加一個或多個其它特徵、整體、步驟、操作、元件、組件和/或它們的組。還應注意的是，在一些可選擇的實施方式中，提到的功能/動作可以不按附圖中標註的順序發生。例如，根據有關的功能/動作，連續示出的兩幅圖實現在，為了更具體地描述示例實施例，將參照附圖來詳細地描述各種實施例。然而，本發明不限於示例實施例，且可以以各種形式來實施。在附圖中，如果一層形成在另一層或者基底上，意味著該層直接形成在另一層或基底上，或者第三層插入它們之間。在下面的描述中，相同的標號表示相同的元件。圖l是示出根據示例實施例的非易失性存儲裝置IOO的布局的電路圖。參照圖1，非易失性存儲裝置IOO可以具有NAND單元陣列。在NAND單元陣列中，多條位線BLo、BL,........BLm.,、BLm可以按列排列，共源線CSL可以按行方向排列。串選擇電晶體Tss、多個存儲電晶體TM以及地選擇電晶體TGs可以串聯布置在位線BLo、BL!........BL^、BLm中的每條和共源線CSL之間。串選擇線SSL可以按行方向延伸，從而串選擇線SSL連接到串選擇電晶體Tss的第一柵極Gl。地選擇線GSL可以按行方向延伸，從而地選擇線GSL連接到地選擇電晶體TGS的第二柵極G2。多條字線WLO、WL1........WL29、WL30、WL31可以按行延伸，從而它們連接到存儲電晶體Tm的控制柵板CG。存儲電晶體Tm的數量和位殘WLO、WL1........WL29、WL30、WL31的數量可以變化，並且不限制示例實施例的範圍。存儲電晶體TM的存儲結點SN可以存儲數據。例如，可以通過電荷隧穿將電荷存儲在存儲結點SN中從而將數據編入到存儲電晶體Tm中。對於數據編程操作和數據讀取操作，可以參照操作傳統閃速存儲裝置的方法。下文中，將描述擦除編入在存儲電晶體TM中的數據的方法。為了從存儲電晶體Tm擦除數據，可以將第一擦除電壓Vmu施加到位線BL。、B"........BLmd、BLm，並可以將第二擦除電壓VER2施加到共源線CSL。此外，可以將第一通過電壓Vpw施加到串選擇線SSL,和/或將第二通過電壓Vps2施加到地選擇線GSL。即，可以將第一通過電壓Vps!施加到第一柵極G1,並可以將第二通過電壓VpS2施加到第二棚4及G2。第一擦除電壓VER1和第二擦除電壓VER2可以為足夠高的電壓,'從而在存儲電晶體TM之間感應帶-帶隧穿(band-to-bandtunneling)。可以通過在存儲電晶體TM的源極和漏極之間產生的結擊穿(junctionbreakdown)來感應帶-帶隧穿。例如，第一擦除電壓V咖和第二擦除電壓VER2可以為相同的例如10伏特(V)至20伏特的電壓，例如，15V至20V。串選擇電晶體Tss和地選擇電晶體Tcs的溝道寬度可以大於存儲電晶體TM的溝道寬度。在示例實施例中，第一擦除電壓Vau和第二擦除電壓VER2可以足夠高。否則，帶-帶隧穿不會發生在串選擇電晶體Tss和地選擇電晶體Tcs的溝道中。因此，可以選擇第一通過電壓Vp^和第二通過電壓VPS2，使得串選擇電晶體Tss和地選擇電晶體Tcs導通。例如，第一通過電壓Vps,和第二通過電壓Vps2可以與第一擦除電壓VER1和第二擦除電壓VER2相同或高於第一擦除電壓VEiu和第二^^除電壓Ver2。在示例實施例中，第一通過電壓VPS1可以大於第一擦除電壓VER1和串選擇電晶體Tss的閾值電壓的和，或與第一擦除電壓V則和串選擇電晶體Tss的闊值電壓的和相同。類似地，第二通過電壓Vps2可以大於第二糹察除電壓Ver2和地選擇電晶體Tgs的閾值電壓的和，或與第二擦除電壓VER2和地選擇電晶體TGS的閾值電壓的和相同。在預定或期望的時間段之後，可以通過帶-帶隧穿將空穴注入到存儲電晶體TM的溝道中。因此，存儲電晶體TM的溝道可以被充電有第一擦除電壓VER1和第二擦除電壓VER2之間的平衡電壓(balancevoltage)。例如，當第一擦除電壓Vmu與第二擦除電壓VER2相同時，存儲電晶體TM的溝道可以具有零電位電勢(isoelectricpotential)。可以將零電壓施加到字線WLO、WL1、……、WL29、WL30、WL31。因此，可以將OV施加到存儲電晶體Tm的控制柵板CG。因此，可以在存儲電晶體TM的溝道和控制柵極CG之間感應出高電場，並且存儲結點SN的電子可以通過隧穿被移動到溝道。即，可以同時地從存儲電晶體Tm擦除數據。同時，也可以通過將低於第一擦除電壓Vmu和第二擦除電壓VeR2的電壓施加到字線WLO、WLl........WL29、WL30、WL31來促進溝道之間的帶陽帶隧穿。根據示例實施例，即使在沒有將高電壓施加到控制柵極CG的情況下也可以執行數據擦除操作。因此，在編程操作和擦除操作期間，可以避免施加與控制柵極CG極性相反的高電壓，從而增強存儲電晶體Tm的可靠鞋。可以修改示例實施例，從而可以將第一擦除電壓VER1施加到位線BL0、BLi........BL1T>1、BLm中的一些，並可以將OV施加到字線WLO、WLl........WL29、WL30、WL31中的一些。通過這種做法，可以^f叉從存儲電晶體TM中的一些來選擇性地〗察除數據。還可以修改示例實施例，從而僅施加第一擦除電壓VE^和第二擦除電壓Ver2中的一個。例如，當將第一擦除電壓V固施加到位線BL(j、BL,........BL,w、BLm時，共源線CSL可以處於浮置狀態。作為另一示例，當將第二擦除電壓V欣2施加到共源線CSL時，位線BLo、B"........BL^、BLm可以處於浮置狀態。然而，在該示例實施例中，會降低帶-帶隧穿效率。與當施加第一擦除電壓V剛和第二擦除電壓VER2時相比，存儲電晶體Tm的擦除速度會較低。另外，因為帶-帶隧穿可以通過另一方法(例如，通過顯著地增加第一擦除電壓V剛和第二擦除電壓Ver2或降低串逸棒電晶體Tss和地選擇電晶體Tcs的溝道寬度)被感應在串選擇電晶體Tss和地選擇電晶體Tcjs的溝道中，所以可以修改示例實施例，從而省略第一通過電壓VPS1和/或第二通過電壓VpS2。圖2是示出根據示例實施例的非易失性存儲裝置100的示例結構的剖視圖。在圖2中示出了圖1的非易失性存儲裝置100的位線BLo。參照圖2,可以設置半導體層105。半導體層105可以形成(或另外地布置)在體基底(bulksubstrate)(未示出)中或在體基底上。例如，半導體層105可以具有半導體薄膜或納米線結構。在示例實施例中，半導體層105可以具有多層結構，半導體層105可以包括溝道區165和源區和漏區160。多個控制柵電極140可以置於溝道區165上。控制柵電極140可以與圖1的控制柵極CG對應，並可以組成圖1的字線WLO、WL1........WL29、WL30、WL31的一部分。隧穿絕緣層120、電荷存儲層125和/或阻擋絕緣層130可以順序插入於溝道區165和控制柵電極140之間。電荷存儲層125可以與圖1的存儲結點SN對應。第一柵電極115可以與圖1的第一柵極G1對應，並可以構成圖l的串選擇線SSL的一部分。第一柵極絕緣層110可以插入於第一柵電極115和溝道區165之間。第二4冊電極150可以與圖1的第二柵極G2對應，並可以構成圖1的地選擇線GSL的一部分。第二柵極絕緣層145可以置於第二柵電極150和溝道區165之間。'"可以通過在半導體層105的在第一柵電極115、控制柵電極140和第二柵電極150之間的一部分中4參雜雜質來限定源區和漏區160。位線BLo可以連接到半導體層105的一端，例如，串選擇電晶體(見圖1的Tss)的源區和漏區160。共源線CSL可以連接到半導體層105的另一端，例如，地選擇電晶體(見圖1的Tgs)的源區和漏區160。參照圖2和圖1,當將第一擦除電壓V咖施加到位線BL。並將第二擦除電壓Ver2施加到共源幾CSL時，可以將強反向偏壓(reversebias)施加在溝道區165處。因此，結擊穿可以發生在溝道區165與源區和漏區160之間，從而產成帶-帶隧穿。因此，空穴可以被注入到溝道區165中，因此，可以將足夠高的電壓施加到溝道區165,從而從電荷存儲層125去除電荷。可選擇地，可以通過電場效應而不通過雜質摻雜來將存儲電晶體Tm的源區和漏區160限定在半導體層105中。例如，可以通過第一柵電極115、控制柵電極140和第二柵電極150的側邊緣場(side-fringingfield)來限定源區和漏區160。在示例實施例中，在施加第一擦除電壓VER1和/或第二擦除電壓Ver2之前，可以將第三通過電壓施加到控制片冊電才及140或字線WLO、WL1........WL29、WL30、WL31。因此，在執行^察除操作之前，可以由邊緣場形成源區和漏區160，並可以導通溝道區165。在此之後，可以導丸行擦除操作。圖3是示出根據示例實施例的非易失性存儲裝置100a的結構的剖視圖。可以通過將一些組件加入圖2的非易失性存儲裝置100來製造非易失性存儲裝置100a。因此，將省略與圖2的示例實施例的描述重複的描述部分。參照圖3,輔助(auxiliary)柵電極175可以置於源區和漏區160上的在第一柵電極115的兩側處，和/或源區和漏區160上的在第二柵電極150的兩側處。輔助柵極絕緣層170可以插入於源區和漏區160與輔助柵電極175之間。輔助柵電極175和輔助一冊極絕緣層170可以形成輔助電晶體。輔助電晶體可以結合到在串選擇電晶體(見圖1的Tss)和存儲電晶體(見圖1的丁m)之間和/或在地選擇電晶體(見圖1的Tgs)和存儲電晶體TM之間的源極或漏極。輔助柵電極175可以公共地連接到輔助線SL。在非易失性存儲裝置100a的擦除操作期間，可以將第四通過電壓施加到輔助線SL。第四通過電壓可以幫助促進在串選擇電晶體Tss和地選擇電晶體T(3s中的帶-帶隧穿。因此，可以增加非易失性存儲裝置100a的擦除速度。圖4是根據示例實施例的非易失性存儲裝置200的結構的透視圖。非易失性存儲裝置200可以與圖1的非易失性存儲裝置100的一些存儲電晶體對應。參照圖4,多條納米線205可以置於絕緣層202上。納米線205可以與圖2的半導體層105對應。控制柵電極240可以置於絕緣層202上以覆蓋納米線205的多個表面。例如，控制柵電極240可以環繞每條納米線205的三個表面或所有表面。這樣的結構可以減小存儲電晶體的面積，從而有利於非易失性存儲裝置200更高度地集成。此外，可以增加有效溝道長度，有效地減小或防止短溝道效應(shortchanneleffect)。可以將圖1至圖3的擦除操作應用到非易失性存儲裝置200。即，不需要將體偏壓施加到非易失性存儲裝置200,而是可以使用圖1、圖2或圖3的擦除操作來執行數據擦除操作。此外，利用多堆疊結構，非易失性存儲裝置200可以更高度地集成，使用圖1、圖2或圖3的擦除操作，數據可以在沒有體偏壓的情況下被更可靠地擦除。圖5至圖7是示出根據示例實施例的非易失性存儲裝置的電壓分布的仿真結果的剖視圖。在這個實驗性示例中，電荷濃度(密度)(數量/cm"增大參照圖5,字線WLO.......、WL15可以置於半導體層305上。為了方便仿真，可以選擇性地選擇字線WLO........WL15的數量。因此，本實驗性示例的非易失性存儲裝置可以與通過從圖1的非易失性存儲裝置100減少存儲電晶體的數量而獲得的裝置對應。在擦除操作(擦除時間(t一Ons)之前，存儲電晶體可以被編程以存儲數據，並且半導體層305可以為幾乎0V。參照圖6，可以將大約10V的擦除電壓施加到位線BL、共源線CSL、串選擇線SSL和地選擇線GSL,並將OV施加到字線WLO........WL15。在10ns的擦除時間(t)之後，電壓從半導體層305的兩端傳輸到中間。即，從位線BL和共源線CSL到中間電壓增加。參照圖7，在100ns的擦除時間(t)之後，半導體層305完全到達大約IOV。這表示空穴通過帶-帶隧穿被注入到存儲電晶體中。圖5至圖7的仿真結果示出可以有效地執行圖1的擦除操作。即，可以通過將擦除電壓施加到位線BL和共源線CSL來將擦除電壓提供到半導體層305。J圖8至圖ll是示出根據示例實施例的非易失性存儲裝置的另一擦除操作的仿真結果的剖^L圖。在這個實驗性示例中，電荷濃度(數量/cm"降低。參照圖8，控制柵電極340可以設置在半導體層305上。阻擋絕緣層330、電荷存儲層325和隧穿絕緣層320可被置於控制柵電極340和半導體層305之間。在這個實驗性示例中，電荷存儲層325用作捕獲層，並將大約20V的擦除電壓施加到位線和共源線。在10ns的擦除時間(t)之後，電荷存儲層325的電荷濃度沒有顯著地改變。這表示擦除電壓的傳輸不足。參照圖9,在100ns的擦除時間(t)之後，在電荷存儲層325的底部處電荷濃度降低。這表示開始從電荷存儲層325去除電荷。參照圖10,在lms的擦除時間(t)之後，在電荷存儲層325的相當大的部分處電荷濃度降低。這表示從電荷存儲層325去除大量的電荷。參照圖11,在10ms的擦除時間(t)之後，在電荷存儲層325的絕大部分處電荷濃度降低。因此，從電荷存儲層325去除了絕大部分的電荷。圖8至圖11的結果表示可以通過將擦除電壓施加到位線和共源線來執行擦除操作。同時，電荷存儲層325還可以形成為浮置柵極而非捕獲層。在這種情況下，可以進一步增大擦除速度。圖12是示出根據示例實施例的非易失性存儲裝置400的框圖。參照圖12，NAND單元陣列450可以與圖1的非易失性存儲裝置IOO對應。NAND單元陣列450的串選擇線SSL、字線WLO、WL1、……、WL29、WL30、WL31、地選擇線GSL和共源線CSL可以連接到行解碼器430。NAND單元陣列450的位線BL可以連接到頁緩衝器440和列解碼器435。行解碼器430可以通過SSL驅動器425、高壓泵420、高壓斜坡電路(rampcircuit)415和行預解碼器410來接收信號。因此，在擦除操作期間，可以從高壓泵420經過行解碼器430將高擦除電壓提供到共源線CSL。控制邏輯405可以選擇性地控制SSL驅動器425、高壓泵420、高壓斜坡電路415和行預解碼器410。與傳統的非易失性存儲裝置不同的是，在示例實施例中，高壓泵420還可以連接到列解碼器435。因此，在擦除操作期間，可以從高壓泵420經過列解碼器435將高擦除電壓提供到位線BL。因此，非易失性存儲裝置400可以不需要額外的高壓產生器。1雖然已經參照圖l至圖12具體示出並描述了示例實施例，但是本領域普通技術人員應該了解的是，在不脫離示例實施例的由權利要求限定的精神和範圍的情況下，可以在其形式和細節上做出各種改變。在根據示例實施例的操作非易失性存儲裝置的方法中，在沒有施加體偏壓的情況下，可以可靠地執行擦除操作。可以將該操作方法有效地應用到可以不施加體偏壓的三維非易失性存儲裝置。這樣的三維非易失性存儲裝置可以適合於高度集成並防止短溝道效應。此外，即使在沒有將高電壓施加到控制柵極的情況下也可以執行數據擦除操作。因此，在編程操作和擦除操作期間，可以避免施加與控制柵極極性相反的高電壓，從而增強存儲電晶體的可靠性。另外，利用單個高壓泵，可以將高擦除電壓提供到行解碼器和列解碼器。因此，可以不需要使用額外的高電壓產生器。權利要求1、一種操作非易失性存儲裝置的方法，包括通過將擦除電壓施加到位線和共源線中的至少一條來從多個存儲電晶體擦除數據，其中，多個存儲電晶體在位線和共源線之間。2、如權利要求l所述的方法，其中，在擦除數據的步驟中，將第一擦除電壓施加到位線，將第二擦除電壓施加到共源線。3、如權利要求2所述的方法，其中，第一擦除電壓和第二擦除電壓相同。4、如權利要求2所述的方法，其中，第一擦除電壓和第二擦除電壓中的每個在10伏特和20伏特之間。5、如權利要求2所述的方法，其中，從高壓泵經過行解碼器來提供第一擦除電壓，從高壓泵經過列解碼器來提供第二擦除電壓。6、如權利要求l所述的方法，其中，在擦除數據的步驟中，將通過電壓施加到位線和共源線之間的串選擇電晶體的柵極和地選擇電晶體的柵極中的至少一個。7、如權利要求6所述的方法，其中，將第一通過電壓施加到串選擇電晶體的柵極，將第二通過電壓施加到地選擇電晶體的柵極。8、如權利要求7所述的方法，其中，第一通過電壓和第二通過電壓與擦除電壓相同或者大於擦除電壓。9、如權利要求7所述的方法，其中，第一通過電壓大於擦除電壓和串選擇電晶體的閾值電壓的和或者與擦除電壓和串選擇電晶體的閾值電壓的和相同。10、如權利要求7所述的方法，其中，第二通過電壓大於擦除電壓和地選擇電晶體的閾值電壓的和或者與擦除電壓和地選擇電晶體的闊值電壓的和相同。11、如權利要求l所述的方法，其中，在擦除數據的步驟中，還將0伏特施加到存儲電晶體的控制柵極。12、如權利要求7所述的方法，其中，在擦除數據的步驟中，在施加擦除電壓之前，將第三通過電壓施加到存儲電晶體的控制柵極。13、如權利要求12所述的方法，其中，非易失性存儲裝置還包括輔助電晶體，所述輔助電晶體位於串選擇電晶體和位線之間或位於地選擇電晶體和共源線之間，其中，在擦除數據的步驟中，還將第四通過電壓施加到輔助電晶體。14、如權利要求13所述的方法，其中，輔助電晶體結合到串選擇電晶體或地選擇電晶體的源極或漏極。15、一種操作非易失性存儲裝置的方法，包括通過將擦除電壓施加到NAND單元陣列之間的多條位線或共源線來從NAND單元陣列同時擦除數據。16、如權利要求15所述的方法，其中，在同時擦除數據的步驟中，將第一擦除電壓施加到所述多條位線，將第二擦除電壓施加到共源線。17、如權利要求16所述的方法，其中，第一擦除電壓和第二擦除電壓相同。18、如權利要求16所述的方法，其中，從高壓泵經過行解碼器來提供第一擦除電壓，從高壓泵經過列解碼器來提供第二擦除電壓。19、如權利要求15所述的方法，其中，在同時擦除數據的步驟中，將第一通過電壓施加到NAND單元陣列的串選擇線和地選擇線中的至少一條。20、如權利要求19所述的方法，其中，將第一通過電壓施加到串選擇線，將第二通過電壓施加到地選"f奪線。21、一種非易失性存儲裝置，包括多個存儲電晶體；位線；共源線，多個存儲電晶體在位線和共源線之間，其中，將擦除電壓施加到位線和共源線中的至少一條，以從多個存儲電晶體擦除數據。22、如權利要求21所述的裝置，其中，串選擇電晶體和地選擇電晶體在位線和共源線之間。全文摘要本發明提供一種非易失性存儲裝置及其操作方法，所述操作方法為可靠地操作可高度集成的非易失性存儲裝置的方法。所述非易失性存儲裝置可以包括在位線和共源線之間的串選擇電晶體、多個存儲電晶體和地選擇電晶體。在非易失性存儲裝置中，可以通過將擦除電壓施加到位線或共源線來從存儲電晶體擦除數據。文檔編號G11C16/14GK101325088SQ20081011017公開日2008年12月17日申請日期2008年6月13日優先權日2007年6月14日發明者樸星一,李晟燻,洪起夏,玄在雄,申在光,金鐘燮,陳暎究申請人:三星電子株式會社