用於穩壓電源晶片的軟啟動電路的製作方法

2023-10-17 15:01:34 7

用於穩壓電源晶片的軟啟動電路的製作方法
【專利摘要】本發明公開了一種用於穩壓電源晶片的軟啟動電路，主要解決現有的軟啟動電路佔用晶片面積大、額外增加功率消耗的問題。其包括一個PMOS管M1和兩個NMOS管M2、M3；該PMOS管M1的源極接電源VDD，柵極接控制信號ONX，漏極接第一NMOS管M2的漏極和第二NMOS管M3的柵極；該第一NMOS管M2的源極接地，柵極接基準電壓VREF；該第二NMOS管M3的源極接地，漏極接基準電壓VREF。高電平控制信號ONX關斷PMOS管M1，使其漏極電壓緩慢降低，削弱第二NMOS管M3的導通能力，進而使其對基準電壓VREF的短路作用減弱，實現基準電壓VREF從零緩慢上升到預設值。本發明延長了基準電壓VREF的建立時間，使其與穩壓電源晶片的輸出電壓VOUT同步建立，有效地抑制了穩壓電源晶片啟動過程中的浪湧電流。
【專利說明】用於穩壓電源晶片的軟啟動電路
【技術領域】
[0001]本發明屬於電子電路【技術領域】，特別是一種軟啟動電路，可用於模擬集成電路的線性穩壓器及開關電源。
【背景技術】
[0002]在電源管理領域，採用基準電壓信號與反饋電壓率管或開關管的導通狀態。在穩態工作模式下，基準電壓信號與反饋電壓信號基本相等，然而開關穩壓電源晶片在上電的過程中，內部的基準電壓優先於輸出電壓建立，即當內部的基準電壓達到穩態值時，輸出電壓還保持為零，輸出電壓的反饋電壓信號維持為零。誤差運算放大器EA輸出的控制電壓致使開關穩壓電源以浪湧電流的形式向外輸出電流。通常此電流的峰值遠大於正常的穩態輸出電流值，會損耗甚至直接損壞穩壓晶片。
[0003]目前，減弱甚至消除浪湧電流的電路主要有兩種方案:
[0004]第一種方案是:利用漸變的輸出電流限制閾值以鉗位最大輸出電流，但該方案增加了晶片的功耗，損害了其低靜態功耗的特點並增加了整體電路的複雜程度。
[0005]第二種方案是:利用一個變化的電壓來取代誤差運算放大器EA正向輸入端的基準電壓，該變化的電壓通常採用電流源給較大的電容充電或利用複雜的數字電路實現。圖1給出一個典型的線性穩壓器應用拓撲結構，其包括線性軟啟動電路，誤差運算放大器EA，功率管M4,輸出電壓反饋電阻R1、R2,輸出電容C2,寄生電阻R3,輸出電阻R4。所不信號分別為電源VDD，從零開始增加的線性電壓Vline,基準電壓VKEF，誤差運算放大器EA的輸出電壓Vde,線性穩壓器的輸出電壓Vott及該電壓的反饋電壓VFB。其中的線性軟啟動電路在上電過程中，通過電流源Il給電容Cl充電，在電容Cl上形成一個從零開始增加的線性電壓VliM，用此線性電壓Vline取代基準電壓Vkef與輸出反饋電壓Vfb進行比較，使得輸出電壓緩慢上升，實現限制浪湧電流的目的。然而，此種軟啟動電路由於需採用的電容面積能達到穩壓電源晶片內部其他所有電容面積的總和，極大的增加了晶片面積，甚至由於電容面積過大，需採用穩壓晶片外部連接的方式，損害晶片的可集成特性。

【發明內容】

[0006]本發明的目的在於針對上述現有軟啟動電路的不足，提供一種結構簡單，佔用晶片面積微小，且無靜態損耗的軟啟動電路，實現對穩壓電源晶片浪湧電流的抑制。
[0007]實現本發明目的技術思路:通過利用CMOS器件自身的導通特性得到一個緩慢變化的控制電壓，利用該控制電壓改變MOS管的導通特性，使得該MOS管對基準電壓Vkef的短路效用逐步減弱、最終消失，以實現基準電壓Vkef從零緩慢增加到預設值。
[0008]本發明的軟啟動電路，其特徵在於包括一個PMOS管Ml和兩個NMOS管M2、M3 ；
[0009]所述PMOS管Ml，其源極接電源VDD，其柵極接外部控制信號0ΝΧ，其漏極分別接到第一 NMOS管M2的漏極和第二 NMOS管M3的柵極；
[0010]所述第一 NMOS管M2，其源極接地，其柵極接基準電壓Vkef ；[0011]所述第二 NMOS管M3，其源極接地，其漏極接基準電壓Vkef。
[0012]作為優選所述PMOS管Ml和兩個NMOS管M2、M3，均採用源、漏極之間耐壓值小於或等於5V的低壓管。
[0013]作為優選第二 NMOS管M3的漏極與基準電壓Vkef之間連接有調節電阻R1，用於調節軟啟動時間及浪湧電流值，該調節電阻Rl的參數根據軟啟動時間及允許的浪湧電流值進行選擇。
[0014]本發明與現有技術相比具有以下優點:
[0015](I)本發明的軟啟動電路僅採用三個MOS管，相較於現有的利用電容線性結構或利用多個D觸發器數字結構，結構簡單，減小了晶片面積。
[0016](2)本發明的軟啟動電路在軟啟動過程中無需額外增加軟啟動電流，不會產生邏輯門翻轉毛刺電流，且在軟啟動結束後各支路均處於截止狀態，無功率損耗，相較於現有的利用電容線性結構或利用多個D觸發器數字結構，減小了晶片的功率損耗。
【專利附圖】

【附圖說明】
[0017]圖1是傳統線性軟啟動電路原理圖；
[0018]圖2是本發明的第一實施例電路原理圖；
[0019]圖3是本發明的第二實施例電路原理圖；
[0020]圖4是本發明第一實施例的應用實例圖；
[0021]圖5是本發明第二實施例的應用實例圖；
【具體實施方式】
[0022]以下結合附圖及其實施例對本發明作進一步描述。
[0023]實施例1
[0024]參照圖2，本發明軟啟動電路包括:一個源、漏極之間耐壓值小於或等於5V的低壓PMOS管Ml，兩個源、漏極之間耐壓值小於或等於5V的低壓NMOS管M2、M3 ；
[0025]電源VDD接低壓PMOS管Ml的源極，控制信號ONX接低壓PMOS管Ml的柵極，基準電壓Vkef分別接到第一低壓NMOS管M2的柵極和第二低壓NMOS管M3的漏極，低壓PMOS管Ml的漏極分別接到第一低壓NMOS管M2的漏極和第二低壓NMOS管M3的柵極，第一低壓NMOS管M2的源極與第二低壓NMOS管M3的源極接地。
[0026]圖4給出一個典型的線性穩壓器應用拓撲結構，其包括框2所示的軟啟動電路，誤差運算放大器EA，功率管M4，輸出電壓反饋電阻Rl、R2，輸出電容C2，寄生電阻R3，輸出電阻R4。所示信號分別為電源VDD，控制信號0ΝΧ，基準電壓Vkef，誤差運算放大器EA的輸出電壓VDK，線性穩壓器的輸出電壓Votjt及該電壓的反饋電壓VFB。
[0027]參照圖4，本實例的工作原理如下:
[0028]在線性穩壓器未使能的情況下，線性穩壓器不工作，基準電壓Vkef未建立，其電壓值為零，線性穩壓器無輸出電流。控制信號ONX維持低電平，低壓PMOS管Ml線性導通，第一低壓NMOS管M2截止，低壓PMOS管Ml的漏極電壓為高電平VDD，該電壓使得第二低壓NMOS管M3線性導通，維持基準電壓Vkef電壓值為零。
[0029]線性穩壓器使能後，控制信號ONX由低電平翻轉為高電平，軟啟動電路工作，即控制信號ONX關斷低壓PMOS管Ml，此時基準電壓Vkef電壓值為零，第一低壓NMOS管M2截止，使得低壓PMOS管Ml的漏極處於等效懸空狀態。由於第一低壓NMOS管M2的漏極-襯底存在的漏電流，低壓PMOS管Ml漏極的電壓緩慢降低，該電壓直接控制第二低壓NMOS管M3的導通狀態，隨著低壓PMOS管Ml漏端電壓的降低，第二低壓NMOS管M3的導通能力逐步下降，其短路作用逐步減弱，實現基準電壓Vkef從零緩慢上升，最終到達預設值。從零緩慢升高的基準電壓Vkef與輸出反饋電壓Vfb經誤差運算放大器EA差分放大，輸出電壓VDK，該電壓控制線性穩壓器的功率管M4實現輸出反饋電壓Vfb與基準電壓Vkef同步變化。由於輸出電壓Vout經反饋電阻R1、R2分壓後得到的輸出反饋電壓Vfb，輸出反饋電壓Vfb與基準電壓Vkef同步變化，保證了輸出電壓Vott與基準電壓Vkef同步變化。可見，通過本發明的軟啟動電路可延長基準電壓Vkef的建立時間，實現基準電壓Vkef與線性穩壓器的輸出電壓Vott同步建立。避免了基準電壓Vkef與反饋電壓Vfb差值過大而造成運算放大器EA輸出電壓Vdk出現極限最小值的狀況，實現抑制浪湧電流的功能。
[0030]當低壓PMOS管Ml漏端的電壓降低致小於第二低壓NMOS管M3的導通閾值電壓時，第二低壓NMOS管M3完全截止，軟啟動過程結束。此時，低壓PMOS管Ml維持截止狀態，第一低壓NMOS管M2維持線性導通狀態，第二低壓NMOS管M3維持截止狀態。第二低壓NMOS管M3截止，其不再對基準電壓Vkef產生影響，軟啟動作用完全消失，不再對線性穩壓器輸出電壓與電流產生影響。
[0031]實施例2
[0032]參照圖3，在圖2所示軟啟動電路基礎上增加低壓調節電阻R5，連接到第二 NMOS管M3的漏極與基準電壓Vkef之間，該調節電阻R5用於調節軟啟動時間及浪湧電流值，該調節電阻Rl的參數根據軟啟動時間及允許的浪湧電流值進行選擇，例如R5等於60kQ，所需啟動時間1.5ms，最大浪湧電流等於0.6A ；R5等於180k Ω，所需啟動時間500us，最大浪湧電流等於1.2A。
[0033]圖5給出一個典型的線性穩壓器應用拓撲結構，其包括框3所示的軟啟動電路，誤差運算放大器EA，功率管M4，輸出電壓反饋電阻Rl、R2，輸出電容C2，寄生電阻R3，輸出電阻R4。所示信號分別為電源VDD，控制信號0ΝΧ，基準電壓Vkef，誤差運算放大器EA的輸出電壓VDK，線性穩壓器的輸出電壓Votjt及該電壓的反饋電壓VFB。
[0034]參照圖5，本實例的工作原理如下:
[0035]在線性穩壓器未使能的情況下，線性穩壓器不工作，基準電壓Vkef未建立，其電壓值為零，線性穩壓器無輸出電流。控制信號ONX維持低電平，低壓PMOS管Ml線性導通，第一低壓NMOS管M2截止，低壓PMOS管Ml的漏極電壓為高電平VDD，該電壓使得第二低壓NMOS管M3線性導通，維持基準電壓Vkef電壓值為零。
[0036]線性穩壓器使能後，控制信號ONX由低電平翻轉為高電平，軟啟動電路工作，即控制信號ONX關斷低壓PMOS管Ml，此時基準電壓Vkef電壓值為零，第一低壓NMOS管M2截止，使得低壓PMOS管Ml的漏極處於等效懸空狀態。由於第一低壓NMOS管M2的漏極-襯底存在的漏電流，低壓PMOS管Ml漏極的電壓緩慢降低，隨著低壓PMOS管Ml漏端電壓的降低，第二低壓NMOS管M3的導通能力逐步下降。該管導通能力的下降會致使第二低壓NMOS管M3與低壓電阻R5串聯支路的短路功能逐步減弱。隨著第二低壓NMOS管M3與低壓電阻R5串聯支路短路作用的減弱，基準電壓Vkef從零緩慢上升，最終到達預設值。基準Vkef從零上升到預設值的時間可同過改變低壓電阻R5的阻值進行調節。改變低壓電阻Rl的阻值，即改變第二低壓NMOS管M3與低壓電阻R5串聯支路的等效阻抗值，該等效阻抗的阻值直接影響第二低壓NMOS管M3與低壓電阻R5串聯支路的短路作用，從而影響軟啟動時間。從零緩慢升高的基準電壓Vkef與輸出反饋電壓Vfb經誤差運算放大器EA差分放大，輸出電壓VDK，該電壓控制線性穩壓器的功率管M4實現輸出反饋電壓Vfb與基準電壓Vkef同步變化。由於輸出電壓Vott經反饋電阻R2、R3分壓後得到的輸出反饋電壓Vfb，輸出反饋電壓Vfb與基準電壓Vkef同步變化，保證了輸出電壓Vtot與基準電壓Vkef同步變化。可見，通過本發明的軟啟動電路可延長並調節基準電壓Vkef的建立時間，實現基準電壓Vkef與線性穩壓器的輸出電壓Vtot同步建立。避免了基準電壓Vkef與反饋電壓Vfb差值過大而造成運算放大器EA輸出電壓Vdr出現極限最小值的狀況，實現抑制浪湧電流的功能。
[0037]當低壓PMOS管Ml漏端的電壓降低致小於第二低壓NMOS管M3的導通閾值電壓時，第二低壓NMOS管M3完全截止，軟啟動過程結束。此時，低壓PMOS管Ml維持截止狀態，第一低壓NMOS管M2維持線性導通狀態，第二低壓NMOS管M3維持截止狀態。第二低壓NMOS管M3截止，其不再對基準電壓Vkef產生影響，軟啟動作用完全消失，不再對線性穩壓器輸出電壓與電流產生影響。
[0038]以上描述僅是本發明的兩個具體實例，不構成對本發明的任何限制。顯然對於本領域的專業人員來說，在了解了本
【發明內容】
和原理後，都可能在不背離本發明原理、結構的情況下，進行形式和細節上的各種修正和改變，但是這些基於本發明思想的修正和改變仍在本發明的權利要求保護範圍之內。
【權利要求】
1.一種應用於穩壓電源晶片的軟啟動電路，其特徵在於包括一個PMOS管Ml和兩個NMOS 管 M2、M3 ； 所述PMOS管Ml，其源極接電源VDD，其柵極接外部控制信號0ΝΧ，其漏極分別接到第一NMOS管M2的漏極和第二 NMOS管M3的柵極； 所述第一 NMOS管M2，其源極接地，其柵極接基準電壓Vkef ； 所述第二 NMOS管M3，其源極接地，其漏極接基準電壓Vkef。
2.根據權利要求所述的軟啟動電路，其特徵在於所述PMOS管Ml和兩個NMOS管M2、M3，均採用源、漏極之間耐壓值小於或等於5V的低壓管。
3.根據權利要求1所述的軟啟動電路，其特徵在於第二NMOS管M3的漏極與基準電壓Veef之間連接有調節電阻Rl，用於調節軟啟動時間及浪湧電流值。
4.根據權利要求3所述的軟啟動電路，其特徵在於調節電阻Rl的參數根據軟啟動時間及允許的浪湧電流值進行選擇。
【文檔編號】G05F1/56GK103631303SQ201310643899
【公開日】2014年3月12日 申請日期:2013年12月1日 優先權日:2013年12月1日
【發明者】來新泉, 王濤, 邵麗麗, 劉晨 申請人:西安電子科技大學