存儲器控制裝置以及圖像形成裝置製造方法

2023-10-05 14:03:29 5

存儲器控制裝置以及圖像形成裝置製造方法
【專利摘要】本發明提供一種存儲器控制裝置及圖像形成裝置，該存儲器控制裝置具有地址映射部，對SDRAM的列地址、行地址及塊地址分配指示在主掃描方向和與該主掃描方向正交的副掃描方向上矩陣狀地排列了像素而得的二維圖像的主掃描方向的像素位置的主掃描地址和指示副掃描方向的像素位置的副掃描地址，並且至少主掃描地址中的與突發傳送大小量的地址對應的低位的N比特分配給列地址的低位比特，主掃描地址中的接著所述低位的N比特的高位側的規定數量的比特分配給塊地址，N是正整數；及存取執行部，通過邊在所述突發傳送的分隔處變更副掃描地址邊通過多塊操作連續地執行多次所述突發傳送，從而進行主掃描方向1線量的讀出或者寫入。
【專利說明】存儲器控制裝置以及圖像形成裝置

【技術領域】
[0001]本發明涉及能夠在經由存儲器的期間校正圖像的歪斜(skew)、弓形彎曲(bow)的存儲器控制裝置以及圖像形成裝置。

【背景技術】
[0002]在通過邊在副掃描方向上使圖像形成位置移動邊反覆主掃描方向I線(line)量的圖像形成動作來輸出二維圖像的圖像形成裝置中，作為記錄紙等的搬送方向的副掃描方向和作為曝光裝置等的掃描方向的主掃描方向正交的狀態是正確的狀態。但是，由於機械的精度、組裝精度等，難以使其嚴密地正交，產生圖像在副掃描方向上稍微傾斜的歪斜(Skew )、圖像在副掃描方向上稍微凹凸的被稱為弓形彎曲(Bow )的失真。
[0003]圖15示出通過圖像處理來對歪斜進行校正的例子。該圖(a)示出沒校正的情況。在該例子中，由於成像單元的掃描方向相對感光體鼓的軸向，向右斜上方傾斜(歪斜)，所以輸出圖像向右斜上方傾斜。該圖(b)示出利用圖像處理進行校正的工序。在將源圖像500寫入圖像存儲器時，使圖像(各線)斜向地傾斜而寫入(參照圖中的虛線A)，以使得由圖像形成部產生的歪斜被抵消，在讀出時，如通常那樣，沿著主掃描方向讀出各線。為了這樣在圖像存儲器上使圖像斜向地傾斜，使各像素的寫入位置在副掃描方向上偏移。
[0004]在作為圖像存儲器而使用DDR-SDRAM (Double-Data-Rate Synchronous DynamicRandom Access Memory:雙倍數據速率同步動態隨機存取存儲器)的情況下，為了使處理高速化，利用突發傳送。圖16示出將突髮長度設定為「8」的情況下的突發傳送中的DDR-SDRAM的動作定時。如該圖所示，通過I次讀指令或者寫指令的輸入，能夠連續讀出或者寫入8列量的數據。僅能夠在列地址方向上進行突發傳送，而無法對應於行地址、塊地址。
[0005]因此，一般地，將表示源圖像上的主掃描方向的像素位置的主掃描地址分配給存儲器的列(Column)地址，將表示源圖像上的副掃描方向的像素位置的副掃描地址分配給存儲器的行(Row)地址。另外，構成為通過在固定了行地址的狀態下使列地址連續地變化的突發傳送，進行主掃描方向的I線量的圖像數據的讀寫。
[0006]圖17示出對SDRAM (同步動態隨機存取存儲器)的行地址分配了圖像的副掃描地址,對列地址分配了主掃描地址的低位10比特,對塊地址分配了主掃描地址的高位3比特的情況下的地址映射。圖18示出在圖17的地址映射中，不改變副掃描地址(副掃描方向的像素位置)而在主掃描方向上寫入I線量的圖像數據的情形。圖中的各單元(block)(—個集團)對應於副掃描方向為I像素、主掃描方向為32像素的矩形區域，表示I次的突發傳送中的最小單位。在該例子中，在主掃描方向上通過η次的突發傳送來實施I線量的圖像數據的寫入。
[0007]在通過圖17的地址映射而固定副掃描地址並在主掃描方向上寫入I線量的圖像數據的情況下，在主掃描方向上寫入I線量的圖像數據的期間，對存儲器提供的行地址不被變更。如果行地址不被變更，則從I次的突發傳送結束後至開始接下來的突發傳送前，不發生預充電等待等的開銷。因此，能夠通過連續的η次的突發傳送，在短時間內進行主掃描方向I線量的圖像數據的讀寫。
[0008]圖19是示出如圖18那樣不變更副掃描地址而將主掃描方向I線量的圖像數據寫入到SDRAM的情況下的存儲器的驅動定時的時序圖。由於不變更行地址，所以如果在主掃描方向I線量的數據的寫入的最初僅發行I次ACT (激活)指令，則之後能夠直至該線的寫入結束為止連續地進行利用寫指令的突發傳送。在該線的寫入結束之後，僅發生I次預充電。
[0009]在為了歪斜校正等而使圖像傾斜的情況下，如上所述，在寫入源圖像上的主掃描方向的I線時，必須在存儲器上使副掃描方向的寫入位置偏移。例如，在專利文獻I中，公開了如下的圖像處理方法，該圖像處理方法在寫入源圖像上的主掃描方向的某I線時，計算該線中的在寫入目的地的存儲器上在主掃描方向的同一線上連續的像素數，將該像素數設定為突髮長度來進行突發傳送。
[0010]【專利文獻I】日本特開2009-135887號公報
[0011]【專利文獻2】日本特開2010-205002號公報


【發明內容】

[0012]圖20示出邊在塊的分隔處使副掃描方向的寫入位置偏移邊在主掃描方向上寫入I線量的圖像數據的例子。如果按照圖17所示的地址映射進行這樣的寫入，則每當副掃描方向的寫入位置變化時，對存儲器提供的行地址被變更。由於為了變更行地址而需要進行預充電，所以在突發傳送與接下來的突發傳送之間發生開銷，相應地，主掃描方向I線量的圖像數據的寫入所需的處理時間變長。圖21示出這樣的情況下的存儲器的驅動定時。在為了歪斜校正等而變更副掃描方向的寫入位置時，需要預充電，發生開銷。
[0013]但是，在串聯方式的彩色雷射印表機中，沿著旋轉的中間轉印帶，按照規定間隔配置C (青)M (品紅)Y (黃)K (黑)各顏色的成像單元，在中間轉印帶上重疊在各成像單元的感光體鼓的表面中形成的調色劑像而形成全彩色圖像。因此，與按顏色的成像單元具有的感光體鼓的配置間距離對應地，在各成像單元中的成像定時上產生時間差。為了對應於該時間差，而進行如下操作，即在各成像單元的前級分別設置用於臨時積蓄圖像數據的圖像存儲器(鼓間延遲存儲器)，調整讀出定時。
[0014]在具備鼓間延遲存儲器的印表機中，在圖像數據經由該鼓間延遲存儲器時，能夠同時進行歪斜/弓形彎曲校正。但是，在向鼓間延遲存儲器讀寫圖像數據的讀寫中，為了確保印表機的性能，有一定的時間限制。因此，為了通過每當副掃描方向的讀寫位置變化時需要變更對存儲器提供的行地址的上述地址映射來進行歪斜/弓形彎曲校正、且遵守上述時間限制，而減少行地址的變更次數。即，為了遵守時間限制，必須延長成為突發傳送的最小單位的最小突髮長度來減少突發傳送的次數，但如果延長最小突髮長度，則產生無法進行高精細的歪斜/弓形彎曲校正這樣的問題。
[0015]本發明是想要解決上述問題的方案，其目的在於提供一種在向SDRAM的讀寫中使副掃描方向的位置偏移而校正歪斜/弓形彎曲等時的突發傳送中，即使縮短突髮長度也能夠將預充電等待等開銷抑制得較少的存儲器控制裝置以及圖像形成裝置。
[0016]用於達成上述目的的本發明的要旨在於接下來的各項的發明。
[0017][I] 一種存儲器控制裝置，其特徵在於，具有:
[0018]地址映射部，對SDRAM的列地址、行地址以及塊地址分配指示在主掃描方向和與該主掃描方向正交的副掃描方向上矩陣狀地排列了像素而得的二維圖像的主掃描方向的像素位置的主掃描地址和指示副掃描方向的像素位置的副掃描地址，並且至少主掃描地址中的與突發傳送大小量的地址對應的低位的N比特分配給列地址的低位比特，主掃描地址中的接著所述低位的N比特的高位側的規定數量的比特分配給塊地址，其中，SDRAM是同步動態隨機存取存儲器，N是正整數；以及
[0019]存取執行部，通過邊在所述突發傳送的分隔處變更副掃描地址邊通過多塊操作連續地執行多次所述突發傳送，從而進行主掃描方向I線量的讀出或者寫入。
[0020]在上述發明中，在主掃描方向上讀出或者寫入I線量的圖像數據時，針對每個突發傳送而變更塊地址。如果通過多塊操作連續地執行突發傳送，則在突發傳送與接下來的突發傳送之間不發生預充電等待，而能夠針對每個突發傳送，變更行地址。因此，即使對存儲器的行地址分配副掃描地址，也不會發生預充電等待，而能夠針對每個突發傳送切換副掃描地址。由此，不會降低向存儲器的存取性能，能夠通過存儲器的讀寫使圖像稍微傾斜、或者校正圖像的歪斜/弓形彎曲。
[0021][2]根據[I]所述的存儲器控制裝置，其特徵在於，具備在副掃描方向上使像素偏移來對圖像的歪斜、或者弓形彎曲、或者歪斜和弓形彎曲這雙方進行校正的功能，
[0022]所述突發傳送大小是根據在所述校正時在相同的偏移量下在主掃描方向上連續的最小像素數來設定的。
[0023]在上述發明以及下述[8]記載的發明中，具備使像素在副掃描方向上偏移來校正圖像的歪斜/弓形彎曲的功能。另外，根據在校正時在相同的偏移量下在主掃描方向上連續的最小像素數來設定突發傳送大小(突髮長度)。例如，在使用具有對I個地址寫入4個像素量的圖像數據的數據寬度的SDRAM的情況下，如果上述最小像素數是16個像素，則突發傳送大小(突髮長度)為4，與其對應的比特數N為2。
[0024][3]根據[I]所述的存儲器控制裝置，其特徵在於，
[0025]能夠設定變更所述N的值。
[0026]在上述發明中，能夠根據所要求的校正的粒子大小(粒度)，設定變更N的值。
[0027][4]根據[I]所述的存儲器控制裝置，其特徵在於，
[0028]讀出時的突發傳送大小和寫入時的突發傳送大小相同。
[0029][5]根據[I]所述的存儲器控制裝置，其特徵在於，
[0030]讀出時的突發傳送大小和寫入時的突發傳送大小不同。
[0031][6]根據[5]所述的存儲器控制裝置，其特徵在於，
[0032]地址映射部對塊地址的一部分的比特分配主掃描地址中的接著與寫入時的突發傳送大小量的地址對應的低位的η比特的高位側的比特，其中，η是正整數，
[0033]地址映射部對塊地址的另一部分的比特分配接著與讀出時的突發傳送大小量的地址對應的低位的m比特的高位側的比特,其中，m是與η不同的正整數。
[0034]在上述發明中，將塊地址分為與讀出時的突發傳送大小對應的比特位置、和與寫入時的突發傳送大小對應的比特位置。另外，m (讀出時的突髮長度)既可以大於η (寫入時的突髮長度)，也可以小於η (寫入時的突髮長度)。
[0035][7] 一種存儲器控制裝置，其特徵在於，具有:
[0036]地址映射部，對SDRAM的列地址、行地址以及塊地址分配指示在主掃描方向和與該主掃描方向正交的副掃描方向上矩陣狀地排列了像素而得的二維圖像的主掃描方向的像素位置的主掃描地址和指示副掃描方向的像素位置的副掃描地址，並且至少主掃描地址中的與突發傳送大小量的地址對應的低位的N比特分配給列地址的低位比特，副掃描地址的低位比特分配給塊地址，其中，SDRAM是同步動態隨機存取存儲器，N是正整數；以及
[0037]存取執行部，通過邊在所述突發傳送的分隔處變更所述副掃描地址的低位比特的值邊通過多塊操作連續地執行多次所述突發傳送，從而進行主掃描方向I線量的讀出或者寫入。
[0038]在上述發明中，對塊地址分配副掃描地址的低位比特，所以如果是被分配給塊地址的範圍，則即使針對每個突發傳送而變更了副掃描地址，也能夠通過多塊操作使突發傳送連續，而防止發生預充電等待的開銷。由此，能夠通過向存儲器的讀寫使圖像稍微傾斜、或者校正圖像的歪斜/弓形彎曲。
[0039][8]根據[7]所述的存儲器控制裝置，其特徵在於，具備在副掃描方向上使像素偏移來對二維圖像的歪斜、或者弓形彎曲、或者歪斜和弓形彎曲這雙方進行校正的功能，
[0040]所述突發傳送大小是根據在所述校正時在相同的偏移量下在主掃描方向上連續的最小像素數來設定的。
[0041][9]根據[I]至[8]中的任意一項所述的存儲器控制裝置，其特徵在於，
[0042]所述SDRAM是串聯方式的圖像輸出裝置具有的鼓間延遲存儲器。
[0043]在上述發明中，即使變更副掃描地址，預充電等待等開銷的發生也少，所以作為用於歪斜/弓形彎曲校正等在副掃描方向上使圖像偏移的圖像存儲器，能夠利用要求性能的鼓間延遲存儲器。
[0044][10] 一種圖像形成裝置，其特徵在於，具備:
[0045]串聯方式的圖像形成部，通過邊在副掃描方向上使圖像形成位置移動邊反覆主掃描方向I線量的圖像形成動作，從而形成二維圖像；
[0046]同步動態隨機存取存儲器即SDRAM，被用作所述圖像形成部的鼓間延遲存儲器；以及
[0047][2]或者[8]所述的存儲器控制裝置，控制針對所述SDRAM的圖像數據的讀寫，
[0048]使輸出對象的圖像數據經由所述SDRAM而輸出到所述圖像形成部，並且為了在從所述圖像形成部輸出的圖像中表現的歪斜、或者弓形彎曲、或者歪斜和弓形彎曲這雙方被抵消，在經由所述SDRAM的期間，通過所述存儲器控制裝置在副掃描方向上使像素位置偏移，來校正所述圖像數據。
[0049]在上述發明中，能夠在確保性能的同時，利用鼓間延遲存儲器來校正由圖像形成部產生的歪斜/弓形彎曲。
[0050]根據本發明的存儲器控制裝置以及圖像形成裝置，即使縮短在向存儲器的讀寫中校正圖像的歪斜/弓形彎曲等的情況下的突髮長度，也能夠實現預充電等待等的開銷少的突發傳送，所以即使在處理時間被限制了的情況下，也能夠縮短突髮長度來進行高精細的歪斜/弓形彎曲校正。

【專利附圖】

【附圖說明】
[0051]圖1是示出本發明的實施方式的圖像形成裝置的概略結構例的圖。
[0052]圖2是示出圖像形成裝置的引擎部(圖像形成部)的主要結構的圖。
[0053]圖3是示出向PC間延遲存儲器寫入圖像數據的寫入定時、和從PC間延遲存儲器讀出各顏色圖像數據的讀出定時的一個例子的圖。
[0054]圖4是示出圖像處理電路和與該圖像處理電路連接的PC間延遲存儲器的圖。
[0055]圖5是示出摘出圖像處理電路中的、進行Y顏色向PC間延遲存儲器的讀寫控制的部分的圖。
[0056]圖6是示出PC間延遲控制電路的詳細結構的圖。
[0057]圖7是示出地址控制電路的內部結構及其周邊電路的圖。
[0058]圖8是示出PC間延遲控制電路的各信號的時序圖的圖。
[0059]圖9是示出第I方式的地址映射的圖。
[0060]圖10是示出在圖9的地址映射的狀態下為了歪斜/弓形彎曲校正而邊使副掃描方向的線位置移動邊在主掃描方向上將I線量的圖像數據寫入到存儲器的情況下的、存儲器上的圖像數據的位置、和向存儲器側的突發傳送的內容的圖。
[0061]圖11是示出通過多塊操作向存儲器存取的情況下的存儲器的驅動定時的圖。
[0062]圖12是示出第2方式的地址映射的圖。
[0063]圖13是示出在圖12的地址映射的狀態下為了歪斜/弓形彎曲校正而邊使副掃描方向的線位置移動邊在主掃描方向上將I線量的圖像數據寫入到存儲器的情況下的、存儲器上的圖像數據的位置、和向存儲器側的突發傳送的內容的圖。
[0064]圖14示出第3方式的地址映射。
[0065]圖15是示出通過圖像處理校正歪斜、弓形彎曲的例子的圖。
[0066]圖16是示出將突髮長度設定為「8」的情況下的突發傳送中的DDR-SDRAM的動作定時的圖。
[0067]圖17是示出對SDRAM的行地址分配了圖像的副掃描地址，對列地址分配了主掃描地址的低位，對塊地址分配了主掃描地址的高位的情況下的地址映射的圖。
[0068]圖18是示出在圖17的地址映射中，不變更副掃描地址(副掃描方向的像素位置)而在主掃描方向上讀寫I線量的圖像數據的情形的圖。
[0069]圖19是示出表示如圖18那樣不變更副掃描地址而將主掃描方向I線量的圖像數據寫入到SDRAM的情況下的存儲器的驅動定時的時序圖的圖。
[0070]圖20是示出邊在塊的分隔處使副掃描方向的寫入位置偏移邊在主掃描方向上寫入I線量的圖像數據的例子的圖。
[0071]圖21是示出圖20的情況下的存儲器的驅動定時的圖。

【具體實施方式】
[0072]以下，根據附圖，說明本發明的實施方式。
[0073]圖1示出本發明的實施方式的圖像形成裝置10的概略結構。圖像形成裝置10構成為根據用掃描儀16光學地讀取原稿而得到的圖像數據、用印表機控制器18對印刷數據進行柵格化而得到的圖像數據在記錄紙上形成圖像並印刷輸出的、所謂多功能外部設備。
[0074]圖像形成裝置10具備作為控制該圖像形成裝置10的動作整體的控制部的CPU(中央處理單元)11。CPUll依照圖示省略了的ROM (Read Only Memory:只讀存儲器)以及後述的存儲部13所存儲的程序執行處理。
[0075]對CPUll連接由CPU用工作存儲器12、HDD (Hard Disk Drive:硬碟驅動器)、SSD(Solid State Drive:固態驅動器)等構成的存儲部13。另外，對CPUll經由CPU總線連接了存儲器控制/圖像編輯電路14、圖像處理電路21、寫入控制電路22、23、PWM調製電路24 ?27。
[0076]對存儲器控制/圖像編輯電路14連接了用於從掃描儀16取入圖像數據的掃描儀I/F17、用於從印表機控制器18取入圖像數據的控制器I/F19，取入圖像數據。另外，連接了成為編輯從掃描儀16、印表機控制器18取入的圖像數據時的編輯區域的圖像編輯用存儲器15。被編輯了的圖像數據被輸出到圖像處理電路21。
[0077]從掃描儀I/F17取入的圖像數據是具備R (紅)、G (綠)、B (藍)的顏色分量和屬性信息A的數據結構的彩色圖像數據，從控制器I/F19取入的圖像數據是具備Y (黃)、M (品紅)、C (青)、K (黑)的顏色分量和屬性信息A的數據結構的彩色圖像數據。任何圖像數據都是在主掃描方向以及與其正交的副掃描方向上矩陣狀地排列了像素而成的位圖形式的圖像數據。
[0078]存儲器控制/圖像編輯電路14具備進行圖像編輯用存儲器15與CPU用工作存儲器12之間的數據傳送的功能。詳細而言，將從掃描儀16、印表機控制器18等取得的圖像數據一次壓縮儲存到圖像編輯用存儲器15，並將其經由CPU用工作存儲器12儲存到存儲部13的HDD。進而，起到讀出HDD中儲存的數據並經由CPU用工作存儲器12返回到圖像編輯用存儲器15的功能。
[0079]另外，存儲器控制/圖像編輯電路14具備編輯在圖像編輯用存儲器15中儲存的圖像數據以及將圖像數據輸出到圖像處理電路21的功能。詳細而言，在向圖像編輯用存儲器15儲存時，進行壓縮、放大縮小、縮略圖圖像生成、圖像儲存形式變換(面點變換)、RGB/YMCK變換等。從圖像編輯用存儲器15向圖像處理電路21以YMCK+A的形式輸出圖像數據。
[0080]對圖像處理電路21連接了 PC間延遲存儲器20和寫入控制電路22、23。圖像處理電路21起到將從存儲器控制/圖像編輯電路14輸入的圖像數據一旦寫入到PC間延遲存儲器(相當於鼓間延遲存儲器)20中，並將其與各顏色分量的輸出定時匹配地讀出，並輸出到寫入控制電路22、23的功能。另外，PC間延遲存儲器20的PC是感光體鼓單元的簡稱。
[0081]將YMCK的各顏色分量的圖像數據從圖像處理電路21經由寫入控制電路22、23，輸入到按顏色分量的PWM調製電路24?27。PWM調製電路24?27根據所輸入的圖像數據，驅動對應的顏色分量的感光體鼓單元具有的雷射二極體(LD) 33Y、33M、33C、33K。
[0082]圖像處理電路21在向PC間延遲存儲器20寫入圖像數據並將其讀出的一連串的過程中進行歪斜/弓形彎曲校正。PC間延遲存儲器20是DDR-SDRAM。
[0083]圖2示出圖像形成裝置10的引擎部(圖像形成部)30的主要結構。圖像形成裝置10是串聯方式的圖像輸出裝置，引擎部30具備無端地環狀地架設的規定寬度的中間轉印帶31、和在該中間轉印帶31上分別形成單一顏色的調色劑像的Y、M、C、K這4個成像單元、供給記錄紙的供紙部、搬送所供給的記錄紙的搬送部、定影裝置等(在圖2中，僅記下了中間轉印帶31、感光體鼓32Y、32M、32C、32K、雷射二極體33Y、33M、33C、33K)。引擎部30是通過邊在副掃描方向上使圖像形成位置移動邊反覆主掃描方向I線量的圖像形成動作而形成二維圖像的串聯方式的圖像形成部。
[0084]各成像單元由作為在表面形成靜電潛像的圓筒狀的靜電潛像承載體的感光體鼓32Y、32M、32C、32K、和在各感光體鼓32Y、32M、32C、32K的周圍配置的帶電裝置、顯影裝置、清潔裝置、雷射二極體33Y、33M、33C、33K等構成。
[0085]各顏色的感光體鼓32Y、32M、32C、32K把其軸向設為與中間轉印帶31旋轉而移動的方向正交的方向，沿著中間轉印帶31隔開規定間隔排列。感光體鼓32Y、32M、32C、32K以與中間轉印帶31相接的方式沿一定方向旋轉。帶電裝置使感光體鼓32Y、32M、32C、32K分別一樣地帶電。用使每個像素的發光二極體根據圖像數據成為0N/0FF (導通/截止)的雷射二極體33Y、33M、33C、33K，對通過帶電裝置一樣地帶電的感光體鼓32Y、32M、32C、32K的表面進行曝光掃描，從而在感光體鼓32Y、32M、32C、32K上形成靜電潛像。
[0086]顯影裝置通過各顏色調色劑使感光體鼓32Y、32M、32C、32K上的靜電潛像顯像。在與中間轉印帶31接觸的部位，該調色劑像被轉印到中間轉印帶31。通過Y、M、C、K用的各成像單元進行上述動作，在旋轉的中間轉印帶31上重疊各顏色的調色劑像而合成全彩色的調色劑圖像。
[0087]為了使在記錄紙上的同一部位印刷的Y、M、C、K的點重疊於中間轉印帶31上的同一部位，根據中間轉印帶31的同一部位通過各感光體鼓32Y、32M、32C、32K時的時間差(圖2的延遲量TDYM、TDYC 、TDYK)，越是下遊側的感光體鼓32，越需要使將圖像數據輸出到雷射二極體33的定時延遲。為了該延遲，使用圖1的PC間延遲存儲器20。在PC間延遲存儲器20中，成為在主掃描方向以及與其正交的副掃描方向上排列像素而存儲的二維的圖像存儲區域，在該圖像存儲區域中儲存位圖形式的二維圖像。
[0088]圖3示出向PC間延遲存儲器20寫入圖像數據的寫入定時、和從PC間延遲存儲器20讀出各顏色圖像數據的讀出定時的一個例子。從時刻Tl到T2，關於Y、M、C、K的全部顏色，同時進行將一個頁面的各顏色的圖像數據寫入到PC間延遲存儲器20的處理。相對Y顏色的讀出定時ΤY，使M顏色延遲延遲時間TDYM、使C顏色延遲延遲時間TDtc、使K顏色延遲延遲時間TDyk，來進行從PC間延遲存儲器20的讀出。由此，以使一個像素的各顏色分量的調色劑重疊於中間轉印帶31上的同一位置的方式形成圖像。
[0089]在圖像形成裝置10中，如圖2所示，在中間轉印帶31上形成的全彩色的調色劑圖像在二次轉印位置G從中間轉印帶被轉印到記錄紙，記錄紙上的調色劑圖像在通過定影裝置時被定影之後，被排紙到排紙託盤。
[0090]圖4示出圖像處理電路21和與該圖像處理電路21連接的PC間延遲存儲器20。儲存Y顏色的圖像數據的PC間延遲存儲器20Y、儲存M顏色的圖像數據的PC間延遲存儲器20M、儲存C顏色的圖像數據的PC間延遲存儲器20C分別是由IG比特的容量的DDR-SDRAM構成的帶緩衝器，儲存K顏色的圖像數據的PC間延遲存儲器20K是由其2倍的容量(2G比特)的DDR-SDRAM構成的帶緩衝器。關於K顏色，延遲時間TDyk比其他顏色分量更長，所以相應地增大容量。
[0091]在圖5中，摘出圖像處理電路21中的、進行Y顏色向PC間延遲存儲器20Y的讀寫控制的部分來表示。在圖像處理電路21中，針對各顏色分量設置了與圖5同樣的電路。關於與各顏色分量對應的電路，僅讀出定時不同，其他都進行同樣的動作，所以為便於說明，此處對Y顏色的電路進行說明。其中，在符號之後表示Y顏色的「Y」的字符省略。另外，設為將向PC間延遲存儲器20寫入的一側稱為「前端側」，將從PC間延遲存儲器20讀出的一側稱為「後端側」。
[0092]圖5的摘出電路具備作為用於進行圖像處理時鐘和存儲器時鐘的頻率變換的FIFO存儲器的頻率變換FIFO (前端)41和頻率變換FIFO (後端)42。在頻率變換FIFO (前端)41中，從存儲器控制/圖像編輯電路14側與圖像處理時鐘同步地依次寫入圖像數據。
[0093]PC間延遲控制電路43與存儲器時鐘同步地從頻率變換FIFO (前端)41依次讀出圖像數據，並且生成將該讀出的圖像數據寫入到PC間延遲存儲器20時的地址而輸出到存儲器控制器44。存儲器控制器44針對PC間延遲存儲器20來輸出控制用的指令、地址信號等，執行針對PC間延遲存儲器20Y的圖像數據的讀寫。
[0094]PC間延遲控制電路43還起到生成從PC間延遲存儲器20讀出圖像數據時的地址並輸出到存儲器控制器44的功能、將從PC間延遲存儲器20Y讀出的圖像數據寫入到頻率變換FIFO (後端)42的功能。
[0095]與後端側的讀出定時匹配地依次讀出寫入到頻率變換FIFO (後端)42的圖像數據並輸出到寫入控制電路22。
[0096]圖6示出PC間延遲控制電路43的詳細結構。PC間延遲控制電路43構成為具備定時調整電路51、前端側的FIFO控制電路52、後端側的FIFO控制電路53、輸出選擇器54、後端V-Valid控制電路55、後端H-Valid控制電路56、後端H-Sync控制電路57、地址控制電路58。另外，在圖6中示出PC間延遲控制電路43內置圖5所示的存儲器控制器44的結構，但也可以如圖5那樣，將存儲器控制器44設置於PC間延遲控制電路43的外部。
[0097]對PC間延遲控制電路43輸入圖像數據、Skew校正數據、前端V_valid、前端H-valid、前端H_Sync、後端V_valid觸發、後端H-Sync觸發這些各種信號。
[0098]前端V-valid是表示為了經由PC間延遲存儲器20而輸入的圖像數據的副掃描方向的有效期間的信號。前端H-valid是表示為了經由PC間延遲存儲器20而輸入的圖像數據的主掃描方向的有效期間的信號。前端H-Sync是用於識別為了經由PC間延遲存儲器20而輸入的圖像數據的主掃描方向的各線的開頭位置的同步信號。Skew校正數據是表示歪斜/弓形彎曲的校正量的數據。例如，表示在副掃描方向的偏移量。
[0099]後端V-valid觸發是用於生成後端V_valid的同步信號。後端H-Sync觸發是用於生成後端H-Sync的同步信號。
[0100]從PC間延遲控制電路43輸出圖像數據、後端ν-val id、後端H_val id、後端H-Sync各信號。後端V-valid是表示從PC間延遲控制電路43向寫入控制電路22輸出的圖像數據的副掃描方向的有效期間的信號。後端H-valid是表示從PC間延遲控制電路43向寫入控制電路22輸出的圖像數據的主掃描方向的有效期間的信號。後端H-Sync是用於識別從PC間延遲控制電路43向寫入控制電路22輸出的圖像數據的主掃描方向的各線的開頭位置的同步信號。
[0101]PC間延遲控制電路43根據上述信號，執行將從前端側輸入的圖像數據經由頻率變換FIFO (前端)41寫入到PC間延遲存儲器20的處理、以及以規定的時間差從PC間延遲存儲器20讀出圖像數據並經由頻率變換FIFO (後端)42輸出到寫入控制電路22的處理。
[0102]圖7示出地址控制電路58的內部結構及其周邊電路。前端HV計數器VV計數器62根據數據使能和前端V-Valid、前端H-Valid，生成表示輸入到前端數據控制電路61的圖像數據在頁面內的像素位置的主掃描地址以及副掃描地址。此時，依照從外部輸入的Skew校正數據(寫用)對副掃描地址進行加減運算，而輸出表示偏移後的像素位置的副掃描地址。
[0103]地址選擇器63起到對從前端HV計數器VV計數器62輸入的地址進行變換(變更各比特的排列順序)的功能。即，起到進行後述的地址映射的功能。
[0104]後端HV計數器VV計數器65根據數據使能和後端V-ValicU後端H_Valid，生成表示從後端數據控制電路64輸出的圖像數據在頁面內的像素位置的主掃描地址以及副掃描地址。此時，依照從外部輸入的Skew校正數據(讀用)對副掃描地址進行加減運算，輸出表示偏移後的像素位置的副掃描地址。另外，關於在後端側的歪斜/弓形彎曲校正，僅在後述第3方式的情況下進行即可。地址選擇器66起到對從後端HV計數器VV計數器65輸入的地址進行變換(變更各比特的排列順序)的功能、即起到進行後述地址映射的功能。
[0105]另外，預先製作Skew校正數據並保存到存儲部13中，CPUll將其讀出而向圖像處理電路21設定或者通知。另外，地址控制電路58對存儲器控制器44指示是否進行後述多塊操作而連續地進行突發傳送。地址控制電路58和存儲器控制器44承擔作為存取執行部的功能，該存取執行部通過利用多塊操作連續地執行多次突發傳送而執行主掃描方向I線量的讀出或者寫入。
[0106]圖8是PC間延遲控制電路43的各信號的時序圖。在向頻率變換FIFO (前端)41進行的寫入動作中，在前端V-valid有效的期間中的前端Hvalid有效的期間，圖像數據被寫入到頻率變換FIFO (前端)41中。在從頻率變換FIFO (前端)41的讀出動作中，避開PC間延遲存儲器20的更新期間(圖中的REF)，從頻率變換FIFO (前端)41讀出數據，該讀出的數據被寫入到PC間延遲存儲器20。
[0107]後端V-Valid從前端V-Valid被延遲應進行鼓間延遲的時間。在與後端V_Valid、後端H-Valid對應的定時，從PC間延遲存儲器20避開更新期間而讀出圖像數據，並寫入到頻率變換FIFO (後端)42中。從頻率變換FIFO (後端)42，在後端V-Valid、後端H-Valid有效的期間與圖像處理時鐘匹配地連續讀出圖像數據。
[0108]在圖像形成裝置10中，例如如果感光體鼓32Y、32M、32C、32K的旋轉軸的方向、和與其對應的雷射二極體33Y、33M、33C、33K的主掃描方向(發光二極體的排列方向)並非平行，則產生圖像斜向地傾斜的歪斜。換言之，如果在感光體鼓32Y、32M、32C、32K上形成的圖像的副掃描方向、和雷射二極體33Y、33M、33C、33K的主掃描方向的排列從正交的位置關係發生偏離，則該偏離表現為歪斜。
[0109]PC間延遲控制電路43為了吸收鼓間延遲而進行將圖像數據寫入到PC間延遲存儲器20的處理和讀出的處理，但此時同時，還進行歪斜/弓形彎曲校正。例如，在寫入處理中，將源圖像的各像素的圖像數據寫入到如下位置，該位置是相對該像素的源圖像上的副掃描方向的位置在副掃描方向上偏移了與該像素的源圖像上的主掃描方向的位置對應的歪斜校正量而得到的位置。即，作為存儲器控制裝置的PC間延遲控制電路43具備在副掃描方向上使像素偏移來校正二維圖像的歪斜或者弓形彎曲或者歪斜和弓形彎曲這雙方的功能。在讀出處理中，固定副掃描方向的位置來進行主掃描方向I線量的圖像數據的讀出。由此，如果從PC間延遲存儲器20讀出在副掃描方向上變形了的圖像，並用圖像形成部印刷該圖像，則歪斜/弓形彎曲被抵消。即，將輸出對象的圖像數據經由作為DDR-SDRAM的PC間延遲存儲器20輸出到引擎部30，並且以使在從引擎部30輸出的圖像中表現的歪斜/弓形彎曲抵消的方式，針對圖像數據在經由PC間延遲存儲器20的期間，通過PC間延遲控制電路43在副掃描方向上使像素位置偏移來進行校正。
[0110]接下來，說明通過圖像形成裝置10的PC間延遲控制電路43的地址選擇器63、66進行的地址映射。
[0111]此處，以能夠利用多塊操作來變更副掃描地址的方式進行地址映射。
[0112]在SDRAM中，多個塊能夠獨立地動作。因此，如果進行在塊I的突發傳送(讀或者寫)執行中，使用激活指令使塊2激活來開始塊2的突發傳送(讀或者寫)那樣的多塊操作，則塊的切換所致的開銷被抑制。特別是，如果在塊I的突發傳送完成之後接著塊2的突發傳送開始那樣的定時發行指令，則塊的切換所致的開銷成為最小。
[0113]另外，如上所述，在針對一個塊的突發傳送中使其他塊激活來切換塊的情況下，能夠在向切換前的塊的讀寫動作和向切換後的塊的讀寫動作中變更行地址。換言之，如果在上述那樣的多塊操作時變更行地址，則不會發生預充電等待的開銷而能夠變更行地址。
[0114]因此，在本實施方式的圖像形成裝置10中，以在為了校正歪斜/弓形彎曲而需要變更副掃描地址的定時一定產生塊切換的方式，進行地址映射。在地址映射中，有第I方式至第3方式，以下分別說明。
[0115]〈第I方式〉
[0116]圖9示出第I方式的地址映射。上段表示圖7的前端HV計數器VV計數器62或者後端HV計數器VV計數器65發生的副掃描地址以及主掃描地址，下段表示對向存儲器提供的信號的哪個比特分配上段的地址。在圖9中，對塊地址分配了副掃描地址的低位3比特。
[0117]詳細而言，對存儲器側的列地址的比特[O?9]分配了主掃描地址的低位側的比特[O?9]，對存儲器側的行地址的比特[O?2]分配了主掃描地址的高位側的比特[10?12]。另外，對塊地址的比特[O?2]分配副掃描地址的低位3比特[O?2]。S卩，地址選擇器63以及地址選擇器66起到作為地址映射部的功能，該地址映射部對PC間延遲存儲器20的列地址、行地址、以及塊地址分配指示在主掃描方向和副掃描方向上矩陣狀地排列了像素而得的二維圖像的主掃描方向的像素位置的主掃描地址和指示副掃描方向的像素位置的副掃描地址。另外，在第I方式中，地址選擇器63以及地址選擇器66對列地址的低位比特[O?9]分配主掃描地址中的與突發傳送大小量的地址對應的低位的N比特(N是正整數，在該例子中為10)，對塊地址[O?2]分配副掃描地址的低位比特。進而，對行地址的比特[3?12]分配了副掃描地址的比特[3?12]，對晶片選擇分配了副掃描地址的比特
[13]。另外，關於副掃描地址的比特[14]，由於超過I頁面的副掃描線數，所以實質上不需要而不使用。
[0118]如果進行這樣的地址分配(映射)，則當副掃描方向的線位置從基準的位置向正方向在7線的範圍內變化了的情況下，存儲器側的塊地址被變更。於是，如上所述，即使在多塊操作中切換了塊，即作為存取執行部的地址控制電路58和存儲器控制器44邊在突發傳送的分隔處變更副掃描地址的低位比特的值，邊通過多塊操作連續地執行多次突發傳送，從而進行主掃描方向I線量的讀出或者寫入，所以開銷少。因此，即使為了歪斜/弓形彎曲校正使副掃描方向的線位置稍微偏移，也能夠通過進行多塊操作，抑制開銷的增加來進行歪斜/弓形彎曲校正。
[0119]圖10示出通過圖9的地址映射為了歪斜/弓形彎曲校正而邊使副掃描方向的線位置移動邊在主掃描方向上將I線量的圖像數據寫入到存儲器的情況下的、存儲器上的圖像數據的位置和向存儲器側的突發傳送的內容。圖中的各矩形(單元)是副掃描方向為I像素且主掃描方向為最小突髮長度(此處為16像素)的區域，為突發傳送的最小單位。
[0120]在該例子中，從單元I到單元5，副掃描地址逐個增加，從單元5到單元7副掃描地址逐個減少，在單元7以後，副掃描地址不發生變化。在單元I?單元7的各突發傳送中，塊地址發生變化，所以即使副掃描地址發生變化，通過多塊操作，開銷也被抑制得較少。
[0121]在第I方式中，在副掃描地址中無變更的情況下，能夠增大突髮長度來實現突發傳送。在圖10的例子中，單元7以後全部是相同的副掃描地址，所以能夠將連續的多個單元量設定為突髮長度而起動突發傳送。即，根據在歪斜/弓形彎曲校正時在相同的偏移量下在主掃描方向上連續的最小像素數，設定突發傳送大小。
[0122]另一方面，在第I方式中，需要在寫入主掃描方向的接下來的單元時判定在副掃描地址中有無變更的電路、處理。即，在副掃描地址被變更的情況下，需要在當前的單元的突發傳送中將成為接下來的單元的寫入目的地的其他塊激活，所以需要判斷是否需要該激活，根據是否需要激活來切換處理。地址控制電路58進行該處理，對存儲器控制器44指示動作。
[0123]另外，主掃描地址的高位的3比特被分配給存儲器的行地址，所以產生在主掃描方向上寫入I線量的圖像數據的期間將行地址切換8次(如果除了最初的設定則為7次)的必要。在行地址被變更的定時恰好副掃描地址變化而塊發生切換的情況下，幾乎不產生開銷。但是，在該定時塊不被變更的可能性高，所以雖然是7次以內，但有在相同的塊內產生行地址的切換而發生開銷的情形。
[0124]另外，圖10的上部所示那樣的歪斜校正的內容被設定為Skew校正數據。例如，作為Skew校正數據，使用針對從主掃描方向的開頭向末尾排列的各單元登記了副掃描方向的偏移量的Skew校正數據。依照該Skew校正數據，前端HV計數器VV計數器62使副掃描地址偏移。另外，如果在相同的副掃描位置登記連續的單元數，則能夠參照其來設定突髮長度、或者判斷是否需要在當前的單元的突發傳送中將成為接下來的單元的寫入目的地的其他塊激活。
[0125]圖11例示了在多塊操作中對存儲器存取的情況下的存儲器的驅動定時。在一個塊的突發傳送中發行針對其他塊的ACT指令來進行激活。在為了歪斜校正而向副掃描線上的接下來的線寫入時，將接下來的線不是儲存到不同的行地址而是儲存到其他塊地址中，從而吸收多餘的開銷時間。
[0126]另外，在第I方式中，向存儲器進行讀出時的突發傳送大小和寫入時的突發傳送大小相同。
[0127]〈第2方式〉
[0128]圖12示出第2方式的地址映射。上段表示圖7的前端HV計數器VV計數器62或者後端HV計數器VV計數器65發生的副掃描地址以及主掃描地址，下段表示對向存儲器提供的信號的哪個比特分配上段的地址。在圖12中，對列地址的低位比特分配了主掃描地址中的與突發傳送大小量的地址對應的低位的N (N是正整數，在該例子中為2)比特，對塊地址分配了主掃描地址中的接著上述低位N比特的高位側的規定數量的比特(此處為3比特)。對行地址分配了副掃描地址。
[0129]詳細而言，對存儲器側的列地址的比特[O?I]分配了主掃描地址的比特[O?I]，對塊地址的比特[O?2]分配了主掃描地址的比特[2?4]，對存儲器側的列地址的比特[2?9]分配了主掃描地址的比特[5?12]。另外，對行地址的比特[O?12]分配副掃描地址的比特[O?12]。S卩，地址選擇器63以及地址選擇器66起到作為地址映射部的功能，該地址映射部對PC間延遲存儲器20的列地址、行地址以及塊地址分配指示在主掃描方向和副掃描方向上矩陣狀地排列了像素而得的二維圖像的主掃描方向的像素位置的主掃描地址和指示副掃描方向的像素位置的副掃描地址。另外，在第2方式中，地址選擇器63以及地址選擇器66將主掃描地址中的與突發傳送大小量的地址對應的低位的N比特(在該例子中為2)分配給列地址的低位比特[O?I]，將主掃描地址中的接著所述低位的N比特的高位側的規定數量(在該例子中為3)的比特分配給塊地址[O?2]。進而，對晶片選擇分配了副掃描地址的比特[13]。副掃描地址的比特[14]不使用。
[0130]如果進行這樣的地址分配(映射)，則每當主掃描地址增加「4」時，塊地址被變更。如上所述，即使在多塊操作中切換塊，也幾乎不會產生開銷，並且此時同時能夠變更行地址。因此，即使為了歪斜/弓形彎曲校正而針對每個突發傳送變更了副掃描方向的線位置(行地址)，即作為存取執行部的地址控制電路58和存儲器控制器44邊在突發傳送的分隔處變更副掃描地址，邊通過多操作連續地執行多次突發傳送，從而進行主掃描方向I線量的讀出或者寫入，所以能夠將開銷抑制得較少來進行歪斜/弓形彎曲校正。
[0131]與第I方式同樣地，根據在歪斜/弓形彎曲校正時保持向副掃描方向的偏移量相同的狀態下在主掃描方向上連續的最小像素數(將其設為對齊量)，設定突發傳送大小。在本例子中，具有針對I個地址儲存4個像素量(2X2像素填充)的數據的數據寬度，所以對齊量是16個像素，能夠按照在主掃描方向上連續的16個像素為單位變更副掃描方向的位置來進行歪斜/弓形彎曲校正。
[0132]另外，圖12的上部所示那樣的歪斜校正的內容被設定為Skew校正數據。例如，作為Skew校正數據，針對從主掃描方向的開頭向末尾排列的各單元登記副掃描方向的偏移量。依此，前端HV計數器VV計數器62使副掃描地址偏移。
[0133]圖13示出通過圖12的地址映射為了歪斜/弓形彎曲校正邊使副掃描方向的線位置移動邊在主掃描方向上將I線量的圖像數據寫入到存儲器的情況下的、存儲器上的圖像數據的位置和向存儲器側的突發傳送的內容。圖中的各矩形(單元)是副掃描方向為I像素且主掃描方向為突髮長度(此處為16像素)的區域，為突發傳送的最小單位。
[0134]向副掃描方向的偏移的狀態與圖10相同。塊地址在所有單元中每次都被變更。在該例子中，從單元I到單元7副掃描地址發生變化，所以行地址被變更。但是，針對每個突發傳送，通過多塊操作變更塊地址，所以即使副掃描地址發生變化，也幾乎不會產生開銷。
[0135]在第2方式中，針對與對齊量相當的突髮長度的每個突發傳送一定發生塊切換，所以與第I方式不同，不需要在寫入主掃描方向的接下來的塊時判定在副掃描地址中有無變更的電路、處理。另一方面，無法實現在主掃描方向上連續的突發傳送，所以在性能的提高中有限度。
[0136]另外，在第2方式中，向存儲器進行的讀出時的突發傳送大小和寫入時的突發傳送大小相同。
[0137]〈第3方式〉
[0138]圖14示出第3方式的地址映射。上段表示圖7的前端HV計數器VV計數器62或者後端HV計數器VV計數器65發生的副掃描地址以及主掃描地址，下段表示對向存儲器提供的信號的哪個比特分配上段的地址。在圖14中，與第2方式同樣地，對塊地址分配主掃描地址，但將塊地址分割為2個部位而分配。第3方式對應於在寫入側和讀出側突髮長度不同的情況、即讀出時的突發傳送大小和寫入時的突發傳送大小不同的情況。
[0139]S卩，地址選擇器63以及地址選擇器66對塊地址的一部分的比特分配主掃描地址中的接著與寫入時的突發傳送大小量的地址對應的低位的η (η是正整數)比特的高位側的規定數量的比特(例如為2比特)，對塊地址的另一部分的比特分配接著與讀出時的突發傳送大小量的地址對應的低位的m (與η不同的正整數)比特的高位側的規定數量的比特(例如I比特)。
[0140]在該例子中，設為n=4、m=10，將3比特的塊地址分成2比特和I比特而使用。詳細而言，對存儲器側的列地址的比特[O?3]分配了主掃描地址的比特[O?3]，對塊地址的比特[O?I]分配了主掃描地址的比特[4?5]，對存儲器側的列地址的比特[4?7]分配了主掃描地址的比特[6?9]，對塊地址的比特[2]分配了主掃描地址的比特[10]，對存儲器側的列地址的比特[8?9]分配了主掃描地址的比特[11?12]。另外，對行地址的比特[O?12]分配了副掃描地址的比特[O?12]，對晶片選擇分配了副掃描地址的比特[13]。不使用副掃描地址的比特[14]。
[0141]如果進行這樣的地址分配(映射)，則每當主掃描地址增加「16」時，塊地址就被變更。另外，每當主掃描地址的第10比特發生變化時，塊地址就被變更。例如，能夠實現使前者成為寫入側的突發傳送大小、使後者成為讀出側的突發傳送大小這樣的利用。
[0142]如上所述，即使在多塊操作中切換塊，開銷也少，並且此時同時能夠變更行地址。因此，即使為了歪斜/弓形彎曲校正而針對每個突發傳送變更了副掃描方向的線位置(行地址)，也能夠將開銷抑制得較少來進行歪斜/弓形彎曲校正。
[0143]第3方式具備與第2方式同樣的特性，並且具有能夠在寫入側和讀出側設定單獨的突髮長度這樣的優點。
[0144]如以上那樣，在本實施方式的圖像形成裝置10中，關於在向PC間延遲存儲器20讀寫圖像數據時的地址映射，在設定為在歪斜/弓形彎曲校正時需要變更副掃描地址的定時一定發生塊切換之後，通過多塊操作進行塊切換，所以不會發生預充電等待的開銷，而能夠變更副掃描地址，來進行歪斜/弓形彎曲校正。
[0145]由此，即使在為了確保圖像形成的性能而在I線量的圖像數據的讀寫中利用有時間限制的PC間延遲存儲器20來進行歪斜/弓形彎曲校正，也能夠在遵守該時間限制的同時減小對齊量，能夠進行高精細的歪斜/弓形彎曲校正。
[0146]另外，能夠通過向地址選擇器63、66的設定，適宜地變更設為什麼樣的地址映射。另外，對列地址的低位比特分配主掃描地址中的與突發傳送大小量的地址對應的低位的N比特時的、N的大小被構成為能夠任意地設定變更。根據所設定的N的值，實際的突發傳送大小也被變更。通過由CPUll對包括PC間延遲控制電路43的圖像處理電路21設置參數來進行這些設定。
[0147]以上，根據【專利附圖】

【附圖說明】了本發明的實施方式，但具體的結構不限於實施方式所示的內容，即使有不脫離本發明的要旨的範圍內的變更、追加也包含在本發明中。
[0148]在實施方式中示出的地址映射是例示，不限於此。例如，在第2方式中，根據必要的對齊量決定突髮長度，並與其匹配地設定分配塊地址的比特位置即可。例如，如果突髮長度是「8」，則從主掃描地址的低位第4比特起，對塊地址分配一個或者幾個比特即可。
[0149]在本申請中可利用的SDRAM不限於DDR-SDRAM，只要是能夠在針對一個塊的突發傳送中將其他塊激活的存儲器即可。
[0150]只要能夠實施實施方式所示的第I方式至第3方式中的至少一個方式，則無需以可切換方式具備它們。
[0151]在實施方式中，例示了作為曝光裝置使用LD (雷射二極體33Y、33M、33C、33K)的情況，但也可以是通過LED陣列掃描的方式。另外，不限於電子照相方式的圖像形成裝置，在噴墨等其他方式的圖像形成裝置中也能夠應用本發明。
[0152]另外，在實施方式中示出的電路是一個例子，只要能夠實現本發明所需的功能，則也可以是其他電路結構。
[0153]在實施方式中，示出了將PC間延遲存儲器20用於歪斜/弓形彎曲校正的例子，但也可以通過向另外準備的圖像存儲器的寫入以及讀出來進行歪斜/弓形彎曲校正。例如，也可以在頁面存儲器上進行歪斜校正。
【權利要求】
1.一種存儲器控制裝置，其特徵在於，具有: 地址映射部，對同步動態隨機存取存儲器即SDRAM的列地址、行地址以及塊地址分配指示在主掃描方向和與該主掃描方向正交的副掃描方向上矩陣狀地排列像素而成的二維圖像的主掃描方向的像素位置的主掃描地址和指示副掃描方向的像素位置的副掃描地址，並且至少主掃描地址中的與突發傳送大小量的地址對應的低位的N比特分配給列地址的低位比特,主掃描地址中的接著所述低位的N比特的高位側的規定數量的比特分配給塊地址，其中，N是正整數；以及 存取執行部，通過邊在所述突發傳送的分隔處變更副掃描地址邊通過多塊操作連續地執行多次所述突發傳送，從而進行主掃描方向I線量的讀出或者寫入。
2.根據權利要求1所述的存儲器控制裝置，其特徵在於，具備在副掃描方向上使像素偏移來對圖像的歪斜、或者弓形彎曲、或者歪斜和弓形彎曲這雙方進行校正的功能， 所述突發傳送大小是根據在所述校正時在相同的偏移量下在主掃描方向上連續的最小像素數來設定的。
3.根據權利要求1所述的存儲器控制裝置，其特徵在於， 能夠設定變更所述N的值。
4.根據權利要求1所述的存儲器控制裝置，其特徵在於， 讀出時的突發傳送大小和 寫入時的突發傳送大小相同。
5.根據權利要求1所述的存儲器控制裝置，其特徵在於， 讀出時的突發傳送大小和寫入時的突發傳送大小不同。
6.根據權利要求5所述的存儲器控制裝置，其特徵在於， 地址映射部對塊地址的一部分的比特分配主掃描地址中的接著與寫入時的突發傳送大小量的地址對應的低位的η比特的高位側的比特，其中，η是正整數， 地址映射部對塊地址的另一部分的比特分配接著與讀出時的突發傳送大小量的地址對應的低位的m比特的高位側的比特,其中，m是與η不同的正整數。
7.一種存儲器控制裝置，其特徵在於，具有: 地址映射部，對同步動態隨機存取存儲器即SDRAM的列地址、行地址以及塊地址分配指示在主掃描方向和與該主掃描方向正交的副掃描方向上矩陣狀地排列像素而成的二維圖像的主掃描方向的像素位置的主掃描地址和指示副掃描方向的像素位置的副掃描地址，並且至少主掃描地址中的與突發傳送大小量的地址對應的低位的N比特分配給列地址的低位比特，副掃描地址的低位比特分配給塊地址，其中，N是正整數；以及 存取執行部，通過邊在所述突發傳送的分隔處變更所述副掃描地址的低位比特的值邊通過多塊操作連續地執行多次所述突發傳送，從而進行主掃描方向I線量的讀出或者寫入。
8.根據權利要求7所述的存儲器控制裝置，其特徵在於，具備在副掃描方向上使像素偏移來對二維圖像的歪斜、或者弓形彎曲、或者歪斜和弓形彎曲這雙方進行校正的功能， 所述突發傳送大小是根據在所述校正時在相同的偏移量下在主掃描方向上連續的最小像素數來設定的。
9.根據權利要求1至8中的任意一項所述的存儲器控制裝置，其特徵在於， 所述SDRAM是串聯方式的圖像輸出裝置具有的鼓間延遲存儲器。
10.一種圖像形成裝置，其特徵在於，具備: 串聯方式的圖像形成部，通過邊在副掃描方向上使圖像形成位置移動邊反覆進行主掃描方向I線量的圖像形成動作，從而形成二維圖像；同步動態隨機存取存儲器即SDRAM，被用作所述圖像形成部的鼓間延遲存儲器；以及權利要求2或者8所述的存儲器控制裝置，控制針對所述SDRAM的圖像數據的讀寫，使輸出對象的圖像數據經由所述SDRAM而輸出到所述圖像形成部，並且為了在從所述圖像形成部輸出的圖像中表現的歪斜、或者弓形彎曲、或者歪斜和弓形彎曲這雙方被抵消，在經由所述SDRAM的期間，通過所述存儲器控制裝置使像素位置在副掃描方向上偏移來校正所述圖 像數據。
【文檔編號】H04N1/387GK104052902SQ201410087596
【公開日】2014年9月17日 申請日期:2014年3月11日 優先權日:2013年3月13日
【發明者】伊藤淳 申請人:柯尼卡美能達株式會社