複合掩模及其製作方法
2023-10-04 22:52:24
專利名稱：複合掩模及其製作方法
技術領域：
本發明涉及半導體製造工藝，尤其涉及一種複合掩模及其製作方法。
背景技術：
在半導體的互連結構中，隨著工藝尺寸的日益降低，線寬也逐步減小，在有源區中製作接觸孔時，對準也顯得越發困難。因此現有一種互連結構，稱之為狗骨狀互連(dog bone)ο圖1為狗骨狀互連結構的俯視示意圖，如圖1所示，所述狗骨狀互連具體指在較細的有源連線10 (例如金屬互連線、柵線等)上設置方塊狀的接觸區20用於製作接觸孔。 所述方塊狀接觸區20的寬度大於有源連線10的寬度，面積較大，因此更易於製作接觸孔時進行對準。為製作上述狗骨狀互連結構，需要先形成相應的掩模，所述掩模的圖形與所述狗骨形狀相同。常規的半導體工藝中，掩模的製作步驟包括在半導體襯底表面形成掩模層以及光刻膠，將光刻膠曝光圖形化，以光刻膠為掩模刻蝕掩模層，將所述圖形轉移至掩模層上。現有的掩模製作工藝存在如下問題隨著半導體工藝特徵尺寸的微縮，在進入 45nm工藝後，光刻中存在的光學鄰近效應也越來越嚴重。再如圖1所示，有源連線10之間的間距縮小，會導致位於不同有源連線10上的相鄰接觸區20距離過近。按照上述狗骨狀圖形所曝光形成的光刻膠圖形將如圖2所示。在圖2中，相鄰的接觸區20圖形由於距離過近，產生嚴重的光學鄰近效應，而發生圖形的畸變。接觸區20圖形的形狀不再是嚴格的方塊狀而呈橢圓狀，其寬度與有源線10圖形的寬度基本一致。按照上述光刻膠圖形製作的掩模將無法形成所需的狗骨狀互連結構。因此，對於較小特徵尺寸的半導體工藝，需要開發一種工藝流程簡單，成本低廉的掩模製造方法，解決光學鄰近效應所產生的圖形畸變問題。
發明內容
本發明解決的問題是提供一種複合掩模及其製作方法，用於作為刻蝕形成狗骨狀互連結構的掩模，能夠避免光學鄰近效應所產生的圖形畸變問題。本發明提供的複合掩模製作方法，包括提供半導體襯底，在所述半導體襯底表面形成具有第一條形圖案的第一掩模層；在所述第一掩模層以及半導體襯底的表面形成第二掩模層，所述第二掩模層具有第二條形圖案，所述第二條形圖案垂直於所述第一條形圖案，所述第二掩模層與第一掩模層的材質不相同；以第二掩模層為掩模刻蝕所述第一掩模層直至露出半導體襯底；採用等離子刻蝕工藝對第二掩模層進行外形修正，減小所述第二掩模層的寬度， 露出底部的第一掩模層。
可選的，所述第一條形圖案至少包括兩條相互平行的線條圖形。所述第一掩模層為硬掩模。所述形成第一掩模層的方法包括在半導體襯底形成第一掩模層；在第一掩模層的表面形成圖形化的光刻膠，所述光刻膠圖形為線條圖形；以所述光刻膠為掩模，採用等離子刻蝕工藝形成第一掩模層，並去除所述光刻膠。可選的，所述第二條形圖案至少包括兩條相互平行的線條圖形。所述第二掩模層為光刻膠。所述形成條形的第二掩模層的方法包括在第一掩模層以及半導體襯底的表面旋塗光刻膠，對所述光刻膠曝光圖形化，形成垂直於第一條形圖案的第二條形圖案。所述複合掩模用於刻蝕形成互連結構，所述外形修正將第二掩模層的線條圖形寬度減小至互連結構中有源連線的寬度。基於上述製作方法，本發明所提供的複合掩模，形成於半導體襯底表面，包括位於半導體襯底表面的具有方塊狀圖案的第一掩模層；位於第一掩模層部分表面且延伸至半導體襯底表面的具有條形圖案的第二掩模層；所述第一掩模層中方塊狀圖案關於第二掩模層的條形圖案中心線對稱。可選的，所述第二掩模層的條形圖案至少包括兩條相互平行的線條圖形，而位於所述各線條圖形的第二掩模層底部，至少包括兩個方塊狀圖案的第一掩模層。所述第一掩模層為硬掩模。所述第二掩模層為光刻膠。所述複合掩模用於刻蝕形成互連結構，所述線條圖形寬度等於互連結構中有源連線的寬度。本發明在半導體襯底表面分別製作兩種相互垂直並且疊加的條形掩模，並去除位於底部的第一掩模層暴露在外的部分，進而採用等離子刻蝕對位於頂部的第二掩模層進行外形修正，最終形成狗骨狀的複合掩模結構。上述方法避免了傳統掩模製作工藝中，在對光刻膠曝光進行圖形轉移時，因光學鄰近效應而產生的圖形畸變問題。因此本發明所述複合掩模更適合用於製作小特徵尺寸的狗骨狀互連結構。
通過附圖中所示的本發明的優選實施例的更具體說明，本發明的上述及其他目的、特徵和優勢將更加清晰。附圖中與現有技術相同的部件使用了相同的附圖標記。附圖並未按比例繪製，重點在於示出本發明的主旨。在附圖中為清楚起見，放大了層和區域的尺寸。圖1是狗骨狀互連結構的示意圖；圖2是現有掩模製作工藝發生光學鄰近效應時的圖形畸變示意圖；圖3是本發明所述複合掩模的製作方法流程示意圖；圖4至圖8是本發明實施例的複合掩模製作方法的俯視結構示意圖；圖如至圖是本發明實施例的複合掩模製作方法的剖面結構示意圖；圖9是應用本發明所述複合掩模刻蝕形成狗骨狀柵線的示意圖；圖9a是圖9中沿B-B，線的剖面示意圖。
具體實施例方式在現有的掩模製作工藝中，光刻膠曝光進行圖形轉移時，狗骨狀圖形中鄰近區域間受到光學鄰近效應的影響，容易產生圖形畸變，使得形成狗骨狀圖形趨於條形，難以實現所需效果。為避免上述鄰近區域間的光學鄰近效應，本發明採用分次掩模製作，在半導體襯底上形成兩種相互垂直並且疊加的條形掩模，並去除位於底部的條形掩模暴露在外的部分，進而採用等離子刻蝕對位於頂部的條形掩模進行外形修正，最終形成狗骨狀的複合掩模結構。如圖3所示，本發明所述複合掩模的製作方法基本步驟包括S101、提供半導體襯底，在所述半導體襯底表面形成具有第一條形圖案的第一掩模層；其中，所述半導體襯底並不局限於矽襯底，還包括已經形成的半導體器件或半導體結構；例如在製作多晶矽柵線時，掩模的底部半導體襯底便包括待刻蝕的多晶矽層以及起刻蝕停止作用的墊氧化層。所述第一條形圖案可以為多條相互平行的線條圖案，且各線條圖形之間可以為等間距的。上述第一掩模層可以為硬掩模，可以採用常規的硬掩模圖案化工藝。例如在硬掩模層上形成曝光圖形化的光刻膠，以光刻膠為掩模對硬掩模層進行刻蝕，完成圖形的轉移，然後去除該光刻膠，形成上述條形圖案的第一掩模層。此外在本步驟中，由於僅需形成線條圖形，因此所採用的光刻膠圖形即使存在光學鄰近效應，也並不會影響圖形的效果。第一掩模層的各線條圖形邊緣是平整的。S102、在所述第一掩模層以及半導體襯底的表面形成第二掩模層，所述第二掩模層具有垂直於第一條形圖案的第二條形圖案；其中，所述第二條形圖案也可以包括多條相互平行的線條圖形，且各線條圖形之間可以為等間距的，這樣第二掩模層與第一掩模層便交叉形成了井字形結構。所述第二掩模層與第一掩模層應當存在材質差異，以便後續採用不同選擇刻蝕比的等離子刻蝕工藝進行分別的刻蝕。第二掩模層可以採用光刻膠，可以採用常規的曝光圖形化工藝，與前述理由相同，本步驟中僅需形成線條圖形，因此所述曝光圖形化過程中即使存在光學鄰近效應，也不會影響圖形的效果。第二掩模的各線條圖形邊緣也應當是平整的。S103、以第二掩模層為掩模刻蝕所述第一掩模層直至露出半導體襯底；其中經過該步驟的刻蝕後，原先具有第一條形圖案的第一掩模層僅保留了位於第二掩模層底部的部分，且該部分的投影為方形，因此所述第一掩模層將被分割成方塊狀圖案。S104、採用等離子刻蝕工藝對第二掩模層進行外形修正，減小所述第二掩模層的寬度，露出底部的第一掩模層。其中所述等離子刻蝕工藝所採用的刻蝕氣體，應當對第二掩模層具有更大的選擇刻蝕比，使得所述等離子刻蝕工藝在對第二掩模層進行外形修正時，僅僅會減薄第二掩模層的寬度以及厚度，而對第一掩模層不產生影響。經過外形修正後，位於第二掩模層底部的方塊狀圖案的第一掩模層將被曝露出。俯視半導體襯底的頂部，第一掩模層以及第二掩模層將構成狗骨狀的掩模圖形。以第一掩模層以及第二掩模層所組成的複合掩模為掩模，刻蝕底部的半導體襯底，便能夠得到所需的小特徵尺寸狗骨狀互連圖形。經過上述對本發明複合掩模的製作方法的描述可知，本發明所述複合掩模並不會受到光學鄰近效應的影響，能夠形成小尺寸的狗骨狀的掩模圖形。下面結合具體的實施例，對本發明所述複合掩模的製作方法以及優點，進行詳細的介紹。圖4至圖8是本發明實施例的複合掩模製作方法的俯視結構示意圖。首先如圖4以及圖如所示，其中圖如為圖4中沿A-A』線的剖面示意圖，在半導體襯底100的表面依次形成第一掩模層101、底部抗反射層102、圖形化的第一光刻膠層103。具體的，所述第一掩模層101可以為硬掩模，本實施例中，所述第一掩模層101採用二氧化矽，通過化學氣相沉積工藝沉積，厚度為200 400入。然後採用旋塗形成所述底部抗反射層102以及第一光刻膠層103，所述底部抗反射層102的厚度為450 800 A,所述第一光刻膠層103的厚度為1100 2000 A。再對第一光刻膠層103曝光圖形化，形成相互平行的線條狀光刻膠圖形。如圖5以及圖fe所示，其中圖fe為圖5中沿A-A』線的剖面示意圖，以圖形化的第一光刻膠層103為掩模，依次刻蝕底部抗反射層102、第一掩模層101，直至露出半導體襯底 100。具體的，上述刻蝕工藝可以採用常規的硬掩模等離子刻蝕工藝，本實施例中，所述刻蝕第一掩模層101採用的刻蝕氣體為CF4以及He。在上述刻蝕完成後，還應當包括灰化第一光刻膠層103，並清洗去除第一光刻膠層 103以及底部抗反射層102的步驟。如圖6以及圖6a所示，其中圖6a為圖6中沿B-B』線的剖面示意圖，在條形的第一掩模層101以及半導體襯底100表面形成圖形化的第二掩模層104。具體的，所述第二掩模層104材質可以為光刻膠，可以採用旋塗工藝形成於所述第一掩模層101以及半導體襯底100的表面，然後通過曝光圖形化形成具有相互平行的線條圖形的第二掩模層104。本實施例中，所述第二掩模層102的厚度為1100 2000人,且在第二掩模層104的表面還旋塗有厚度為450 800 A的頂部抗反射層(圖中未示出)，所述頂部抗反射層可以一直保留，並用於以後續形成的複合掩模為掩模刻蝕半導體襯底。所述第二掩模層104與第一掩模層101相垂直。在圖形化後，從半導體襯底頂部視角，所述第二掩模層104與第一掩模層101構成井字形狀。如圖7以及圖7a所示，其中圖7a為圖7中沿B-B』線的剖面示意圖，以所述第二掩模層104為掩模，刻蝕第一掩模層101，直至露出半導體襯底100。具體的，所述刻蝕工藝可以採用與前述圖形化第一掩模層101相同的等離子刻蝕工藝。經過上述刻蝕後，第一掩模層101僅保留位於第二掩模層104底部的重疊部分，由於第一掩模層101與第二掩模層104均為線條圖形且相互垂直，因此上述重疊部分的投影為方形。最終形成第一掩模層101被分割成方塊狀圖案。如圖8以及圖8a所示，其中圖8a為圖8中沿B-B』線的剖面示意圖，採用等離子刻蝕工藝對第二掩模層104進行外形修正，減小第二掩模層104的寬度，露出底部第一掩模層 101。具體的，所述等離子刻蝕工藝僅對第二掩模層104進行外形修正，而對第一掩模層101並無影響，即所使用的刻蝕氣體對第二掩模層104應當具有更大的選擇刻蝕比，而對第一掩模層101不具備蝕刻性(蝕刻能力過小而可忽略)。本實施例中，第一掩模層101的材質為二氧化矽，而第二掩模層104為光刻膠，對光刻膠外形修正(PR Triming)所採用的等離子刻蝕工藝中，刻蝕氣體可以為HBinCH2F2以及02。經過上述外形修正後，第二掩模層 104中各線條圖形的兩個相對側邊均被減薄，且減薄的尺寸相同，即第二掩模層104的寬度減小，而露出底部的第一掩模層101。此外經過外形修正後，所述第二掩模層104各線條圖形的寬度尺寸取決於所需刻蝕圖形的寬度，例如本發明所述複合掩模用於刻蝕形成互連結構時，上述第二掩模層104中各線條圖形的寬度應當等於互連結構中有源連線的寬度。從半導體襯底頂部視角，第一掩模層101與第二掩模層104將構成狗骨狀圖形，且第一掩模層 101中方塊狀圖案關於第二掩模層104的條形圖案中心線對稱。經過上述工藝後，所述第一掩模層101與第二掩模層104便構成了複合掩模結構。 以下以刻蝕多晶矽柵線為例，介紹本發明所述複合掩模的使用。進一步如圖9以及圖9a所示，其中圖9a為圖9中沿B-B』線的剖面示意圖，所述半導體襯底100包括矽襯底110，矽襯底110表面的墊氧層120以及多晶矽層130，以所述複合掩模為掩模，刻蝕所述多晶矽層 130，直至露出墊氧層120。，便能夠得到所需的狗骨狀的柵線圖形。具體的，上述以複合掩模為掩模刻蝕半導體襯底100時，可以採用等離子刻蝕工藝，且使用的刻蝕氣體應當對光刻膠材質的第二掩模層104以及二氧化矽材質的第一掩模層101不會產生較大影響。基於上述製作方法，本發明所提供的複合掩模包括位於半導體襯底表面的具有方塊狀圖案的第一掩模層；位於第一掩模層部分表面且延伸至半導體襯底表面的具有條形圖案的第二掩模層；所述第一掩模層中方塊狀圖案關於第二掩模層的條形圖案中心線對稱。進一步的，所述條形圖案可以至少包括兩條相互平行的線條圖形，而位於所述各線條圖形的第二掩模層底部，至少包括兩個方塊狀圖案第一掩模層。由於位於不同線條圖形的第二掩模層底部，且相鄰的方塊狀圖案的第一掩模層， 可能由同一線條圖形的第一掩模層刻蝕而成。因此本發明形成的複合掩模中，位於不同線條圖形的第二掩模層底部，方塊狀圖案的第一掩模層的分布趨勢(數量、間隔等)基本相同。所述第一掩模層與第二掩模層的材質並不同。第一掩模層由於位於第二掩模層的底部，起到一定的支撐作用，通常採用硬掩模，例如二氧化矽、氮化矽等材質，而第二掩模層可以直接使用光刻膠，以簡化製造工藝。例如在圖9以及圖9a所示實施例中，用於製作多晶矽柵線時，第一掩模層所在區域將刻蝕形成方塊狀的柵極接觸區，而其餘第二掩模層所在區域則刻蝕形成柵線。其中，由第一掩模層的圖形轉移得到的接觸區圖形，邊緣較為清晰平整，並不存在傳統光刻膠掩模所存在的圖形畸變問題。本發明雖然已以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案的保護範圍。
權利要求
1.一種複合掩模的製作方法，其特徵在於，包括提供半導體襯底，在所述半導體襯底表面形成具有第一條形圖案的第一掩模層； 在所述第一掩模層以及半導體襯底的表面形成第二掩模層，所述第二掩模層具有垂直於第一條形圖案的第二條形圖案，所述第二掩模層與第一掩模層的材質不相同； 以第二掩模層為掩模刻蝕所述第一掩模層直至露出半導體襯底； 採用等離子刻蝕工藝對第二掩模層進行外形修正，減小所述第二掩模層的寬度，露出底部的第一掩模層。
2.如權利要求1所述的製作方法，其特徵在於，所述第一條形圖案至少包括兩條相互平行的線條圖形。
3.如權利要求1所述的製作方法，其特徵在於，所述第一掩模層為硬掩模。
4.如權利要求3所述的製作方法，其特徵在於，所述形成第一掩模層的方法包括 在半導體襯底形成第一掩模層；在第一掩模層的表面形成圖形化的光刻膠，所述光刻膠圖形為線條圖形； 以所述光刻膠為掩模，採用等離子刻蝕工藝形成第一掩模層，並去除所述光刻膠。
5.如權利要求1所述的製作方法，其特徵在於，所述第二條形圖案至少包括兩條相互平行的線條圖形。
6.如權利要求1所述的製作方法，其特徵在於，所述第二掩模層為光刻膠。
7.如權利要求6所述的製作方法，其特徵在於，所述形成第二掩模層的方法包括 在第一掩模層以及半導體襯底的表面旋塗光刻膠；對所述光刻膠曝光圖形化，形成垂直於第一條形圖案的第二條形圖案。
8.如權利要求5所述的製作方法，其特徵在於，所述複合掩模用於刻蝕形成互連結構， 所述外形修正將所述線條圖形寬度減小至互連結構中有源連線的寬度。
9.一種複合掩模，形成於半導體襯底表面，其特徵在於，包括 位於半導體襯底表面的具有方塊狀圖案的第一掩模層；位於第一掩模層部分表面且延伸至半導體襯底表面的具有條形圖案的第二掩模層； 所述第一掩模層中方塊狀圖案關於第二掩模層的條形圖案中心線對稱。
10.如權利要求9所述的複合掩模，其特徵在於，所述條形圖案至少包括兩條相互平行的線條圖形。
11.如權利要求10所述的複合掩模，其特徵在於，位於所述各線條圖形的第二掩模層底部，至少包括兩個方塊狀圖案第一掩模層。
12.如權利要求9所述的複合掩模，其特徵在於，所述第一掩模層為硬掩模。
13.如權利要求9所述的複合掩模，其特徵在於，所述第二掩模層為光刻膠。
14.如權利要求10所述的複合掩模，其特徵在於，所述複合掩模用於刻蝕形成互連結構，所述線條圖形的寬度等於互連結構中有源連線的寬度。
全文摘要
本發明提供一種複合掩模及其製作方法，其中所述製作方法包括提供半導體襯底，在所述半導體襯底表面形成具有第一條形圖案的第一掩模層；在所述第一掩模層以及半導體襯底的表面形成第二掩模層，所述第二掩模層具有第二條形圖案，所述第二條形圖案垂直於所述第一條形圖案，所述第二掩模層與第一掩模層的材質不相同；以第二掩模層為掩模刻蝕所述第一掩模層直至露出半導體襯底；採用等離子刻蝕工藝對第二掩模層進行外形修正，減小所述第二掩模層的寬度，露出底部的第一掩模層。與現有技術相比，本發明形成的複合掩模避免了光學鄰近效應產生的圖形畸變，適合用於製作小特徵尺寸的狗骨狀互連結構。
文檔編號H01L21/768GK102314076SQ20101022347
公開日2012年1月11日 申請日期2010年7月2日 優先權日2010年7月2日
發明者何其暘 申請人:中芯國際集成電路製造(上海)有限公司