淺溝道隔離區的製作方法
2023-10-25 05:23:32 3
專利名稱：淺溝道隔離區的製作方法
技術領域：
本發明涉及半導體製造領域，尤其涉及一種淺溝道隔離區的製作方法。
背景技術：
近年來，隨著半導體集成電路製造技術的發展，晶片中所含元件的數量不斷增加， 元件的尺寸也因集成度的提升而不斷地縮小，生產線上使用的線路寬度已進入了次微米的細小範圍。然而，無論元件尺寸如何縮小化，在晶片中各個元件之間仍必須有適當地絕緣或隔離，才能得到良好的元件性質。這方面的技術一般成為元件隔離技術(Device Isolation Technology)，其主要目的是在各元件之間形成隔離物，並且在確保良好隔離效果的情況下，儘量縮小隔離物的區域，以空出更多的晶片面積來容納更多的元件。在各種元件隔離技術中，局部矽氧化方法(L0C00S)和淺溝道隔離區(Shallow Trench Isolation, STI)製造過程是最常被採用的兩種技術，尤其後者具有隔離區域小和完成後仍保持基本平坦性等優點，更是近年來頗受重視的半導體製造技術。淺溝道隔離區是0. 25um以下半導體技術採用的通用隔離方法，這種隔離方法的優點是隔離效果好，而且佔用面積小。但是STI在工藝上也有很多技術問題，如STI的形貌控制、STI頂角的圓角化、 STI內部的二氧化矽與外部矽之間的適配應力以及淺溝道隔離區頂部邊緣的缺角問題(STI Divot)等。其中，圖1為現有技術中淺溝道隔離區頂部邊緣的缺角問題的示意圖，參考圖 1，在去除掩膜層102』步驟中對所述掩膜層102』進行溼法清洗，所述溼法清洗過程中會腐蝕所述氧化隔離層103』的頂部邊緣，造成較多甚至較大的淺溝道隔離區頂部邊緣的缺角問題10，淺溝道隔離區頂部邊緣的缺角10造成的問題會直接關係到STI邊緣的漏電問題，會影響器件的特性，由於淺溝道隔離區頂部邊緣的缺角10的形成導致在填充的柵極時在有源區的側面形成反型層而導致寄生電流通路，進而影響器件的特性，並且過深的淺溝道隔離區頂部邊緣的缺角10會加大多晶矽柵和氮化矽側牆刻蝕的難度，並可能造成刻蝕殘留， 因此控制淺溝道隔離區頂部邊緣的缺角10的大小和深淺已經越來越引起人們的重視。圖2為現有技術中在形成溝道後對掩膜層做回刻處理後的結構示意圖，圖3為現有技術中氧化隔離層內部空洞的示意圖，以下請結合圖2和圖3。在現有技術中，在較為先進的工藝製程中，為防止較差的淺溝道隔離區頂部邊緣的缺角10問題。在刻蝕形成溝道的步驟和沉積形成氧化隔離層103』步驟之間，還需要對掩膜層102』進行回刻處理，即在所述掩膜層102』與所述溝道之間形成間隙，露出所述溝道兩邊緣的臺階20，再沉積形成氧化隔離層103』。但是這種方法也存在問題，即，對所述掩膜層102』進行回刻處理後，溝道臺階處的角度一般為270°左右，在沉積所述氧化物隔離層103』時，臺階處因為角度較大，沉積速度比其他地方快，就會使溝道提前封口，造成溝道內部出現孔洞30(void)填充不完全而影響隔離效果，也會造成後面的製成多晶矽生長時會在空洞30中有多晶矽的殘留，從而影響元器件的漏電，嚴重的會形成短路
發明內容
本發明要解決的技術問題是，提供一種能夠減小避免製作淺溝道隔離區中的氧化隔離層時，所述氧化隔離層內部出現空洞的問題，並能同時減小形成淺溝道隔離區頂部邊緣的缺角問題的淺溝道隔離區的製作方法。為解決上述問題，本發明提供一種淺溝道隔離區的製作方法，包括以下步驟提供半導體襯底；在所述半導體襯底上形成掩膜層；形成溝道步驟，定義所述掩膜層的型樣，以暴露出所述半導體襯底欲形成所述淺溝道隔離區的部分，以所述掩膜層的型樣為硬掩膜，刻蝕所述半導體襯底以形成溝道；在所述半導體襯底上沉積氧化隔離層，所述氧化隔離層填滿所述溝道；平坦化步驟，對所述氧化隔離層施行平坦化過程，去除所述溝道以外的所述氧化隔離層，暴露出所述掩膜層；回刻處理步驟，對所述掩膜層施行回刻處理，在所述氧化隔離層與所述掩膜層之間形成間隙；在所述掩膜層上生長氧化層，所述氧化層填充所述氧化隔離層與所述掩膜層之間的間隙；刻蝕所述氧化層直至暴露出所述掩膜層；依次刻蝕去除所述掩膜層和所述氧化層，最終形成淺溝道隔離區。進一步的，所述掩膜層為氧化矽、氮化矽、氮氧化矽的其中之一或任意組合。進一步的，所述掩膜層採用熱氧化法或化學氣相沉積法沉積形成。進一步的，在形成溝道步驟中，定義所述掩膜層的型樣為在所述掩膜層上形成光刻膠，圖案化所述光刻膠，以所述光刻膠為掩膜，刻蝕所述掩膜層直至露出所述半導體襯底。較佳的，所述溝道的深度為3000A到5000A。進一步的，所述氧化隔離層採用高密度電漿化學氣相沉積法形成。較佳的，在所述氧化隔離層為氧化矽。進一步的，在所述平坦化步驟中，所述平坦化過程採用化學機械研磨法。進一步的，在所述回刻處理步驟中，採用磷酸溶液對所述掩膜層進行回刻處理。較佳的，所述磷酸溶液中磷酸的質量百分比為80% 90%，所述磷酸溶液的蝕刻率為 45 55A/min。優選的，所述氧化隔離層與所述掩膜層之間的間隙寬度為50人 500A。優選的，填充在所述氧化隔離層與所述掩膜層之間的所述氧化層的厚度與所述間隙的寬度相等。進一步的，在刻蝕去除所述氧化層步驟中，採用氫氟酸溶液刻蝕所述氧化層。進一步的，所述氫氟酸溶液中氫氟酸的質量百分比45% 55%，所述氫氟酸溶液的蝕刻率為50 60A/min。綜上所述，本發明採用在所述掩膜層進行回刻處理前沉積形成所述氧化隔離層， 避免了所述氧化隔離層沉積速率不均的問題，進而避免了在所述氧化隔離層內部形成空洞的問題；同時，本發明在所述掩膜層和所述氧化隔離層之間的間隙形成氧化層，所述氧化層在後續溼法清洗的過程中可以保護所述氧化隔離層的頂部邊緣不被腐蝕，有效減小了淺溝道隔離區頂部邊緣的缺角的形成。
圖1為現有技術中淺溝道隔離區頂部邊緣的缺角的示意圖。圖2為現有技術中在形成溝道後對掩膜層進行回刻處理後的結構示意圖。圖3為現有技術中氧化隔離層內部空洞的示意圖。圖4 圖11為本發明一實施例中淺溝道隔離區的製作過程的結構示意圖。圖12為本發明一實施例中淺溝道隔離區的製作過程流程圖。
具體實施例方式為使本發明的內容更加清楚易懂，以下結合說明書附圖，對本發明的內容作進一步說明。當然本發明並不局限於該具體實施例，本領域內的技術？人員所熟知的一般替換也涵蓋在本發明的保護範圍內。其次，本發明利用示意圖進行了詳細的表述，在詳述本發明實例時，為了便於說明，示意圖不依照一般比例局部放大，不應以此作為對本發明的限定。本發明的核心思想是通過在形成氧化隔離層步驟後，對掩膜層進行回刻處理，並在在所述氧化隔離層和所述掩膜層之間形成氧化層來保護氧化隔離層，從而不僅避免了在氧化隔離層內部空洞問題，並在後續溼法清洗過程中不被腐蝕，減小了淺溝道隔離區頂部邊緣的缺角的形成。圖12為本發明一實施例中淺溝道隔離區的製作過程流程圖，圖4 圖11為本發明一實施例中淺溝道隔離區的製作過程的結構示意圖，請參考圖12所示，並結合圖4 圖 11，本發明提出一種淺溝道隔離區的製作方法，包括以下步驟SOl 提供半導體襯底100。S02 在所述半導體襯底100上形成掩膜層102，形成如圖4所示的結構；所述掩膜層102為氧化矽、氮化矽、氮氧化矽其中之一或任意組合，在本實施例中所述掩膜層102 包括氧化矽層10 和氮化矽層102b，所述氧化矽層10 採用熱氧化法形成、或常壓化學氣相沉積法(Atmospheric)或低壓化學氣相沉積法(10w Pressure Chemical Vapor Deposition, LPCVD)沉積而成，所述氧化矽層10 的厚度為IOOA到250A,所述氮化矽層 102b採用低壓化學氣相沉積法形成，以二氯矽烷(SiCl2H2)與氨氣(NH3)為反應原料沉積形成，所述氮化矽層102b的厚度為1000A到2500A。S03 在所述半導體襯底100中形成溝道；形成所述溝道步驟，定義所述掩膜層102 的型樣，以暴露出所述半導體襯底100欲形成所述淺溝道隔離區的部分，以所述掩膜層102 的型樣為硬掩膜，刻蝕所述半導體襯底100以形成溝道(圖中未標號)，所述溝道的深度為3000A到5000A;其中定義所述掩膜層102的型樣，具體為在所述掩膜層102上形成光刻膠，圖案化所述光刻膠，以光刻膠為掩膜，刻蝕所述掩膜層102直至露出所述半導體襯底 100 ；再進一步的，圖案化所述光刻膠具體為對光刻膠進行曝光，顯影，暴露出欲形成淺溝道隔離區的部分。S04 在所述溝道中形成氧化隔離層103 ；在所述半導體襯底100上沉積氧化隔離層103，所述氧化隔離層103填滿所述溝道，所述氧化隔離層103採用高密度電漿化學氣相沉積法形成，例如使用02和SiH4當做反應物，同時施以Ar電漿濺擊而沉積一氧化層，填滿所述溝道以形成氧化隔離層103 ；較佳的，所述氧化隔離層為氧化矽。S05 對所述氧化隔離層103施行平坦化；平坦化步驟，對所述氧化隔離層103施行平坦化，去除所述溝道以外的所述氧化隔離層103，所述平坦化步驟採用化學機械研磨法，暴露出所述掩膜層102，形成如圖5的結構。S06 對所述掩膜層102進行回刻處理；回刻處理步驟，在所述氧化隔離層103與所述掩膜層102之間形成間隙，進一步的，在本實施例中，具體對所述掩膜層102的氮化矽層102b進行回刻處理，在所述氧化隔離層103與所述氮化矽層102b之間形成間隙，並暴露出所述氧化矽層102a，形成如圖6所示的結構；進一步的，用磷酸溶液對所述掩膜層102進行回刻處理，其中所述磷酸溶液中磷酸的質量百分比為80% 90%，所述磷酸溶液的蝕刻率為45 55A/min;較佳的，所述磷酸溶液中磷酸的質量百分比為85%，所述磷酸溶液的蝕刻率為50A/min。所述磷酸溶液中磷酸的質量百分比過大會使刻蝕率過快，不易控制，而所述磷酸溶液中磷酸的質量百分比過小會使刻蝕率較慢，降低製作效率。S07 形成氧化層104填充所述間隙；在所述掩膜層102表面生長所述氧化層104， 所述氧化層104填充所述氧化隔離層103與所述掩膜層之間的間隙，形成如圖7的結構。S08 刻蝕所述氧化層104 ；刻蝕所述氧化層104直至暴露出所述掩膜層102表面， 形成如圖8的結構；S09 去除所述掩膜層102和所述氧化層104 ；依次去除所述掩膜層102和所述氧化層104，最終形成淺溝道隔離區，形成如圖11所示的結構；進一步的，在本實施例中，依次去除所述氮化矽層102b、所述氧化矽層10 和所述氧化層104 ；進一步的，用磷酸溶液去除所述氮化矽層102b，形成如圖9所示的結構，用氫氟酸溶液去除所述氧化矽層102a，形成如圖10所示的結構，用氫氟酸溶液去除所述氧化層104，形成如圖11所示的結構，去除所述氧化矽層10 和氧化層104採用的氫氟酸溶液濃度相同，但所述氧化矽層10 與所述氧化層104厚度不同，故刻蝕時間不同，其中所述磷酸溶液中磷酸的質量百分比為80% 90%， 所述磷酸溶液的蝕刻率為45 55A/min，所述氫氟酸溶液中氫氟酸的質量百分比45% 55%，所述氫氟酸溶液的蝕刻率為50 60A/min;優選的，所述磷酸溶液中磷酸的質量百分比為85%，所述磷酸溶液的蝕刻率為50A/min，所述氫氟酸溶液中氫氟酸的質量百分比 49%，所述氫氟酸溶液的蝕刻率為54A/min，所述磷酸溶液或氫氟酸溶液的濃度過大會使刻蝕率過快，不易控制，過小則會使刻蝕率較慢，降低製作效率。較佳的，所述氧化隔離層103與所述掩膜層102之間的間隙寬度為50A 500A。較佳的，填充在所述氧化隔離層103與所述掩膜層102之間的所述氧化層104的寬度與所述間隙的寬度相等。所述氧化層完全填充所述氧化隔離層103和所述掩膜層102之間的間隙， 可以更好的保護所述氧化隔離層104的頂部邊緣不被後續的溼法清洗過程腐蝕。綜上所述，本發明採用在所述掩膜層102進行回刻處理前沉積形成所述氧化隔離層103，避免了所述氧化隔離層103沉積速率不均的問題，進而避免了在所述氧化隔離層 103內部形成空洞的問題；同時，本發明在所述掩膜層102和所述氧化隔離層103之間的間隙形成氧化層104，所述氧化層104在後續溼法清洗的過程中可以保護所述氧化隔離層103 的頂部邊緣不被腐蝕，進而有效減小了淺溝道隔離區頂部邊緣的缺角的形成。在本實施例中，氧化層、掩膜層厚度、溝道深度以及溼法刻蝕中用到的磷酸和氫氟酸濃度均為較佳的選擇，為業內技術人員所熟知的較佳的選擇。 雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，因此本發明的保護範圍當視權利要求書所界定者為準。
權利要求
1.一種淺溝道隔離區的製作方法，其特徵在於，包括以下步驟 提供一半導體襯底；在所述半導體襯底上形成掩膜層；形成溝道步驟，定義所述掩膜層的型樣，以暴露出所述半導體襯底欲形成所述淺溝道隔離區的部分，以所述掩膜層的型樣為硬掩膜，刻蝕所述半導體襯底以形成溝道； 在所述半導體襯底上沉積氧化隔離層，所述氧化隔離層填滿所述溝道； 平坦化步驟，對所述氧化隔離層施行平坦化過程，去除所述溝道以外的所述氧化隔離層，暴露出所述掩膜層；回刻處理步驟，對所述掩膜層施行回刻處理，在所述氧化隔離層與所述掩膜層之間形成間隙；在所述掩膜層上生長氧化層，所述氧化層填充所述氧化隔離層與所述掩膜層之間的間隙；刻蝕所述氧化層直至暴露出所述掩膜層；依次刻蝕去除所述掩膜層和所述氧化層，最終形成淺溝道隔離區。
2.如權利要求1所述的淺溝道隔離區的製作方法，其特徵在於，所述掩膜層為氧化矽、 氮化矽、氮氧化矽的其中之一或任意組合。
3.如權利要求2所述的淺溝道隔離區的製作方法，其特徵在於，所述掩膜層採用熱氧化法或化學氣相沉積法沉積形成。
4.如權利要求1所述的淺溝道隔離區的製作方法，其特徵在於，在形成溝道步驟中，定義所述掩膜層的型樣為在所述掩膜層上形成光刻膠，圖案化所述光刻膠，以所述光刻膠為掩膜，刻蝕所述掩膜層直至露出所述半導體襯底。
5.如權利要求1所述的淺溝道隔離區的製作方法，其特徵在於，所述溝道的深度為 3000A 到5000A。
6.如權利要求1所述的淺溝道隔離區的製作方法，其特徵在於，所述氧化隔離層採用高密度電漿化學氣相沉積法形成。
7.如權利要求1所述的淺溝道隔離區的製作方法，其特徵在於，在所述氧化隔離層為氧化矽。
8.如權利要求1所述的淺溝道隔離區的製作方法，其特徵在於，在所述平坦化步驟中， 所述平坦化過程採用化學機械研磨法。
9.如權利要求1所述的淺溝道隔離區的製作方法，其特徵在於，在所述回刻處理步驟中，採用磷酸溶液對所述掩膜層進行回刻處理。
10.如權利要求9所述的淺溝道隔離區的製作方法，其特徵在於，所述磷酸溶液中磷酸的質量百分比為80% 90%，所述磷酸溶液的蝕刻率為45 55A/min。
11.如權利要求ι所述的淺溝道隔離區的製作方法，其特徵在於，所述氧化隔離層與所述掩膜層之間的間隙寬度為50人 500A。
12.如權利要求Ii所述的淺溝道隔離區的製作方法，其特徵在於，填充在所述氧化隔離層與所述掩膜層之間的所述氧化層的厚度與所述間隙的寬度相等。
13.如權利要求1所述的淺溝道隔離區的製作方法，其特徵在於，在刻蝕去除所述氧化層步驟中，採用氫氟酸溶液刻蝕所述氧化層。
14.如權利要求13所述的淺溝道隔離區的製作方法，其特徵在於，所述氫氟酸溶液中氫氟酸的質量百分比45% 55%，所述氫氟酸溶液的蝕刻率為50 60A/min。
全文摘要
一種淺溝道隔離區的製作方法，包括以下步驟提供半導體襯底，在所述半導體襯底上形成掩膜層，刻蝕所述半導體襯底形成溝道，形成氧化隔離層填充所述溝道，對氧化隔離層施行平坦化過程後，對所述掩膜層進行回刻處理，在所述氧化隔離層與所述掩膜層之間形成間隙，形成氧化層填充所述間隙。本發明通過在所述掩膜層與所述氧化隔離層之間形成間隙，並在所述間隙中填充氧化層，不僅避免了在所述氧化隔離層內部形成空洞問題，同時在後續溼法清洗過程中不容易被腐蝕，有效減小了淺溝道隔離區頂部邊緣的缺角的形成問題。
文檔編號H01L21/762GK102339782SQ20101022923
公開日2012年2月1日 申請日期2010年7月16日 優先權日2010年7月16日
發明者寧振佳 申請人:中芯國際集成電路製造(上海)有限公司