極速硬體限流電路的製作方法
2023-10-19 19:14:07 1
極速硬體限流電路的製作方法
【專利摘要】本發明提供了一種極速硬體限流電路，包括維持電路和電壓比較電路，維持電路包括第一電壓比較器、第一電阻和第二電阻，第一電阻的一端和第二電阻的一端連接至第一電壓比較器的同相輸入端，第一電阻的另一端具有第一參考電壓，第二電阻的另一端連接至第一電壓比較器的輸出端，第一電壓比較器的反相輸入端連接一個PWM驅動信號或多個PWM驅動信號的邏輯組合輸出信號；電壓比較電路的輸出端連接至第一電壓比較器的輸出端，用於輸出低電平的限流觸發使能信號或高阻態。本發明的極速硬體限流電路的延遲時間短、響應快，電路可靠性高，使用的元器件少，同時增加了開關管的壽命，可以同時對一個PWM驅動信號或多個PWM驅動信號進行處理。
【專利說明】極速硬體限流電路
【技術領域】
[0001]本發明涉及電子電路【技術領域】，具體涉及一種極速硬體限流電路。
【背景技術】
[0002]目前，隨著對供電可靠性的要求越來越高，不斷電供電系統由於能夠持續的對用電設備進行供電，能夠給用電設備提供一個安全、穩定和持續供電的保障，其用途十分的廣泛，已經成為人們研究的熱點。
[0003]在不斷電供電的開關電源系統中，開關管都具有一個限定的最大電流值，當流經開關管的電流值大於開關管限定的最大電流值時，會對開關管造成損壞，從而影響整個不斷電供電系統的可靠性和安全性。因此為了改善不斷電供電系統的可靠性，我們需要對電路中的電流峰值進行限制，目前常用的限流方式是軟體限流即通過軟體控制的方式來限制電路中的電流變化；又因在開關電源電路中，我們一般採用鐵氧體類電感作為儲能元器件，然而隨著電感的電感值越來越小，電路中的紋波電流就會越來越大，特別是在外部條件急劇惡化的情況下，最終會在電路中造成非常大的峰值電流，從而對開關管的使用造成威脅，影響供電系統的可靠性。另外，由於軟體限流的延時較大、可靠性較低，已經遠遠不能滿足高可靠性電路的需求。
【發明內容】
[0004]針對上述技術問題，本發明提供一種極速硬體限流電路，包括維持電路和電壓比較電路，所述維持電路包括第一電壓比較器、第一電阻和第二電阻，所述第一電阻的一端和所述第二電阻的一端連接至所述第一電壓比較器的同相輸入端，所述第一電阻的另一端具有第一參考電壓，所述第二電阻的另一端連接至所述第一電壓比較器的輸出端，所述第一電壓比較器的反相輸入端連接一個PWM驅動信號或多個PWM驅動信號的邏輯組合輸出信號；所述電壓比較電路具有輸出端和至少兩個輸入端，所述電壓比較電路的輸出端連接至所述第一電壓比較器的輸出端，所述電壓比較電路的其中一個輸入端連接至一採樣信號，所述電壓比較電路的其餘輸入端具有至少一個參考電壓，所述電壓比較電路根據所述採樣信號的電壓大小和所述至少一個參考電壓比較後輸出低電平的限流觸發使能信號或高阻態；其中，所述第一參考電壓大於在所述第一電壓比較器的反相輸入端為高電平時的高電平電壓，當所述極速硬體限流電路輸出低電平時，所述第一電壓比較器的同相輸入端電壓小於在反相輸入端為高電平時的高電平電壓，但大於在反相輸入端為低電平時的低電平電壓。
[0005]本發明的極速硬體限流電路中的電壓比較電路的輸出端與維持電路的輸出端相連接，使維持電路能夠對電壓比較電路產生的限流觸發使能信號進行並行處理，從而縮短限流動作延遲時間、響應更快，電路可靠性更高。並且在脈衝寬度調製信號一個周期的高電平期間內，多次的限流觸發使能信號只能使得輸出電壓發生一次跳變，即開關管一直處於截止狀態，從而避免了開關管頻繁的導通和截止，因此增加了開關管的使用壽命。另外維持電路可以同時對一個PWM驅動信號或多個PWM驅動信號進行處理，擴展了應用場合。
[0006]優選的，所述電壓比較電路包括第二電壓比較器和第三電壓比較器，所述電壓比較電路具有四個輸入端，所述第二電壓比較器的同相輸入端具有第二參考電壓，所述第三電壓比較器的反相輸入端具有第三參考電壓，所述第二電壓比較器的反相輸入端和所述第三電壓比較器的同相輸入端分別連接至所述的採樣信號，所述第二電壓比較器的輸出端和所述第三電壓比較器的輸出端相連並作為所述電壓比較電路的輸出端；其中，所述第二參考電壓大於所述第三參考電壓；當所述採樣信號的電壓大於所述第二參考電壓或小於所述第三參考電壓時，所述電壓比較電路的輸出端輸出低電平的限流觸發使能信號。因此通過設定第二參考電壓和第三參考電壓的大小就能夠對採樣信號的電壓範圍進行控制，從而使限流範圍更加精確，當採樣信號的電壓大於第二參考電壓或小於第三參考電壓時，電壓比較電路的輸出端輸出低電平的限流觸發使能信號關閉驅動輸出管來關閉驅動信號使得開關管處於截止狀態，有效的保護了開關管。
[0007]優選的，所述電壓比較電路包括第四電壓比較器，所述電壓比較電路具有兩個輸入端，所述第四電壓比較器的同相輸入端具有第四參考電壓，所述第四電壓比較器的反相輸入端連接至所述的採樣信號，當所述採樣信號的電壓大於所述第四參考電壓時，所述電壓比較電路的輸出端輸出低電平的限流觸發使能信號。通過設定第四參考電壓的大小，當採樣信號的電壓大於第四參考電壓的大小時，即開關管中的電流超過了限定的最大電流值，則電壓比較電路輸出低電平的限流觸發使能信號關閉驅動輸出管來關閉驅動信號，從而使得開關管處於截止狀態，有效的保護了開關管。
[0008]優選的，還包括與所述PWM驅動信號數目相等的一個或多個二極體，所述一個或多個二極體的陰極連接至第一電壓比較器的輸出端。
[0009]優選的，所述維持電路還包括用於給所述第一電壓比較器的反相輸入端提供所述多個PWM驅動信號的邏輯組合輸出信號的邏輯電路，所述多個PWM驅動信號連接至所述邏輯電路的輸入端，所述邏輯電路的輸出端連接至所述第一電壓比較器的反相輸入端。通過邏輯電路將多個PWM驅動信號進行邏輯組合，可以同時對多個開關管驅動信號進行控制限流。
[0010]優選的，所述邏輯電路為或門電路或與門電路，所述多個PWM驅動信號包括第一PWM驅動信號和第二 PWM驅動信號，所述第一 PWM驅動信號和第二 PWM驅動信號連接至所述或門電路或與門電路的輸入端，所述或門電路或與門電路的輸出端連接至所述第一電壓比較器的反相輸入端。
[0011]優選的，所述或門電路包括第一二極體、第二二極體和第三電阻，所述第一二極體的陰極和第二二極體的陰極連接至所述第三電阻的一端，所述第三電阻的另一端與地線連接，所述第一二極體的陰極和第二二極體的陰極為所述或門電路的輸出端，所述第一 PWM驅動信號連接至所述第一二極體的陽極，所述第二 PWM驅動信號連接至所述第二二極體的陽極。
[0012]優選的，所述與門電路包括第三二極體、第四二極體和第四電阻，所述第三二極體的陽極和第四二極體的陽極連接至所述第四電阻的一端，所述第四電阻的另一端具有第五參考電壓，所述第三二極體的陽極和第四二極體的陽極為所述與門電路的輸出端，所述第一 PWM驅動信號連接至所述第三二極體的陰極，所述第二 PWM驅動信號連接至所述第四二極體的陰極。
【專利附圖】
【附圖說明】
[0013]以下參照附圖對本發明實施例作進一步說明，其中:
[0014]圖1是本發明第一個實施例的極速硬體限流電路的電路圖。
[0015]圖2是本發明第一個實施例的極速硬體限流電路的時序圖。
[0016]圖3是包括本發明第一個實施例的極速硬體限流電路對PWM驅動信號的輸出進行處理的電路圖。
[0017]圖4是本發明第二個實施例的極速硬體限流電路的電路圖。
[0018]圖5是本發明第三個實施例的極速硬體限流電路的電路圖。
[0019]圖6是本發明第四個實施例的極速硬體限流電路的電路圖。
[0020]圖7是本發明第五個實施例的極速硬體限流電路的電路圖。
[0021]主要裝置符號說明
[0022]1、2、6維持電路
[0023]3、4電壓比較電路
[0024]5或門電路
[0025]7與門電路
[0026]Coml、Com2、Com3、Com4 電壓比較器
[0027]Rl ?R6 電阻
[0028]Dl ?D8 二極體
[0029]Ql三極體
【具體實施方式】
[0030]為了使本發明的目的，技術方案及優點更加清楚明白，以下結合附圖通過具體實施例對本發明進一步詳細說明。
[0031]圖1是本發明第一個實施例的極速硬體限流電路的電路圖。如圖1所示，包括維持電路1、電壓比較電路3和二極體D7。維持電路I包括電壓比較器Coml、電阻Rl和電阻R2，電阻Rl的一端和電阻R2的一端相連並且連接至電壓比較器Coml的同相輸入端，電阻R2的另一端和電壓比較器Coml的輸出端連接並作為維持電路I的輸出端，電阻Rl的另一端具有參考電壓VI，即與電壓為Vl的電壓源連接。電壓比較器Coml的反相輸入端連接一個脈衝寬度調製信號，即驅動信號PWM3。參考電壓Vl大於驅動信號PWM3的高電平電壓。電壓比較電路3包括電壓比較器Com2和電壓比較器Com3，電壓比較器Com2的反相輸入端和電壓比較器Com3的同相輸入端連接至採樣信號Vin，電壓比較器Com2的同相輸入端具有參考電壓V2，電壓比較器Com3的反相輸入端具有參考電壓V3，即電壓比較器Com2的同相輸入端和電壓為V2的電壓源連接，電壓比較器Com3的反相輸入端和電壓為V3的電壓源連接。電壓比較器Com2的輸出端和電壓比較器Com3的輸出端連接並作為電壓比較電路3的輸出端。電壓比較電路3的輸出端和維持電路I的輸出端連接。二極體D7的陰極連接至電壓比較電路3的輸出端和維持電路I的輸出端。本領域的技術人員可知，為了對開關管中的電流進行採樣，我們可在電路中串聯一電流採樣器件，通過測量該電流採樣器件輸出的採樣電壓，從而得到開關管中的電流。採樣電壓的變化即反應開關管中的電流變化。另外，為了能夠採用電壓比較器對電路中的正向電流和反向電流都進行有效地限流，我們對採樣電壓進行了一個基準電壓的抬升，即得到了所需要的採樣信號Vin。在本實施例中，基準電壓為(V2+V3)/2。其中參考電壓V2大於參考電壓V3，參考電壓Vl大於驅動信號PWM3的高電平電壓。
[0032]為了便於分析和陳述本實施例的極速硬體限流電路的功能，我們將電壓比較電路3的輸出端處的電壓定義為限流觸發信號Vlimit，限流觸發信號Vlimit包括兩種狀態，即低電平的限流觸發使能信號和高阻態。維持電路I的輸出端的輸出電壓為Vout，Vout和Vlimit幅值相同。電壓比較器Coml的同相輸入端處的電壓為Va。
[0033]圖2是本發明第一個實施例的極速硬體限流電路的時序圖。如圖2所示，示出了採樣信號Vin、限流觸發信號Vlimit、驅動信號PWM3、電壓比較器Coml的同相輸入端電壓Va和輸出電壓Vout分別隨著時間變化的時序圖。當採樣信號Vin在參考電壓V3至V2之間，說明此時開關管中的電流並未達到限定的最大值，電壓比較電路3輸出端的限流觸發信號Vlimit為高阻態。當採樣信號Vin高於參考電壓V2，說明此時開關管中的電流大於限定的最大值，電壓比較電路3的輸出端的限流觸發信號Vlimit為低電平，即電壓比較電路3的輸出端為低電平的限流觸發使能信號。當採樣信號Vin低於參考電壓V3，同樣說明此時開關管中的電流大於限定的最大值，電壓比較電路3的輸出端的限流觸發信號Vlimit為低電平，即電壓比較電路3的輸出端為低電平的限流觸發使能信號。在圖2所示的採樣信號Vin的時序圖中，在tl-t2時刻、t3-t4時刻、t5-t6時刻、t7-t8時刻、t9_tl0時刻和tll_tl2時刻，電壓比較電路3的輸出端為低電平的限流觸發使能信號。在其它時刻，限流觸發信號Vlimit為高阻態(圖2所示的填充區域)。
[0034]如圖2所示，驅動信號PWM3是一個固定佔空比的脈衝寬度調製信號。其高電平電壓為V4。且V4小於參考電壓VI。在其他的實施例中，驅動信號PWM3還可以是具有可變佔空比的脈衝寬度調製信號。
[0035]在Ο-tl時間內，電壓比較電路3的輸出端為高電平VI。此時電壓比較器Coml的同相輸入端的電壓Va也為Vl，電壓比較器Coml的同相輸入端的電壓Vl大於反相輸入端的電壓V4，電壓比較器Coml的輸出端輸出高電平VI，即此時輸出電壓Vout的電壓為VI。
[0036]在tl_t2時間內，限流觸發信號Vlimit為低電平的限流觸發使能信號，Vout的電壓為低電平，此時電阻Rl和R2會有電壓降，從而使得電壓比較器Coml的同相輸入端的電壓Va小於參考電壓VI，通過設置電阻Rl和R2的阻值，使得此時電壓Va的大小為V5，且需保證V5小於驅動信號PWM3的高電平電壓V4。使得此時電壓比較器Coml的同相輸入端的電壓V5小於反相輸入端的電壓V4時，電壓比較器Coml輸出低電平，即此時Vout的電壓為低電平，且Va的電壓值為V5。
[0037]在t2_tl3時間內，驅動信號PWM3的輸出電壓為V4，由於t2時刻Va的電壓值為V5,電壓比較器Coml的同相輸入端的電壓V5小於反相輸入端的電壓V4，因此電壓比較器Coml輸出低電平，Vout的電壓為低電平，且Va的電壓值為V5。
[0038]在tl3_tl4時間內，驅動信號PWM3的輸出電壓為低電平，此時電壓比較器Coml的同相輸入端的電壓一定是大於反相輸入端的電壓，電壓比較器Coml輸出電壓Vout為高電平VI，且Va的電壓值為VI。
[0039]在tl4_t3時間內，驅動信號PWM3的輸出電壓為V4，由於tl4時刻Va的電壓值為VI，電壓比較器Coml的同相輸入端的電壓大於反相輸入端的電壓，電壓比較器Coml輸出電壓Vout為高電平VI，且Va的電壓值為VI。
[0040]在t3_t4時間內，限流觸發信號Vlimit為低電平的限流觸發使能信號，Vout同樣為低電平，使得Va的電壓值為V5。另外此時驅動信號PWM3的輸出電壓為V4，電壓比較器Coml的同相輸入端的電壓小於反相輸入端的電壓，電壓比較器Coml輸出電壓Vout為低電平，且Va的電壓值為V5。
[0041]在t4_t5時間內，驅動信號PWM3的輸出電壓為V4，由於t4時刻Va的電壓值為V5，電壓比較器Coml的同相輸入端的電壓小於反相輸入端的電壓，電壓比較器Coml輸出電壓Vout為低電平，且Va的電壓值為V5。
[0042]在t5_t6時間內，限流觸發信號Vlimit為低電平的限流觸發使能信號，Vout同樣為低電平，使得Va的電壓值為V5。另外此時驅動信號PWM3的輸出電壓為V4，電壓比較器Coml的同相輸入端的電壓小於反相輸入端的電壓，電壓比較器Coml輸出電壓Vout為低電平，且Va的電壓值為V5。
[0043]在t6_tl5時間內，驅動信號PWM3的輸出電壓為V4，由於t6時刻Va的電壓值為V5,電壓比較器Coml的同相輸入端的電壓小於反相輸入端的電壓，電壓比較器Coml輸出電壓Vout為低電平，且Va的電壓值為V5。
[0044]在tl5_tl6時間內，驅動信號PWM3的輸出電壓為低電平，此時電壓比較器Coml的同相輸入端的電壓一定是大於反相輸入端的電壓，電壓比較器Coml輸出電壓Vout為高電平VI，且Va的電壓值為VI。
[0045]在tl6_t7時間內，驅動信號PWM3的輸出電壓為V4，由於tl6時刻Va的電壓值為VI，電壓比較器Coml的同相輸入端的電壓大於反相輸入端的電壓，電壓比較器Coml輸出電壓Vout為高電平VI，且Va的電壓值為VI。
[0046]在t7_t8時間內，限流觸發信號Vlimit為低電平的限流觸發使能信號，Vout同樣為低電平，使得Va的電壓值為V5。儘管在在t7-t8時刻之間的某個時刻，驅動信號PWM3的輸出電壓從V4降低到低電平,但電壓比較器Coml輸出電壓Vout卻一直為低電平,且Va的電壓值為V5。
[0047]在t8_tl7時間內，驅動信號PWM3的輸出電壓為低電平，此時電壓比較器Coml的同相輸入端的電壓一定是大於反相輸入端的電壓，電壓比較器Coml輸出電壓Vout為高電平VI，且Va的電壓值為VI。
[0048]在tl7_t9時間內，驅動信號PWM3的輸出電壓為V4，由於tl7時刻Va的電壓值為VI，電壓比較器Coml的同相輸入端的電壓大於反相輸入端的電壓，電壓比較器Coml輸出電壓Vout為高電平VI，且Va的電壓值為VI。
[0049]在t9_tl0時間內，限流觸發信號Vlimit為低電平的限流觸發使能信號，Vout同樣為低電平，使得Va的電壓值為V5。另外此時驅動信號PWM3的輸出電壓為V4，電壓比較器Coml的同相輸入端的電壓小於反相輸入端的電壓，電壓比較器Coml輸出電壓Vout為低電平，且Va的電壓值為V5。
[0050]在tlO-tll時間內，驅動信號PWM3的輸出電壓為V4，由於tlO時刻Va的電壓值為V5,電壓比較器Coml的同相輸入端的電壓小於反相輸入端的電壓，電壓比較器Coml輸出電壓Vout為低電平，且Va的電壓值為V5。
[0051]在tll_tl2時間內，限流觸發信號Vlimit為低電平的限流觸發使能信號，Vout同樣為低電平，使得Va的電壓值為V5。儘管tll-tl2時間內驅動信號PWM3從V4降到低電平再從低電平升到V4，即在tll-tl2時間內不管驅動信號PWM3如何發生變化，電壓比較器Coml輸出電壓Vout為低電平，且Va的電壓值為V5。
[0052]在tl2_tl8時間內，驅動信號PWM3的輸出電壓為V4，由於tl2時刻Va的電壓值為V5,電壓比較器Coml的同相輸入端的電壓小於反相輸入端的電壓，電壓比較器Coml輸出電壓Vout為低電平，且Va的電壓值為V5。
[0053]在tl8_tl9時間內，驅動信號PWM3的輸出電壓為低電平，此時電壓比較器Coml的同相輸入端的電壓一定是大於反相輸入端的電壓，電壓比較器Coml輸出電壓Vout為高電平VI，且Va的電壓值為VI。
[0054]在tl9_t20時間內，驅動信號PWM3的輸出電壓為V4，由於tl9時刻Va的電壓值為VI，電壓比較器Coml的同相輸入端的電壓大於反相輸入端的電壓，電壓比較器Coml輸出電壓Vout為高電平VI，且Va的電壓值為VI。
[0055]通過上面的分析可以得到圖2所示的時序圖，當開關管中的電流大於限定的最大電流值，即米樣信號Vin大於參考電壓V2或小於參考電壓V3時，電壓比較電路3輸出低電平的限流觸發使能信號，Vout隨之變為低電平，此時電壓比較器Coml的同相輸入端的電壓為V5，此時無論驅動信號PWM3的電壓如何改變，Vout都為低電平。之後當採樣信號Vin在參考電壓V3和參考電壓V2之間時，即電壓比較電路3的輸出從低電平變為高阻態，如果驅動信號PWM3從高電平V4降到低電平，Vout的電壓為VI。當採樣信號Vin在參考電壓V3和參考電壓V2之間時，即電壓比較電路3的輸出從低電平變為高阻態，如果驅動信號PWM3為低電平，Vout的電壓為VI，此時不管驅動信號PWM3如何變化，Vout的電壓還是為VI，直到下個低電平的限流觸發使能信號到來，才能使得輸出電壓Vout變為低電平。
[0056]通過上面的分析可以得出，只要採樣信號Vin大於參考電壓V2或小於參考電壓V3時，Vout就為低電平，從而會關閉驅動信號的輸出起到限流保護的作用。當採樣信號Vin在參考電壓V3至參考電壓V2之間時，電壓比較電路3輸出高阻態，此時如果驅動信號PWM3一直為低電平或驅動信號PWM3從高電平跳變為低電平這個時刻，則Vout的電壓為Vl，此時本發明的極速限流電路並不起到限流的作用，即限流解除。另外在驅動信號PWM3的一個周期的高電平期間，多次的限流觸發使能信號只能使得輸出電壓Vout發生一次跳變，即從高電平跳變為低電平，從而避免了由於開關管中的電流頻繁的超過預定的最大電流而導致開關管頻繁的導通和斷開，因此增加了開關管的壽命。
[0057]圖3是包括本發明第一個實施例的極速硬體限流電路對PWM驅動信號的輸出進行處理的電路圖。在本實施例中，驅動輸出管為三極體Q1，它的輸入信號為PWM3和Vout，輸出信號為PWM3_out，PWM3_out為PWM3對應的輸出信號，用於直接給開關管提供脈衝寬度調製信號。在其他的實施例中，驅動輸出管還可以是功率場效應電晶體或者一個反相器。如圖3所示，輸入信號PWM3通過電阻R5與二極體D7的陽極和二極體D8的陽極連接，二極體D8的陰極與電阻R6的一端和三極體Ql的基極連接，三極體Ql的發射極和電阻R6的另一端連接並接地，三極體Ql的集電極作為輸出信號PWM3_out。通過上面的分析可知，當電路中電流超過限定的最大電流時，Vout為低電平，將二極體D7陰極接到地，從而使得三極體Ql截止，使輸出信號PWM3_out為高阻態，與輸入信號PWM3的狀態無關。當沒有低電平的限流觸發使能信號發生時，此時Vout的電壓為VI，限流作用解除，則輸入信號PWM3和輸出信號PWM3_out保持一對應的邏輯關係。
[0058]因此，本發明的極速硬體限流電路將維持電路I的輸出端和電壓比較電路3的輸出端連接，對限流觸發信號Vlimit並行處理，從而使時間延遲短、響應快。延遲時間可以低於200ns。可以根據需要設定參考電壓V2和V3，對開關管中的限定峰值電流的控制更加的準確。由於電路使用的元器件少，電路可靠性更高，成本更低。
[0059]圖4是本發明第二個實施例的極速硬體限流電路的電路圖。如圖4所示，其與圖1基本相同，區別在於，電壓比較電路4包括電壓比較器Com4,電壓比較器Com4的同相輸入端具有參考電壓V4，電壓比較器Com4的反相輸入端連接至採樣信號Vin。本實施例的極速硬體限流電路可以對具有單向導通的開關管進行限流保護。當採樣信號Vin大於參考電壓V4時，電壓比較器Com4輸出低電平的限流觸發使能信號，從而關閉驅動輸出管(圖中未示出)來關閉驅動信號保護開關管。其工作原理和功能與圖1所示的實施例相同，在此不做具體說明。
[0060]圖5是本發明第三個實施例的極速硬體限流電路的電路圖。其與圖1基本相同，區別在於，驅動信號PWMl和驅動信號PWM2通過或門電路5連接至電壓比較器Coml的反相輸入端。或門電路5包括二極體D1、二極體D2和電阻R3。二極體Dl的陰極和二極體D2的陰極與電阻R3的一端連接並作為或門電路5的輸出端，電阻R3的另一端與地線連接，二極體Dl的陽極和二極體D2的陽極作為或門電路5的兩個輸入端，並分別與驅動信號PWMl和驅動信號PWM2連接。二極體D5的陰極和二極體D6的陰極同時連接在電壓比較電路3的輸出端。其中，一般來說，驅動信號PWMl和驅動信號PWM2在同一時刻只有一個為高電平，另一個為低電平，但需具有共同的低電平時間段(即死區時間)。當驅動信號PWMl和驅動信號PWM2有一個為高電平時，電壓比較器Coml的反相輸入端為高電平,此時若有低電平的限流觸發使能信號發生，所述極速硬體限流電路就會輸出低電平來關閉驅動信號輸出使開關管處於截止狀態，從而發生硬體限流保護作用；而當驅動信號PWMl和驅動信號PWM2同時為低電平時，電壓比較器Coml的反相輸入端為低電平，此時無論有無低電平的限流觸發使能信號發生，驅動均輸出低電平，開關管均處於截止狀態。其工作原理和功能與圖1所示的實施例相同，在此不做具體說明。
[0061]圖6是本發明第四個實施例的極速硬體限流電路的電路圖。其與圖1基本相同，區別在於，驅動信號PWMl和驅動信號PWM2通過與門電路7連接至電壓比較器Coml的反相輸入端。與門電路7包括二極體D3、二極體D4和電阻R4。二極體D3的陽極和二極體D4的陽極與電阻R4的陽極連接並作為與門電路7的輸出端。電阻R4的另一端和參考電壓V5連接，二極體D3的陰極和驅動信號PWMl連接，二極體D4的陰極和驅動信號PWMl連接。二極體D5的陰極和二極體D6的陰極同時連接在電壓比較電路3的輸出端。其中，一般來說，驅動信號PWMl和驅動信號PWM2在同一時刻至少有一個為高電平，但需具有共同的高電平時間段。當驅動信號PWMl和驅動信號PWM2有一個為低電平時，電壓比較器Coml的反相輸入端為低電平，無論此時有無低電平的限流觸發使能信號發生，維持電路I均輸出高阻態；只有當驅動信號PWMl和驅動信號PWM2均為高電平時，電壓比較器Coml的反相輸入端才為高電平，此時若沒有低電平的限流觸發使能信號發生，則維持電路I輸出高阻態，沒有維持限流保護的作用，同時所述極速硬體限流電路也未發生限流保護作用，反之若有低電平的限流觸發使能信號發生，維持電路I就會輸出低電平來維持限流保護的作用，直到在驅動信號PWMl和驅動信號PWM2中至少有一信號變為低電平時才解除硬體限流。其工作原理和功能與圖1所示的實施例相同，在此不做具體說明。
[0062]圖7是本發明第五個實施例的極速硬體限流電路的電路圖。其與圖5基本相同，區別在於電壓比較電路4包括電壓比較器Com4，電壓比較器Com4的同相輸入端具有參考電壓V4，電壓比較器Com4的反相輸入端連接至採樣信號Vin。其工作原理和功能與圖1所示的實施例相同，在此不做具體說明。
[0063]本領域的技術人員可知，在其它的實施例中，根據需要，還可以是多個PWM驅動信號通過其它的邏輯電路與電壓比較電路Coml的反相輸入端連接。
[0064]雖然本發明已經通過優選實施例進行了描述，然而本發明並非局限於這裡所描述的實施例，在不脫離本發明範圍的情況下還包括所作出的各種改變以及變化。
【權利要求】
1.一種極速硬體限流電路，其特徵在於，包括: 維持電路(I ；2 ;6)，所述維持電路(I ；2 ；6)包括第一電壓比較器(Coml)、第一電阻(Rl)和第二電阻(R2)，所述第一電阻(Rl)的一端和所述第二電阻(R2)的一端連接至所述第一電壓比較器(Coml)的同相輸入端,所述第一電阻(Rl)的另一端具有第一參考電壓(VI)，所述第二電阻(R2)的另一端連接至所述第一電壓比較器(Coml)的輸出端，所述第一電壓比較器(Coml)的反相輸入端連接一個PWM驅動信號或多個PWM驅動信號的邏輯組合輸出信號； 電壓比較電路(3 ;4)，所述電壓比較電路(3 ;4)具有輸出端和至少兩個輸入端，所述電壓比較電路(3 ;4)的輸出端連接至所述第一電壓比較器(Coml)的輸出端，所述電壓比較電路(3 ;4)的其中一個輸入端連接至一採樣信號(Vin)，所述電壓比較電路(3 ;4)的其餘輸入端具有至少一個參考電壓(V4 ；V2, V3)，所述電壓比較電路(3 ；4)根據所述採樣信號(Vin)的電壓大小和所述至少一個參考電壓(V4 ；V2, V3)比較後輸出低電平的限流觸發使能信號或高阻態； 其中，所述第一參考電壓(Vl)大於在所述第一電壓比較器(Coml)的反相輸入端為高電平時的高電平電壓，當所述極速硬體限流電路輸出低電平時，所述第一電壓比較器(Coml)的同相輸入端電壓小於在反相輸入端為高電平時的高電平電壓,但大於在反相輸入端為低電平時的低電平電壓。
2.根據權利要求1所述的極速硬體限流電路，其特徵在於，所述電壓比較電路(3)包括第二電壓比較器(Com2 )和第三電壓比較器(Com3 )，所述電壓比較電路(3 )具有四個輸入端，所述第二電壓比較器(Com2)的同相輸入端具有第二參考電壓(V2)，所述第三電壓比較器(Com3)的反相輸入端具有第三參考電壓(V3)，所述第二電壓比較器(Com2)的反相輸入端和所述第三電壓比較器(Com3)的同相輸入端分別連接至所述採樣信號(Vin)，所述第二電壓比較器(Com2)的輸出端和所述第三電壓比較器(Com3)的輸出端相連並作為所述電壓比較電路(3)的輸出端； 其中，所述第二參考電壓(V2 )大於所述第三參考電壓(V3 ); 當所述採樣信號(Vin)的電壓大於所述第二參考電壓(V2)或小於所述第三參考電壓(V3)時，所述電壓比較電路(3)的輸出端輸出低電平的限流觸發使能信號。
3.根據權利要求1所述的極速硬體限流電路，其特徵在於，所述電壓比較電路(4)包括第四電壓比較器(Com4)，所述電壓比較電路(4)具有兩個輸入端，所述第四電壓比較器(Com4)的同相輸入端具有第四參考電壓(V4)，所述第四電壓比較器(Com4)的反相輸入端連接至所述採樣信號(Vin)，當所述採樣信號(Vin)的電壓大於所述第四參考電壓(V4)時，所述電壓比較電路(4)的輸出端輸出低電平的限流觸發使能信號。
4.根據權利要求1所述的極速硬體限流電路，其特徵在於，還包括與所述PWM驅動信號數目相等的一個或多個二極體(D7 ；D5, D6)，所述一個或多個二極體(D7 ；D5, D6)的陰極連接至第一電壓比較器(Coml)的輸出端。
5.根據權利要求1至4任一項所述的極速硬體限流電路，其特徵在於，所述維持電路(2 ;6)還包括用於給所述第一電壓比較器(Coml)的反相輸入端提供所述多個PWM驅動信號的邏輯組合輸出信號的邏輯電路(5 ;7)，所述多個PWM驅動信號連接至所述邏輯電路(5 ；7)的輸入端，所述邏輯電路(5 ;7)的輸出端連接至所述第一電壓比較器(Coml)的反相輸入 端。
6.根據權利要求5所述的極速硬體限流電路，其特徵在於，所述邏輯電路為或門電路(5)或與門電路(7)，所述多個PWM驅動信號包括第一 PWM驅動信號和第二 PWM驅動信號，所述第一 PWM驅動信號和第二 PWM驅動信號連接至所述或門電路(5)或與門電路(7)的輸入端，所述或門電路(5)或與門電路(7)的輸出端連接至所述第一電壓比較器(Coml)的反相輸入端。
7.根據權利要求6所述的極速硬體限流電路，其特徵在於，所述或門電路(5)包括第一二極體(D1)、第二二極體(D2)和第三電阻(R3)，所述第一二極體(Dl)的陰極和第二二極體(D2)的陰極連接至所述第三電阻(R3)的一端，所述第三電阻(R3)的另一端與地線連接，所述第一二極體(Dl)的陰極和第二二極體(D2)的陰極為所述或門電路(5)的輸出端，所述第一 PWM驅動信號連接至所述第一二極體(Dl)的陽極，所述第二 PWM驅動信號連接至所述第二二極體(D2)的陽極。
8.根據權利要求6所述的極速硬體限流電路，其特徵在於，所述與門電路(7)包括第三二極體(D3)、第四二極體(D4)和第四電阻(R4)，所述第三二極體(D3)的陽極和第四二極體(D4)的陽極連接至所述第四電阻(R4)的一端，所述第四電阻(R4)的另一端具有第五參考電壓(V5)，所述第三二極體(D3)的陽極和第四二極體(D4)的陽極為所述與門電路(7)的輸出端，所述第一 PWM驅動信號連接至所述第三二極體(D3)的陰極，所述第二 PWM驅動信號連接至所述第四二極體(D4)的陰極。
【文檔編號】H02H3/08GK104377662SQ201310349592
【公開日】2015年2月25日 申請日期:2013年8月12日 優先權日:2013年8月12日
【發明者】李躍超, 鄭東文 申請人:伊頓公司