數據處理裝置和數據處理系統的製作方法
2023-09-22 16:32:40 1
專利名稱：數據處理裝置和數據處理系統的製作方法
技術領域：
本發明涉及數據處理裝置和數據處理系統，特別是涉及具有中央處理裝置的數據處理裝置、和使用了該數據處理裝置的數據處理系統。
背景技術：
對於行動電話，不僅聲音通話，而且通過與網際網路等網絡連接，數據通信也成為主要功能。裝載於行動電話的中央處理裝置(CPU :Central Processing Unit)在進行聲音通話的情況下，將聲音轉換為數字信息而發送給基站。此外，中央處理裝置CPU進行從基站接收數字信息，並將接收到的數字信息轉換成聲音的編解碼處理。另一方面，在進行數據通信的情況下，CPU進行如下的編解碼處理對從基站、W1-FI (註冊商標)等接入點接收到的將靜止圖、動畫等作為壓縮信息的數字信息進行擴展，存儲於非易失性存儲器中或用於收看動畫等。在這樣的行動電話所代表的行動裝置中，因為由電池所驅動，所以需要使電池可驅動的時間長時間化。因此，在待機期間內，進行無線通信的基帶處理部的數據處理裝置間歇性地工作地與基站等進行通信。此外，應用處理部的數據處理裝置降低向內部的功能模塊提供的時鐘的頻率，或停止提供時鐘，或降低提供的電壓，或提供停止電壓(參照專利文獻I和專利文獻2)。此外，作為這樣的數據處理裝置所使用的非易失性存儲器，一般使用快閃記憶體。作為在該快閃記憶體中的降低功耗對策，進行降低寫入工作時的功耗(參照專利文獻3)。專利文獻1:日本特開平7-28549號公報專利文獻2 :日本特開2010-118746號公報專利文獻3 :日本特開2002-109894號公報
發明內容
在專利文獻I所記載的降低功耗技術中，在數據處理裝置執行的程序中，需要記述可否向內部的功能模塊提供時鐘、電源以及提供的時機。因此，存在這樣設定所涉及的程序的步驟數增加，用於進行實效工作的程序的編碼效率降低這樣的問題。在專利文獻2 所記載的 DVFS(Dynamic Voltage and Frequency Scaling,動態電壓和頻率調節)控制技術中，為了根據數據處理裝置的工作狀態而使向內部功能模塊提供的時鐘、電源電壓變化，需要用於監視內部功能模塊的狀態的監視電路。因此，在該監視電路的電路規模和功耗上，存在間接費用(overhead)增加這樣的問題。此外，由於數據處理裝置的功耗量的增減變大，所以存在進行設備的設計時難以估算向數據處理裝置應提供的功率這樣的問題。另外，在使用行動電話收看動畫的情況下，基帶處理部需要高品質地接收數據，而這一點較大地依賴於來自基站等發送側的電波強度，不太依賴於在基帶處理部本身中的工作狀態。另一方面，在應用處理部，需要使接收到的數據的展開擴展、數據的畫像化和聲音化、顯示和發音這樣的處理在規定時間適當地完成。此外，在進行那樣的動畫的記錄的情況下，需要使向非易失性存儲器的寫入也在規定時間內完成。另一方面，在用行動電話進行聲音通話的情況下，基帶處理部與收看動畫時的處理區別不大。另一方面，應用處理部與收看動畫時相比，對較少的數據進行展開擴展、聲音化和發音。雖然數據處理量與收看動畫時相比少，但是為了能夠長時間通話，需要即使電池的供電電壓降低，也能夠繼續進行數據處理。因此，本發明的目的在於，提供一種能夠結合使用數據處理裝置的設備的工作狀態，簡單地設定數據處理裝置的工作電壓和時鐘頻率、以及功耗大的非易失性存儲器的寫入工作的數據處理裝置和數據處理系統。本發明的一技術方案的數據處理裝置包括中央處理裝置，按照用戶程序工作；寄存器，能夠由用戶設定；非易失性存儲器；以及第I時鐘電路，向中央處理裝置和非易失性存儲器提供第I時鐘，中央處理裝置按照用戶程序，在寄存器中設定使數據處理裝置在第I模式、第2模式和第3模式中的哪一模式下工作。第I模式是能夠在外部供給電壓為相對高電壓的範圍即第I範圍內工作的模式。第2模式是能夠在外部供給電壓包括第I範圍且涵蓋到相對低電壓的範圍的第2範圍內工作的模式。在第2模式下的第I時鐘的頻率的上限比在第I模式下的第I時鐘的頻率的上限低。第3模式是低功耗工作模式，在第3模式下的第I時鐘的頻率比在第I模式下的第I時鐘的頻率和在第2模式下的第I時鐘的頻率低。根據本發明的一技術方案，能夠結合數據處理裝置的設備的工作狀態而簡單地設定數據處理裝置的工作電壓和時鐘頻率以及功耗大的非易失性存儲器的寫入工作。
圖1是表示具有數據處理裝置的數據處理系統的一個例子的圖。圖2是具有中央處理裝置的數據處理裝置的概略結構圖。圖3是表示在數據處理裝置的各工作模式下，中央處理裝置工作所需的外部提供電壓的範圍、和向中央處理裝置提供的時鐘的頻率的範圍的圖。圖4是表示在數據處理裝置的各工作模式下，從快閃記憶體讀取時所需的外部提供電壓的範圍、和讀取時向快閃記憶體提供的時鐘的頻率的範圍的圖。圖5是表示在數據處理裝置的各工作模式下，對快閃記憶體編程和擦除時所需的外部提供電壓的範圍、和編程及擦除時向快閃記憶體提供的時鐘的頻率的範圍的圖。圖6是表示數據處理裝置內的電源電路(調節器)的配置例的圖。圖7是表示包括圖2的數據處理裝置的行動裝置的工作順序的流程圖。
具體實施例方式在本發明的實施方式中，說明如下的例子在行動電話等行動裝置所使用的具備中央處理裝置CPU、非易失性存儲器的數據處理裝置中，設定考慮了這些設備的工作狀態的數據處理裝置的工作模式，實現功耗量的降低和可工作時間的長時間化。
以下，用
本發明的實施方式。[第I實施方式]圖1是表示具有數據處理裝置的數據處理系統的一個例子的圖。參照圖1，數據處理系統I包括印刷布線基板18、被裝載於印刷布線基板18上的數據處理裝置2、傳感器4、通信部6、計時器8和電池12。電池12的電壓被作為電源電壓Vcc向數據處理裝置2提供。圖2是具有中央處理裝置(CPU)的數據處理裝置的概略結構圖。在圖2中，除了一般的微型計算機的結構以外，還記載有本發明所特具有的功能部。參照圖2，數據處理裝置2包括中央處理裝置CPU、RAM (Random AccessMemory) 51、ROM (Read Only Memory) 52、快閃記憶體23、傳輸數據和地址的總線21、數據傳輸部(直接存儲器存取控制器)DMAC、模擬數字轉換部ADC、中斷控制器INTC、串行通信部SCI0、系統控制器SYSC、主時鐘電路26、主電源電路24和電壓檢測部66。中央處理裝置CPU依次執行存儲於快閃記憶體23的程序，進行數據處理裝置2整體的工作控制。中央處理裝置CPU將數據處理裝置2設定成，在高速工作模式、大電壓範圍工作模式和低功耗工作模式中的任一模式下工作。系統控制器SYSC控制數據處理裝置整體的工作。串行通信部SCIO將從外部輸入的數據存儲於RAM51。模擬數字轉換部ADC將從外部輸入的模擬信號轉換為數字值，並存儲於RAM51。數據傳輸部DMAC在將串行通信部SCIO和模擬數字轉換部ADC的數字數據存儲於RAM51時，控制經由總線21的數據傳輸。中斷控制器INTC接收外部或內部的功能部發出的中斷信號，發出對中央處理裝置CPU的中斷。中央處理裝置CPU進行與中斷內容相應的處理。主時鐘電路26包括多個時鐘源，該多個時鐘源包括低速振蕩器L0C0和高速振蕩器H0C0。主時鐘電路26產生數據處理裝置2的工作時鐘ICLK。主電源電路24使外部供給電壓Vcc降壓或升壓，並向數據處理裝置內的各構成元件提供。主電源電路24包括通過使外部供給電源電壓Vcc降壓而生成內部工作電壓Vdd等，並將其向中央處理裝置CPU等提供的降壓電路30。電壓檢測部66檢測外部供給電源電壓Vcc的值。快閃記憶體23包括快閃記憶體陣列34、接口電路31、讀出放大器32、Y解碼器33、X解碼器35、快閃記憶體電源電路(flash power supply circuit) 39、定序器(sequencer) 28、快閃記憶體寫入用時鐘電路36和間歇動作用計時器37。快閃記憶體陣列34中，多個快閃記憶體單元呈行列狀配置。接口電路31從中央處理裝置CPU經由總線21，接收快閃記憶體陣列34的地址和寫入數據(程序數據)，並且經由總線21向中央處理裝置CPU輸出來自快閃記憶體陣列34的讀出數據。讀出放大器32通過將從快閃記憶體陣列34讀出的信號與參照信號比較而輸出讀出數據。Y解碼器33對列地址(column address)進行解碼，選擇成為快閃記憶體陣列34內的讀取、編程或擦除的對象的列。X解碼器35對行地址(row address)進行解碼,選擇成為快閃記憶體陣列34內的讀取、編程或擦除的對象的行。快閃記憶體電源電路39包括第I升壓電路40和第2升壓電路41。擦除(erasing)時，因為電流的消耗量多，所以為了提高供給能力，第I升壓電路40和第2升壓電路41並行工作。編程時，僅第I升壓電路40工作。這是因為，編程時電流的消耗量少，若2臺升壓電路工作，則供給能力過高，寫入特性變差。但是在電源上升時，即使在編程時，為了儘可能早地成為能夠編程的狀態，第I升壓電路40和第2升壓電路41也可以並行地工作。此外，在後述的高速工作模式下，與大電壓範圍工作模式相比，第I升壓電路40和第2升壓電路41內的升壓所涉及的供給泵的級數變多。定序器38基於從主時鐘電路26提供的時鐘ICLK，控制從快閃記憶體陣列34的讀取，基於從快閃記憶體寫入用時鐘電路36提供的時鐘FCLK，控制快閃記憶體陣列34的編程和擦除。定序器38在讀出來自快閃記憶體陣列34的數據時，在以高電壓進行工作的情況下，由於電晶體的驅動能力提高，所以使來自快閃記憶體陣列34的讀出時機提前，從而進行高速的讀出。另一方面，定序器38在以低電壓進行工作的情況下，使來自快閃記憶體陣列34的讀出時機延緩，從而進行低速的讀出。快閃記憶體寫入用時鐘電路36輸出控制對快閃記憶體陣列34的編程和擦除的時機的時鐘FCLK。之所以這樣具備單獨的快閃記憶體寫入用時鐘電路36是因為，根據模式，在利用工作頻率較大地變化的時鐘ICLK進行編程和擦除工作時，向快閃記憶體陣列34的存儲器空間施加電壓的時間產生偏差，單元的可靠性不均。但是，快閃記憶體寫入用時鐘電路36由於消耗電流較多，所以僅在編程和擦除時工作，在使用環境下佔一大半的讀取時使快閃記憶體寫入用時鐘電路36停止，從而實現低功耗化。間歇動作用計時器37在低電力工作模式下的來自快閃記憶體23的讀取動作中，為了每隔一定時間使快閃記憶體電源電路39間歇動作，每隔一定時間輸出通知定序器38經過了一定時間的信號。參照圖1、圖2，傳感器4生成輸入到模擬數字轉換部ADC的模擬信號。通信部6進行與系統外部的數據通信控制，向串行通信部SCIO輸入數據或從串行通信部SCIO接收數據。計時器8根據數據處理裝置2設定的時間的經過對數據處理裝置2發出中斷信號。利用連接於外部的電池，向數據處理裝置2提供工作電源電壓Vcc。在這樣構成的系統中，電池的劣化(若是一次電池，則電動勢降低導致電流供給能力降低，若是二次電池，則由於反覆放電充造成蓄電能力降低而導致電流供給能力降低)的程度對數據處理裝置2的工作穩定造成影響。(關於工作模式)數據處理裝置2在高速工作模式、大電壓範圍工作模式和低功耗工作模式中的任一模式下工作。中央處理裝置CPU按照用戶程序，在模式寄存器29中設定數據處理裝置的工作模式。系統控制器SYSC按照被設定於模式寄存器29的工作模式，控制數據處理裝置2的工作。圖3是表示在數據處理裝置的各工作模式下，中央處理裝置CPU工作所需的外部供給電壓的範圍、和向中央處理裝置CPU提供的時鐘的頻率的範圍的圖。圖4是表示在數據處理裝置的各工作模式下，從快閃記憶體23讀取時所需的外部供給電壓的範圍、和讀取時向快閃記憶體23提供的時鐘的頻率的範圍的圖。圖5是表示在數據處理裝置的各工作模式下，對快閃記憶體23編程和擦除時所需的外部供給電壓的範圍、和編程及擦除時向快閃記憶體23提供的時鐘的頻率的範圍的圖。(I)高速工作模式高速工作模式是在行動裝置中收看動畫那樣的、需要進行比較高速的數據處理時所設定的模式。在除了對快閃記憶體23編程和擦除時以外，如圖3、圖4所示，需要向數據處理裝置提供相對高的外部供給電壓Vcc (2. 7V 5. 5V的第I範圍)。在對快閃記憶體23編程和擦除時，如圖5所示，需要向數據處理裝置提供2. 7V 5. 5V的範圍的外部供給電壓Vcc。在高速工作模式下，主電源電路24和快閃記憶體電源電路39的所有電源電路工作。在高速工作模式下，如圖3所示，從主時鐘電路26向中央處理裝置CPU提供IMHz 50MHz的範圍的時鐘ICLK。在高速工作模式下，在讀取時，如圖4所示，從主時鐘電路26向快閃記憶體23提供與向中央處理裝置CPU提供的相同的時鐘ICLK。在高速工作模式下，在對快閃記憶體23編程和擦除時，如圖5所示，以IMHz 30MHz的時鐘FCLK工作。該時鐘FLCK由快閃記憶體寫入用時鐘電路36生成。(2)大電壓範圍工作模式大電壓範圍工作模式是在行動裝置中聲音通話那樣的、進行比較低速的數據處理，但是需要長時間工作且在包括電池供給電壓降低的大電壓範圍工作內工作時所設定的模式。在除了對快閃記憶體23編程和擦除時以外，如圖3、圖4所示，需要向數據處理裝置2提供外部供給電壓Vcc (1. 62V 5. 5V的第2範圍)。第2範圍(1. 62V 5. 5V)包括第I範圍(2. 7V 5. 5V)且涵蓋到相對低電壓的範圍。在對快閃記憶體23編程和擦除時，如圖5所示，需要向數據處理裝置提供1. 62V 3. 6V的範圍的外部供給電壓Vcc。即，編程和擦除時的外部供給電壓的範圍包括於讀取時的外部供給電壓的範圍(第2範圍)中。在快閃記憶體23的改寫工作中，外部供給電源電壓Vcc施加於快閃記憶體電源電路內的升壓電路40、41。在大電壓範圍工作模式下，由於包括外部供給電源電壓Vcc低的部位，所以提高升壓電路40、41的升壓能力(增多供給泵的級數)。但是，若升壓電路40、41的升壓能力高，則在外部供給電源電壓Vcc高的情況下，利用升壓電路40、41升壓了的電壓的脈動變大，快閃記憶體23的改寫特性會產生偏差。因為這樣的理由，在大電壓範圍工作模式下，將外部供給電源電壓Vcc的上限設定為比高速工作模式低的值即3. 6V。在大電壓範圍工作模式下，與高速工作模式相同，主電源電路24和快閃記憶體電源電路39的所有電源電路工作。如圖3所示，從主時鐘電路26向中央處理裝置CPU提供IMHz 30MHz的範圍的時鐘ICLK0在讀取時，如圖4所示，與向中央處理裝置CPU提供相同，從主時鐘電路26向快閃記憶體23提供時鐘ICLK。大電壓範圍工作模式時的中央處理裝置CPU和快閃記憶體23的讀取時的工作頻率，與高速工作模式時的中央處理裝置CPU和快閃記憶體23的讀取時的工作頻率一部分重複，但是對於中央處理裝置CPU和快閃記憶體23的讀取時的工作頻率的上限，高速工作模式比大電壓範圍工作模式高。這樣，說明使大電壓範圍工作模式下的工作頻率的上限比高速工作模式下的工作頻率的上限低的理由。在快閃記憶體23的讀出工作中，外部供給電源電壓Vcc被使用於用於向快閃記憶體23的源電壓施加OV的電晶體。在大電壓範圍工作模式下，即使在外部供給電壓Vcc低的情況下也工作，但是在外部供給電源電壓Vcc低的情況下，流過該電晶體的電流變少。因此，需要延長讀出放大器32的讀出時間。為了能對應長時間的讀出時間，在大電壓範圍工作模式時，使工作頻率的上限比高速工作模式下的工作頻率的上限低。此外，即使延長該讀出時間且將工作頻率的上限限制為30MHz，在外部供給電源電壓Vcc高的情況下，考慮到來自快閃記憶體23的讀出正常地工作，外部供給電源電壓Vcc包括到高電壓(5. 5V)。為了對應長時間的讀出時間，也考慮有並非降低工作頻率的上限，而增加等待頻率(frequency of waiting)的另外的方法,但是在本發明的實施方式中，為了維持循環性能，不採用增加等待頻率的方法。在中央處理裝置CPU的工作中，對快閃記憶體23的讀出工作的等待頻率的增加導致中央處理裝置CPU的無用的功耗的增加，且違背了能夠實現大電壓範圍的工作的大電壓範圍工作模式的目的。在對快閃記憶體23編程和擦除時，如圖5所示，以IMHz 15MHz的時鐘FCLK工作。該時鐘FLCK由快閃記憶體寫入用時鐘電路36生成。(3)低功耗工作模式低功耗工作模式是在行動裝置中的等待接收狀態那樣的、進行低速的數據處理時所設定的模式。如圖3、圖4所示，需要向數據處理裝置提供外部供給電壓Vcc (1. 62V 5. 5V的大範圍)。如圖3所示，從主時鐘電路26向中央處理裝置CPU提供OkHz IMHz的範圍的時鐘 ICLK0在讀取時，如圖4所示，與中央處理裝置CPU提供相同，從主時鐘電路26向快閃記憶體23提供時鐘ICLK。在低功耗工作模式下，之所以即使外部供給電壓Vcc高也能夠以低速工作，是因為，在從電池獲得外部供給電源電壓Vcc時，能夠不更換電池地長期(例如I年左右)工作。此外，在低功耗工作模式下，不進行對快閃記憶體23編程和擦除。在低功耗工作模式下，與高速工作模式和大電壓範圍工作模式相比，降低電源電路的供給能力。具體而言，在低功耗工作模式下，數據處理裝置內的電源電路(調節器)中的、僅一半的電源電路(調節器)工作。這是因為，在低功耗工作模式下，不進行向快閃記憶體23的寫入工作且數據處理裝置整體以低速工作，所以認為使電源電路為高電力供給能力狀態會造成功耗浪費。此外，在低功耗工作模式下，在從快閃記憶體23的讀取動作中，通過使快閃記憶體電源電路39間歇動作而實現低功耗化。即，將讀取要求作為觸發，使快閃記憶體電源電路39起動，電壓穩定之後進行讀出，讀出完成了之後，再次使快閃記憶體電源電路39停止。定序器38接收來自間歇動作用計時器37的時機，控制這樣的間歇動作。(電力提供源的選擇)通過在數據處理裝置2內分散地配置多個電源電路，與由I個電源電路進行電力提供的情況相比，能夠縮短數據處理裝置內的電源供給。能抑制由電源供給所具有的電阻帶來的電力損失，還能夠根據所工作的電源電路的數量來控制與工作狀態相應的電源供給能力。圖6是表示數據處理裝置內的電源電路(調節器)的配置例的圖。參照圖6，數據處理裝置2形成在半導體基板100上。半導體基板100包括第I區域101、第2區域102、第3區域103和第4區域104。第I區域101是用於配置與信號和電源等的外部的輸入輸出相關的多個外部端子，例如焊盤電極120的區域。第2區域102與第I區域I相接地設置。第2區域102是用於配置在半導體基板100與外部之間輸入輸出信號或電源所相關的緩存器和保護元件的區域。第2區域102被設置成，以一定的寬度在晶片上圍繞。該一定的寬度大致由與輸入輸出相關的緩存器和保護元件的大小規定。第3區域103是用於配置內部電路，例如CPU、存儲器和一部分周邊電路的區域。配置於第3區域103的內部電路在無需工作的情況下，在低功耗模式下停止工作。第4區域104是配置內部電路，例如系統控制器SYSC、中斷控制器INTC、低速振蕩器LOCO等的區域。這些電路即使在低功耗模式下也維持工作。利用第2區域102的未配置緩存器和保護元件的部分，分散配置多個調節器PGO PG7。調節器PGO PG7如圖2所表示那樣，包括於主電源電路24和快閃記憶體電源電路39中。圖示的調節器PGO PG7中的、調節器PGO、PGU PG6、PG7在所有的模式下提供電力。這些調節器如中斷控制器INTC那樣，向即使是低功耗狀態也需要工作的功能部提供電力。調節器PGO PG7中的、調節器PG2、PG3、PG4、PG5隻限於高速工作模式和大電壓範圍工作模式時提供電力。(行動裝置的工作)圖7是表示包括圖2的數據處理裝置的行動裝置的工作順序的流程圖。通過圖7，在數據處理裝置2從用戶接收了數據通信的要求的情況下(在步驟SlOl中為是)，在由電壓檢測部66檢測到的外部供給電壓Vcc在2. 7V以上且5. 5V以下的範圍時(在步驟S102中為是)，中央處理裝置CPU在模式寄存器29中設定「高速工作模式」(步驟S103)。另外，中央處理裝置CPU開始由數據通信程序所決定的處理。系統控制器SYSC從主時鐘電路26向中央處理裝置CPU和快閃記憶體23等提供被數據通信程序決定的IMHz 50MHz的範圍的頻率的時鐘ICLK(步驟S104)。中央處理裝置CPU在由數據通信程序所決定的處理為從快閃記憶體23讀出數據的情況下(在步驟S105中為是)，進行「高速工作模式」下的高速讀取。即，利用IMHz 50MHz的範圍內的時鐘ICKL進行讀取(步驟S106)。定序器38在由數據通信程序所決定的處理為對快閃記憶體23的編程或擦除數據的情況下(在步驟S107中為是)，僅限於由電壓檢測部66檢測到的外部供給電壓Vcc在2. 7V以上且5. 5V以下的範圍時(在步驟S108中為是)，進行「高速工作模式」下的高速編程或高速擦除。即，利用IMHz 30MHz的範圍內的時鐘FCLK進行編程或擦除(步驟S109)。中央處理裝置CPU重複自步驟S105起的處理直到數據通信程序結束(在步驟SllO中為是)。在數據處理裝置2從用戶接收了聲音通信的要求的情況下(在步驟Slll中為是)，在由電壓檢測部66檢測到的外部供給電壓Vcc在1. 62V以上且5. 5V以下的範圍時(在步驟SI 12中為是)，中央處理裝置CPU在模式寄存器29中設定「大電壓範圍工作模式」。另外，中央處理裝置CPU開始由聲音通信程序所決定的處理。系統控制器SYSC從主時鐘電路26向中央處理裝置CPU和快閃記憶體23等提供由聲音通信程序所決定的IMHz 30MHz的範圍的頻率的時鐘ICLK(步驟SI 14)。系統控制器SYSC在由聲音通信程序所決定的處理為從快閃記憶體23讀出數據的情況下(步驟S115中為是)，進行「大電壓範圍工作模式」下的讀取。即，利用IMHz 30MHz的範圍內的時鐘ICKL進行讀取(步驟SI 16)。定序器38在由聲音通信程序所決定的處理為對快閃記憶體23的編程或擦除數據的情況下(步驟SI 17中為是)，僅限於由電壓檢測部66檢測到的外部供給電壓Vcc在1. 62V以上且3. 6V以下的範圍時(在步驟S118中為是)，進行「大電壓範圍工作模式」下的編程或擦除。即，利用IMHz 15MHz的範圍內的時鐘FCLK進行編程或擦除(步驟S119)。中央處理裝置CPU重複自步驟S115起的處理直到聲音通信程序結束(在步驟S120中為是)。在數據處理裝置2從用戶接收了其他的要求的情況下，或什麼要求都沒接收的情況下(在步驟S121中為是)，在由電壓檢測部66檢測到的外部供給電壓Vcc在1. 62V以上且5. 5V以下的範圍時(在步驟S122中為是)，中央處理裝置CPU在模式寄存器29中設定「低功耗工作模式」(步驟S123)。另外，中央處理裝置CPU開始由其他的程序所決定的處理。例如，間歇性地進行確認有無來電等處理。系統控制器SYSC從主時鐘電路26向中央處理裝置CPU和快閃記憶體23等提供由其他的程序所決定的OkHz IMHz的範圍的頻率的時鐘ICLK。此外，系統控制器SYSC進行控制，使得構成電源電路的調節器PGO PG7中的、僅調節器PGO、PGU PG6、PG7工作(步驟 S124)。系統控制器SYSC在由其他的程序所決定的處理為從快閃記憶體23讀出數據的情況下(在步驟S125中為是)，進行「低功耗工作模式」下的低速讀取。即，利用OkHz IMHz的範圍內的時鐘ICKL進行讀取(步驟S126)。中央處理裝置CPU重複自步驟S125起的處理直到其他的程序結束(在步驟S127中為是)。如上所述，根據本發明的實施方式，能夠結合數據處理裝置的設備的工作狀態而簡單地設定數據處理裝置的工作電壓和時鐘頻率以及快閃記憶體的寫入工作。此外，因為能削減那樣的工作設定所涉及的程序的步驟數，所以能增加程序的編碼效率。應該認為，本次所公開的實施方式在所有的方面都是例示而不是限制性的內容。本發明的範圍不是由上述的實施方式的說明而是由權利要求表示，包括與權利要求等同的意思以及範圍內的所有的變更。附圖標記的說明I數據處理系統、2數據處理裝置、4傳感器、6通信部、8計時器、12電池、14端子、18印刷布線基板、21總線、23快閃記憶體、24主電源電路、26主時鐘電路、29模式寄存器、30降壓電路、31接口電路、32讀出放大器、33 Y解碼器、34快閃記憶體陣列、35 X解碼器、36快閃記憶體寫入用時鐘電路、37間歇動作用計時器、38定序器、39快閃記憶體電源電路、40第I升壓電路、41第2升壓電路、51 RAM,52 ROM,66電壓檢測部、ADC模擬數字轉換部、CPU中央處理裝置、DMAC數據傳輸部、INTC中斷控制器、SCIO串行通信部、SYSC系統控制器、HO⑶高速振蕩器、LOCO低速振蕩器。
權利要求
1.一種數據處理裝置，其特徵在於， 該數據處理裝置(2)包括 中央處理裝置(CPU)，按照用戶程序進行工作； 寄存器(29)，能夠由用戶設定； 非易失性存儲器(23);以及 第I時鐘電路(26)，向所述中央處理裝置(CPU)和所述非易失性存儲器(23)提供第I時鐘， 所述中央處理裝置(CPU)按照所述用戶程序，在所述寄存器(29)中設定使所述數據處理裝置(2)在第I模式、第2模式和第3模式中的哪一模式下工作， 所述第I模式是能夠在外部供給電壓為相對高電壓的範圍即第I範圍中工作的模式，所述第2模式是能夠在第2範圍中工作的模式，所述第2範圍是所述外部供給電壓包括所述第I範圍且涵蓋到相對低電壓的範圍，在所述第2模式下的所述第I時鐘的頻率的上限比在所述第I模式下的所述第I時鐘的頻率的上限低， 所述第3模式是低功耗工作模式，在所述第3模式下的所述第I時鐘的頻率比在所述第I模式下的所述第I時鐘的頻率和在所述第2模式下的所述第I時鐘的頻率低。
2.根據權利要求1所述的數據處理裝置，其特徵在於， 所述數據處理裝置(2)還包括定序器(38)， 該定序器(38)在所述第I模式下，僅限於所述外部供給電壓在所述第I範圍時，進行對所述非易失性存儲器(23)的編程和消去處理。
3.根據權利要求1所述的數據處理裝置，其特徵在於， 所述數據處理裝置(2)還包括定序器(38)， 該定序器(38)在所述第2模式下，僅限於所述外部供給電壓在所述第2範圍內且在比所述第2範圍的上限電壓低的規定電壓以下時，進行對所述非易失性存儲器(23)的編程和消去處理。
4.根據權利要求1所述的數據處理裝置，其特徵在於， 所述數據處理裝置(2)還包括第2時鐘電路(36)， 該第2時鐘電路(36)在所述第I模式和所述第2模式下，提供用於對所述非易失性存儲器(13)進行編程和消去的第2時鐘。
5.根據權利要求1所述的數據處理裝置，其特徵在於， 所述數據處理裝置(2)還包括對所述非易失性存儲器(23)進行編程和消去處理的定序器(38)， 所述定序器(38)在所述第3模式下，不進行對所述非易失性存儲器(23)的編程和消去處理。
6.根據權利要求1所述的數據處理裝置，其特徵在於， 所述數據處理裝置(2)包括生成向所述非易失性存儲器(23)提供的升壓電壓的第I升壓電路(40)和第2升壓電路(41)， 所述第I升壓電路(40)在編程時和消去時，生成並輸出所述升壓電壓， 所述第2升壓的電路(41)僅在消去時，生成並輸出所述升壓電壓。
7.根據權利要求1所述的數據處理裝置，其特徵在於，所述數據處理裝置還包括 電源電路(39)，向所述非易失性存儲器(23)提供電力； 定序器(38)，在所述第3模式下，在從所述非易失性存儲器(23)讀取的讀取動作中，使所述電源電路(39)每隔一定時間間歇動作；以及 間歇動作用計時器(37)，向所述定序器(38)通知經過了所述一定時間。
8.一種數據處理系統，其特徵在於， 該數據處理系統(I)包括 印刷布線基板(18);以及 數據處理裝置(2)，裝載於所述印刷布線基板(18)， 所述數據處理裝置(2)包括 中央處理裝置(CPU)，按照用戶程序進行工作； 寄存器(29)，能夠由用戶設定； 非易失性存儲器(23);以及 第I時鐘電路(26)，向所述中央處理裝置(CPU)和所述非易失性存儲器(23)提供第I時鐘， 所述中央處理裝置(CPU)按照所述用戶程序，在所述寄存器(29)中設定使所述數據處理裝置(2)在第I模式、第2模式和第3模式中的哪一模式下工作， 所述第I模式是能夠在外部供給電壓為相對高電壓的範圍即第I範圍中工作的模式，所述第2模式是能夠在第2範圍中工作的模式，所述第2範圍是所述外部供給電壓包括所述第I範圍且涵蓋到相對低電壓的範圍，在所述第2模式下的所述第I時鐘的頻率的上限比在所述第I模式下的所述第I時鐘的頻率的上限低， 所述第3模式是低功耗工作模式，在所述第3模式下的所述第I時鐘的頻率比在所述第I模式下的所述第I時鐘的頻率和在所述第2模式下的所述第I時鐘的頻率低。
全文摘要
主時鐘電路(26)向中央處理裝置(CPU)和非易失性存儲器(23)提供第1時鐘。中央處理裝置(CPU)按照用戶程序，設定使數據處理裝置在高速工作模式、大電壓範圍工作模式和低功耗工作模式中的某一模式下工作。高速工作模式是能夠在外部供給電壓為相對高電壓的範圍即第1範圍內工作的模式。大電壓範圍工作模式是能夠在外部供給電壓包括第1範圍且涵蓋到相對低電壓的範圍的第2範圍內工作的模式，在第2模式下的第1時鐘的頻率的上限比在第1模式下的第1時鐘的頻率的上限低。在低功耗工作模式下的第1時鐘的頻率比在高速工作模式下的第1時鐘的頻率和在大電壓範圍工作模式下的第1時鐘的頻率低。
文檔編號G06F15/78GK103069409SQ20108006877
公開日2013年4月24日 申請日期2010年8月26日 優先權日2010年8月26日
發明者作川守, 藤戶正道, 瀨戶川潤, 高橋將, 吉村晉亮 申請人:瑞薩電子株式會社