半導體器件和同一晶片上集成角形器件與平面器件的方法

2023-10-21 06:14:17 1

專利名稱：半導體器件和同一晶片上集成角形器件與平面器件的方法
半導體器件和同一晶片上集成 角形器件與平面器件的方法技術領域0001本發明涉及半導體和半導體製造，並且更具體地，涉及 使用混合取向技術(HOT)，以及在混合取向的襯底上集成的器件。
背景技術：
已經研究了實現在不同結晶取向的區域中形成的 MOSFET的幾種現有技術的方法。例如，M. Yang等人在2003年的 IEEE IEDM中的"High-Performance CMOS Fabricated on Hybrid Substrate with Different Crystal Orientations"以及2004年的IEEE VLSI Tech Symposium中的"On the Integration of COMS with Hybrid Crystal Orientations",這兩者都提供了包括不同晶體取向的 不同平面區域的半導體襯底。此外，混合取向技術已在現有技術中進 行了描述，例如，在授予Leong等人的美國專利No. 6815278中。Leong 等人描述了這樣的集成半導體器件將集成半導體器件形成在具有為 特定器件提供最優化的性能的不同晶體取向的絕緣體上矽(SOI)襯底上。另一示例包括授予Nowak的美國專利號No. 6995456。
圖4A是示出圖3A的器件的截面視圖，其中柵氧化物被形 成在矽島的兩個晶體表面上方；00201圖4B是圖4A所示的器件的頂視圖5B是圖5A所示的器件的頂視圖8A是示出圖7A的器件的截面視圖，其中執行注入步驟 以防止經1務整的溝道的洩漏；
圖9B是圖9A所示的器件的頂視圖24是圖23的器件的截面視圖，其示出了柵導體的沉積；
圖31是圖30的器件的截面視圖，其示出了在源極和漏極 的注入之後的器件；
本實施例提供了一種用於形成混合取向半導體器件而沒 有現有技術遇到的缺陷問題的可替換結構和方法。有利地，本原理提 供了沒有缺陷的混合取向器件和具有低的柵極和結洩漏的電路。此 外，將NMOS器件提供在標準平面(100)襯底上，而使用新的側壁器件 技術將PMOS器件提供在(110)表面上。如果將一部分溝道形成在(IOO) 表面上而將另一部分溝道形成在(110)表面的側壁上，那麼提供MOS 器件。使第一部分和第二部分的比率可調，從而可將淨溝道電導率調 整為特定的值。僅將結晶取向描述為括號中的數字，例如，(IIO)或(100)。
參考圖6A和6B,使柵極掩模108形成圖案，並且對導電柵 極材料107進行蝕刻以形成柵極區109。在限定柵極區109之後，圖6A 所示的截面形狀包括卯。角。該器件包括角形柵極以形成角形柵極器區109的每一側上都被清理掉。執行源極/漏極注入以在有源區103中摻 雜和形成源極區94和漏極區96。
圖ll示出了溝道寬度為W1的側壁柵極結構120的透視 圖。在

圖12中，示出了角形柵極結構123。角形柵極結構123具有擁 有寬度為"W1"的溝道的第一部分，用於允許載流子在(110)表面傳輸； 以及擁有寬度為"W2"的溝道的第二部分，用於允許載流子在(100)表 面傳輸。0076圖13示出了沒有修整方案的角形器件130。溝道在(IIO) 表面131和(100)表面133上方延伸。通過控制矽103的大小/尺寸可控制 溝道尺寸。例如，如果沿著131和133的尺寸相等，那麼50%的溝道處 於(110)表面，而50%的溝道處於(100)表面。[00771圖14示出了具有修整方案的角形器件135。溝道在(IIO) 表面137和(100)表面139上方延伸。如上所述，通過控制矽103的大小/ 尺寸並通過修整柵導體107可控制溝道尺寸。如果選擇所述尺寸並且13修整沿著139的柵極，那麼可選擇性地調節溝道。例如，67%的溝道 可處於(110)表面，而33%的溝道可處於(100)表面。也可採用其它比例。 [00781下面的附圖將圖解性地示出HOT器件的集成工藝。應該 理解，除了說明和描述的那些之外或者與其組合，可代替地利用其它 結構和材料。[0079參考圖15， SOI晶片104具有位於埋置氧化物層100頂部上 的矽薄層103。將埋置氧化物層100提供在矽襯底102上。根據一個實 施例，使用晶片104作為起始材料。[0080參考圖16,從層103形成多個矽島103，，並且該多個珪島 103，被淺溝槽隔離結構101圍繞。如圖17所示，沉積軍電介質膜300。 罩膜300可包括氧化物、氮化物和氮氧化物等，並且可利用CVD或等 同的工藝來沉積。在圖18中，用掩模310來限定腔區。可沉積光致抗 蝕劑或其它掩模，並且在要提供腔的適當位置處對其形成圖案。[0081參考圖19和圖20，晶片104被蝕刻以去除腔區中暴露的軍 膜300，並且晶片104被進一步蝕刻以去除暴露的STI材料101來形成腔 區330。對STI材料101的蝕刻是相對於區域103，中的矽有選擇性的。0082參考圖21和22，剝去掩模310(例如，光致抗蝕劑)並且通 過選擇性的幹法蝕刻或溼法蝕刻來去除軍膜300 。在圖23和圖24中， 柵氧化物106被形成在區域103，的暴露矽表面上，並且沉積了導電柵極 材料107。[0083參考圖25,塗敷和利用光致抗蝕劑掩模322來限定角形柵 極器件370A、 370B以及水平平面柵極器件380。通過選擇性蝕刻工藝 來對柵極材料107形成圖案以同時形成角形柵極371和372以及平面柵 極373。[0084參考圖27和28,可在層322中可選地形成可替換圖案以利 用修整工藝來形成不同的溝道尺寸。調整層322以修改器件370A的柵 極結構，從而使器件370A成為側壁柵極PMOS1，使器件370B成為角 形柵極PMOS2，以及使器件380成為平面柵極NMOS。根據本原理可 提供任何修整量的這些器件的任何組合。[0085參考圖29，在對柵導體材料107構圖之後(如圖26或圖28 所描繪的)，可利用遮蔽掩模375來執行在PMOS器件370A和370B上的 源極/漏極注入。遮蔽掩模375保護在注入期間其它器件(例如，器件380) 或組件以免遭摻雜劑。在圖30中，可使用另一遮蔽掩模385來執行在 NMOS器件380上的源極/漏極(S/D)注入。0086參考圖31，並排地形成角形PMOS器件370A和370B以及 平面NMOS器件380。在形成器件370A、 370B和380後，應用傳統的線 後端工序(BEOL)工藝步驟以穿過電介質層402形成與器件370A、370B 和380的接觸件400，如圖32所示。[0087參考圖33A，圖解說明地示出了器件450的截面視圖，器 件450具有並排配置在一起的角形器件420、側壁器件430和平面器件 440。由"W"來表示角形器件420的溝道寬度。[0088參考圖33B，示出了圖33A的器件450的頂視圖，其中去除 了電介質層以允許觀察組件區域。角形器件420包括由"L"表示的溝道 長度。對於這些器件和對於這些器件的組合，也考慮其它配置、高寬 比和布局。[0089參考圖34A和34B,根據不同配置示出了具有角形器件520 和530以及平面器件540的器件550的截面視圖和頂視圖。角形器件530 和平面器件540共享由單個接觸件(400)激活的柵極(導電材料107)。[0090可以具有其它實施例，其允許針對角形器件進行溝道調 整。在圖35和圖36中描述了一個示例。圖35包括以與圖3A中示出的方 式相同的方式形成的腔92。然而，可及早地停止蝕刻工藝或者可採用 單獨的沉積工藝來維護鄰近半導體103的材料575。以這種方式，可控 制形成側壁570上的溝道寬度，從而控制在(110)表面上的溝道區域的 量，如圖36所示。材料575可包括STI材料101的蝕刻部分或者單獨沉 積的電介質材料。材料575相對於半導體103的高度將用來控制沿著垂 直表面570的溝道寬度。[0091應該理解，表面(110)和(100)根據所給出的器件如何在半 導體襯底或材料中形成而可彼此互換。[0092已經說明了用於半導體器件的無缺陷的混合取向技術的 優選實施例(其旨在作為說明性的而非限制性的)，應該注意，根據以 上示教，本領域的技術人員可做出修改和改變。所以，應該理解，在公開的特定實施例中可做出各種改變，其落入本發明如所附權利要求 所概括的範圍和精神內。由此，已經說明了按專利法要求的細節和特 性的本發明的各個方面，在所附權利要求書中闡述所要求保護並且希 望被以後的專利保護的本發明的各個方面。
權利要求
1.一種半導體器件，包括具有至少兩種晶體取向的半導體材料，該半導體材料形成所述器件的有源區；和在所述至少兩個晶體取向上形成的器件溝道，其包括在所述半導體材料的第一晶體取向表面中形成的第一區域和在所述半導體材料的第二晶體取向表面中形成的第二區域，其中所述第一晶體取向表面與所述第二晶體取向表面形成夾角，並且所述器件溝道至少覆蓋所述夾角的交叉點。
2. 如權利要求l所述的器件，其中，所述半導體材料包括矽，而 所述第一晶體取向表面包括(110)表面和(100)表面中的一個。
3. 如權利要求2所述的器件，其中，所述第二晶體取向表面包括 所述(110)表面和所述(100)表面中的另 一個。
4. 如權利要求l所述的器件，其中，所述第一晶體取向表面被形 成在村底中的垂直側壁上。
5. 如權利要求4所迷的器件，其中，所述第二晶體取向表面被形 成在所述襯底的水平部分上。
6. 如權利要求l所述的器件，其中，所述半導體材料包括絕緣體 上矽村底的矽層。
7. 如權利要求l所述的器件，其中，所述第一區域包括第一溝道 尺寸，而所述第二區域包括第二溝道尺寸。
8. 如權利要求7所述的器件，其中，所述第一溝道尺寸和所述第 二溝道尺寸基本上相等。
9. 如權利要求7所述的器件，其中，所述第一溝道尺寸小於所述 第二溝道尺寸。
10. 如權利要求l所述的器件，其中，所述有源區包括在所述器 件溝道的一側上的源極，並且包括在所述器件溝道的另一側上的漏 極，使得所述器件溝道在至少兩種晶體取向上提供所述源極和所述漏極之間的傳導。
11. 如權利要求l所述的器件，其中，所述夾角基本上是垂直的。
12. —種用於形成角形器件的方法，包括 在絕緣體上矽(SOI)晶片上形成由隔離區圍繞的矽島； 形成與所述矽島相鄰的腔以暴露至少兩個矽表面，其中每個表面具有不同的結晶取向；在所述至少兩個矽表面上形成柵氧化物以限定器件溝道，使得所 述器件溝道在所述至少兩個矽表面上方延伸；以及通過在所述至少兩個矽表面上方沉積柵導體來形成柵導體。
13. 如權利要求12所述的方法，還包括形成所述角形器件的源極 和漏極注入區。
14. 如權利要求12所述的方法，還包括通過去除所述柵導體的一 部分來修整所述器件溝道的溝道寬度。
15. —種用於在同一晶片上集成角形器件和平面器件的方法，包括在絕緣體上矽(SOI)晶片上形成多個由隔離區圍繞的矽島； 形成與所述矽島相鄰的多個腔以暴露至少兩個矽表面，其中每個表面具有不同的結晶取向；在所述至少兩個矽表面上形成柵氧化物以限定器件溝道，使得對於角形器件，所述器件溝道在所述至少兩個矽表面上延伸，而對於平面器件，所述器件溝道在所述至少兩個矽表面中的一個上延伸；以及 通過在所述至少兩個矽表面上沉積柵導體來形成所述角形器件 的柵導體，同時通過在所述至少兩個矽表面中的一個上沉積柵導體來形成所述平面器件的柵導體。
16. 如權利要求15所述的方法，還包括形成所述角形器件和所述平面器件的源極和漏極注入區。
17. 如權利要求16所述的方法，其中，形成遮蔽掩模以用於角形 器件注入和平面器件注入處理中的一個。
18. 如權利要求15所述的方法，還包括通過去除所述柵導體的一部分來修整所述角形器件的溝道寬度。
19. 如權利要求18所述的方法，其中，修整包括去除所述柵導體 的整個水平部分，使得只在垂直側壁上形成所述器件的器件溝道。
20. 如權利要求15所述的方法，其中，所述角形器件包括PMOS 器件，而所述平面器件包括NMOS器件。
全文摘要
公開了半導體器件和在同一晶片上集成角形器件與平面器件的方法。該半導體器件包括具有兩種晶體取向的半導體材料。該半導體材料形成器件的有源區。在兩個晶體取向上形成器件溝道，其包括在半導體材料的第一晶體取向表面中形成的第一區域、以及在半導體材料的第二晶體取向表面中形成的第二區域，其中第一晶體取向表面與第二晶體取向表面形成夾角，並且器件溝道至少覆蓋夾角的交叉點。
文檔編號H01L29/78GK101262008SQ20081008134
公開日2008年9月10日 申請日期2008年2月25日 優先權日2007年3月6日
發明者拉齊夫·V·約什, 歐陽旭, 許履塵 申請人:國際商業機器公司