互連結構的形成方法與流程

2023-10-21 05:32:47 3

本發明涉及半導體技術領域，特別涉及互連結構的形成方法。

背景技術：
隨著半導體晶片的集成度不斷提高，電晶體的特徵尺寸在不斷縮小。由於鋁的高電阻特性，銅互連逐漸替代鋁互連成為金屬互連的主流，現在廣泛採用的銅導線的製作方法是大馬士革工藝的鑲嵌技術，其中溝槽優先雙大馬士革工藝是實現銅導線和通孔銅一次成形的方法之一。請參考圖1～圖4，為現有技術的銅互連結構的形成方法的剖面示意圖。請參考圖1，在基底10上形成介質層11，並且在所述介質層11內形成開口12。形成所述開口12的方法包括：在所述介質層11的表面上旋塗光刻膠並圖案化；然後以所述圖案化的光刻膠為掩膜對所述介質層11進行刻蝕，形成開口12，然後去除剩餘的光刻膠。請參考圖2，在所述開口12的底部和側壁以及所述介質層表面形成阻擋層13。所述阻擋層13可以防止後續形成的互連線內的金屬向外擴散。請參考圖3，在所述開口12中填充金屬銅，形成銅互連線14，並對所述銅互連線14進行平坦化，暴露出介質層11的表面。請參考圖4，在所述介質層11和銅互連線14表面形成蓋帽層15。所述蓋帽層的材料為SiN等介質材料，以保護所述介質層11和銅互連線14構不受後續工藝的影響。但是，所述銅互連線14與蓋帽層15的材料性質相差較大，所以兩者之間的粘附強度較低，使得銅在銅互連線14與蓋帽層15的界面具有較高的擴散和電遷移效率。金屬電遷移的同時會伴隨著質量的輸運，通常銅互連線因銅離子的電遷移會在局部區域產生由質量堆積而出現小丘，或由質量虧損出現空洞，從而造成電路性能退化或失效，嚴重影響電路的可靠性。更多關於互連結構的技術請參考公開號為US20040187304A1的美國專利。

技術實現要素：
本發明解決的問題是提供一種互連結構的形成方法，提高電路的性能。為解決上述問題，本發明的技術方案提出了一種金屬互連結構的形成方法，包括：提供基底，所述基底表面具有介質層；在所述介質層表面形成硬掩膜層，所述硬掩膜層具有開口，暴露出介質層的部分表面；以所述硬掩膜層為掩膜，刻蝕所述介質層，在所述介質層內形成第一開口，所述第一開口的深度小於介質層的高度；對所述第一開口的側壁和底部進行處理，形成犧牲層；以所述硬掩膜層為掩膜，沿第一開口刻蝕所述犧牲層和介質層，形成溝槽，所述溝槽深度小於介質層的高度；填充所述溝槽，形成金屬層，所述金屬層填充滿所述溝槽並覆蓋硬掩膜層的表面；以介質層為停止層，對所述金屬層進行平坦化，暴露出犧牲層和介質層的表面；去除所述犧牲層，在所述金屬層兩側形成第二開口；在所述第二介質層、金屬層表面形成蓋帽層，所述蓋帽層填充滿所述第二開口。可選的，所述第一開口的底部低於硬掩膜層表面可選的，對所述第一開口的側壁和底部進行處理，形成犧牲層的方法為等離子體處理。可選的，所述等離子體處理採用含O2的氣體作為等離子體源。可選的，所述犧牲層與第一介質層之間的選擇刻蝕比大於5:1。可選的，所述犧牲層中碳元素的質量濃度小於介質層中碳元素的質量濃度，所述犧牲層中碳元素的質量濃度小於5%。可選的，所述犧牲層的厚度為可選的，去除所述犧牲層的方法為溼法刻蝕工藝。可選的，去除所述犧牲層的方法為採用HF溶液作為刻蝕溶液，所述溼法刻蝕工藝採用HF溶液作為刻蝕溶液，所述HF溶液中，H2O與HF的摩爾比為300:1～1000:1。可選的，所述介質層包括位於基底表面的刻蝕阻擋層和位於所述刻蝕阻擋層表面的低K介質層。可選的，所述刻蝕阻擋層的材料為SiN、SiCN或SiONCH，厚度為可選的，所述低K介質層的材料為碳化矽、碳氧化矽、有機矽氧烷聚合物、氟碳化合物。可選的，所述硬掩膜層為堆疊結構，包括第一硬掩膜層和位於所述第一硬掩膜層表面的第二硬掩膜層。可選的，所述第一硬掩膜層的材料為SiO2。可選的，所述第二硬掩膜層的材料為TiN。可選的，還包括：在形成所述犧牲層之後，在所述硬掩膜層和第一開口內形成圖形化掩膜層，所述圖形化掩膜層暴露出第一開口底部的犧牲層的部分表面；以所述圖形化掩膜層為掩膜，刻蝕所述犧牲層和第一介質層，形成通孔。可選的，所述圖形化掩膜層的材料為光刻膠。可選的，所述金屬層包括覆蓋溝槽和通孔內壁的擴散阻擋層和位於所述 擴散阻擋層表面的銅金屬層。可選的，所述擴散阻擋層的材料為Ta、TaN、Ti、TiN、Ru、RuN、W或WN，厚度範圍為可選的，所述蓋帽層的材料為SiN、SiCN、SiOCH或SiONCH，厚度範圍為與現有技術相比，本發明具有以下優點：本發明的技術方案，在介質層內形成第一開口，對所述第一開口的內壁進行處理，形成犧牲層；沿所述第一開口刻蝕第一開口底部的犧牲層和介質層，形成溝槽，在所述溝槽內形成金屬層，並且第一開口側壁的犧牲層位於所述金屬層兩側；去除所述犧牲層，在所述金屬層形成第二開口；在所述金屬層和介質層表面形成蓋帽層，所述蓋帽層覆蓋金屬層，並填充滿所述第二開口。由於蓋帽層填充滿金屬層兩側的第二開口，所以蓋帽層與金屬層的接觸面積增大，提高了金屬層與蓋帽層的黏附特性，可以有效降低金屬層的電遷移特性，從而提高互連結構的可靠性。進一步的，採用等離子體處理工藝，對第一開口內壁的介質層進行處理形成犧牲層，使所述犧牲層的厚度均勻。採用含有氧氣的氣體作為等離子體源，對介質層進行處理，氧離子與介質層中的碳元素反應，形成CO2，消耗第一開口內壁處的介質層中的碳元素，使形成的犧牲層中的碳元素濃度小於介質層中的碳元素濃度，接近於零，從而後續通過溼法刻蝕工藝去除所述犧牲層，與介質層相比，具有較高的刻蝕選擇比，不會對介質層和金屬層表面造成損傷，可以提高後續沉積形成的第二開口內的蓋帽層的質量。進一步的，所述金屬層包括擴散阻擋層和位於所述擴散阻擋層表面的銅金屬層。所述第二開口內的蓋帽層覆蓋在擴散阻擋層表面，所述蓋帽層與擴散阻擋層的材料之間的粘附性較高，整體上提高了蓋帽層與金屬層之間的粘 附性，降低了金屬層的電遷移特性，從而提高了互連結構的可靠性。附圖說明圖1至圖4是本發明的現有技術形成互連線的剖面示意圖；圖5至圖17是本發明的實施例中形成互連結構的過程示意圖。具體實施方式如背景技術中所述，現有技術中的互連結構表面的蓋帽層與金屬互連層的粘附強度較低，互連金屬在蓋帽層與金屬互連層界面的電遷移情況嚴重，影響電路的性能。本發明的技術方案，提供了一種互連結構的形成方法，提高所述蓋帽層與互連線之間的粘附強度，從而減低互連線的金屬電遷移，提高電路的性能。為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施方式做詳細的說明。所描述的實施例僅僅是本發明的可實施方式的一部分，而不是其全部。在詳述本發明實施例時，為便於說明，示意圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發明的保護範圍。此外，在實際製作中應包含長度、寬度及深度的三維空間尺寸。根據所述實施例，本領域的普通技術人員在無需創造性勞動的前提下可獲得的所有其它實施方式，都屬於本發明的保護範圍。因此本發明不受下面公開的具體實施的限制。請參考圖5，提供基底100，所述基底表面具有介質層110，所述介質層110包括位於基底100表面的刻蝕阻擋層101和所述刻蝕阻擋層101表面的低K介質層102。所述基底100為半導體襯底，所述半導體襯底內形成有半導體器件（圖中未示出）。所述基底100還可以是形成在襯底（未示出）上的介質材料層，所述介質材料層內形成有插塞等互連結構。所述介質層110作為層間介質層，後續在所述介質層110內形成互連結構。所述介質層110包括刻蝕阻擋層101和低K介質層102。所述刻蝕阻擋層101的材料為SiN、SiCN或SiONCH，所述刻蝕阻擋層101的厚度為所述刻蝕阻擋層101一方面保護基底100內的半導體器件或互連結構不受後續工藝的影響，另一方面作為刻蝕低K介質層102的停止層，並且可以防止在所述低K介質層102內形成的互連結構的金屬向下層擴散。低K介質材料一般是在氧化矽或者多孔氧化矽中摻入碳元素來降低材料的K值，所述低K介質層102的材料為碳化矽、碳氧化矽、有機矽氧烷聚合物、氟碳化合物等低K介質材料。所述低K介質層102採用旋塗或化學氣相沉積工藝形成。在所述低K介質層102內形成互連結構，可以降低互連線之間的電容，降低互連線的時間常數，減少電路信號的延遲。本實施例中，所述低K介質層102的材料為碳氧化矽（SiCOH）。請參考圖6，在所述介質層110表面形成硬掩膜層120，所述硬掩膜層120具有開口，暴露出介質層110的部分表面。本實施例中，所述硬掩膜層120為堆疊結構，包括第一硬掩膜層103和位於所述第一硬掩膜層103表面的第二硬掩膜層104。具體的，所述第一硬掩膜層103採用化學氣相沉積工藝形成，所述第一硬掩膜層103的材料為SiO2；所述第二硬掩膜層104採用物理氣相沉積工藝形成，所述第二硬掩膜層104的材料為TiN。在所述硬掩膜層120內形成開口的方法包括：在所述介質層110表面依次沉積形成第一硬掩膜層103和第二硬掩膜層104，形成硬掩膜層120；在所述硬掩膜層120表面形成圖形化光刻膠層（未示出），所述圖形化光刻膠層暴露出開口的位置，向下依次刻蝕所述第二硬掩膜層104暴露出第一硬掩膜層的表面；去除所述光刻膠層；以所述第二硬掩膜層104為掩膜，刻蝕第一硬 掩膜層103，暴露出介質層110的部分表面，形成開口。採用堆疊結構的硬掩膜層，可以保護所述介質層110的表面在形成開口的過程中不受到損傷。所述開口定義了後續在介質層110中形成的互連結構的位置。請參考圖7，以所述硬掩膜層120為掩膜，刻蝕所述介質層110，在所述介質層110內形成第一開口105，所述第一開口105的深度小於介質層的高度。具體的，以所述硬掩膜層120為掩膜，採用等離子體刻蝕工藝，沿所述開口刻蝕介質層110，形成第一開口105。所述第一開口105的底面低於硬掩膜層表面所述第一開口105的位置即為後續形成互連結構的位置。請參考圖8，對所述第一開口105的側壁和底部進行處理，形成犧牲層106。所述犧牲層106與低K介質層104相比，碳含量較低，接近於零。因此在溼法刻蝕去除犧牲層106時兩者之間具有較高的刻蝕選擇比，所述刻蝕選擇比大於5:1。所述犧牲層的厚度為本實施例中，對所述第一開口105的側壁和底部進行處理，形成犧牲層106的方法為等離子體處理。具體的，所述等離子體處理工藝採用含有O2的氣體作為等離子體源。本實施例中，採用O2作為等離子體源，氧氣的流量為20～50cm3/min，射頻功率40～80W，處理時間60～120s。在本發明的其他實施例中，也可以採用O2與N2或惰性氣體的混合氣體作為等離子體源。氧離子與低K介質層102中的碳元素反應，形成CO2，消耗第一開口105內壁處的低K介質層中的碳元素。通過等離子體處理，在第一開口內壁形成犧牲層106，所述犧牲層106中的碳元素含量低於低K介質層102中的碳元素含量，使得犧牲層106與低K介質層102相比具有較高的選擇刻蝕比，所述刻蝕選擇比大於5:1，便於在後續工藝中去除所述犧牲層106。請參考圖9，在所述硬掩膜層120和第一開口105（請參考圖8）內形成圖形化掩膜層107，所述圖形化掩膜層107暴露出部分第一開口底部的犧牲層106的表面。本實施例中，採用雙鑲嵌工藝形成所述互連結構。所以先形成刻蝕介質層110形成通孔的圖形化掩膜層。所述圖形化掩膜層107的方法為：在所述硬掩膜層120表面，形成掩膜層，所述掩膜層覆蓋硬掩膜層的表面，並填充滿所述第一開口105；將所述掩膜層圖形化，形成圖形化掩膜層107，所述圖形化掩膜層107暴露出第一開口底部的犧牲層106的部分表面，定義了後續形成的通孔的寬度和位置。本實施例中，所述圖形化掩膜層107的材料為光刻膠層。請參考圖10，以所述圖形化掩膜層107為掩膜，刻蝕所述犧牲層106和低K介質層102，形成通孔108。具體的採用幹法刻蝕工藝，以所述圖形化掩膜層107為掩膜，依次刻蝕犧牲層106、低K介質層102，以所述刻蝕阻擋層101為停止層，形成通孔108。請參考圖11，去除所述圖形化掩膜層107（請參考圖10）。本實施例中，採用灰化工藝去除所述圖形化掩膜層107，暴露出第一開口105及硬掩膜層120。至此步驟，雙鑲嵌工藝中對通孔的刻蝕已經完成。請參考圖12，以所述硬掩膜層120為掩膜，沿第一開口105（請參考圖11）刻蝕所述犧牲層106和介質層110，形成溝槽109。採用等離子體刻蝕工藝，依次刻蝕所述犧牲層106和介質層110，形成一定深度的溝槽109，所述溝槽109與通孔108連通。所述溝槽109用於形成與通孔內形成的插塞連接的互連線。所述溝槽109兩側還具有部分犧牲層106。在所述刻蝕過程中，所述刻蝕阻擋層101也同時被刻蝕，使所述通孔108位於襯底100表面，後續在通孔108內形成插塞與基底100內的連接結構或半導體器件（未示出）電連接。請參考圖13，在所述溝槽109和通孔108內壁和硬掩膜層120表面形成擴散阻擋層130。所述擴散阻擋層130的材料為Ta、TaN、Ti、TiN、Ru、RuN、W或WN等材料，厚度範圍為所述擴散阻擋層130的形成方法為化學氣相沉積工藝或濺射工藝。所述擴散阻擋層130作為後續形成的互連結構的阻擋層，可以防止所述互連結構內的金屬向外擴散，並且與互連金屬具有較好的粘附性，從而改善互連結構與介質層110之間的粘附性。請參考圖14，形成位於所述擴散阻擋層130表面的銅金屬層131。所述銅金屬層131覆蓋擴散阻擋層130的表面，並且填充滿所述溝槽和通孔。所述銅金屬層131的形成方法為電鍍或電化學鍍工藝。本實施例中，先採用濺射工藝，在所述擴散阻擋層130表面形成一層銅籽晶層（未示出），所述銅籽晶層作為形成銅金屬層的晶核，並作為後續採用電鍍工藝形成銅金屬層131的電極。請參考圖15，以低K介質層102為停止層，對所述銅金屬層131（請參考圖14）進行平坦化，暴露出犧牲層106和低K介質層102的表面。具體的，採用化學機械研磨工藝，對所述銅金屬層131（請參考圖14）進行研磨，以所述低K介質層102作為研磨停止層，去除所述低K介質層102表面的硬掩膜層120（請參考圖14）、部分擴散阻擋層130（請參考圖14）和部分銅金屬層131（請參考圖14），使銅金屬層131a、擴散阻擋層130a、犧牲層106和低K介質層102的表面齊平，所述銅金屬層131a和擴散阻擋層130a 形成互連結構。請參考圖16，去除所述犧牲層106（請參考圖15），在所述銅金屬層131a和擴散阻擋層130a形成的互連結構兩側形成第二開口132。具體的，去除所述犧牲層106（請參考圖15）的方法為選擇性刻蝕工藝。本實施例中，採用的是溼法刻蝕工藝，採用HF溶液作為刻蝕溶液，所述HF溶液中，H2O與HF的摩爾比為300:1～1000:1。由於所述犧牲層中碳元素的含量低於低K介質層中碳元素的含量，並且，所述犧牲層中具有很多缺陷，所述犧牲層106與低K介質層102相比具有較高的選擇刻蝕比。採用溼法刻蝕工藝能夠去除所述犧牲層106，並且不會對銅金屬層131a和擴散阻擋層130a造成損傷。去除所述犧牲層之後，暴露出擴散阻擋層130a的部分側壁。請參考圖17，在所述低K介質層102、擴散阻擋層130a、銅金屬層131a表面形成蓋帽層140，所述蓋帽層140填充滿所述第二開口132。具體的，本實施例中，採用化學氣相沉積工藝形成所述蓋帽層140，所述蓋帽層140的材料為SiN、SiCN、SiOCH或SiONCH，厚度為所述蓋帽層140可以防止銅金屬層表面發生鈍化，保護所述互連結構在後續工藝中不受到影響，而且，所述蓋帽層140還可以防止互連結構中的金屬向外擴散進入低K介質層102中，影響電路的性能。本實施例中，由於去除了所述犧牲層106，在擴散阻擋層130a和銅金屬層131a形成的互連結構兩側形成第二開口132。所述蓋帽層140填充滿所述第二開口132，提高了蓋帽層與互連結構之間的接觸面積，提高了蓋帽層140與互連結構之間的粘附性能。而且，所述蓋帽層140與擴散阻擋層130a之間的粘附性較高，整體上進一步提高了蓋帽層140與銅金屬層131a和擴散阻擋層130a之間的粘附性。降低了金屬互連結構的電遷移情況，從而提高了互連 結構的可靠性。本發明雖然已以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案的保護範圍。