半導體元件結構及其製作方法

2023-10-21 06:28:32 2

專利名稱：半導體元件結構及其製作方法
技術領域：
本發明涉及一種半導體元件結構及其製作方法，特別是涉及一種具有柵 極間橋接溝道的半導體元件結構及其製作方法。
背景技術：
在以互補式金屬氧化物半導體(complementary metal-oxide semiconductor, CMOS)電晶體所設計的靜態隨機存取存儲器(static random access memory, SRAM)等的元件中，常有P型金屬氧化物半導體與N型金屬氧化物半導體 的柵極(gate electrode)相連接的設計。但此等元件若結合高介電-金屬柵極置 換(High-K/Metal gate replacement)工藝時，P型金屬氧化物半導體與N型 金屬氧化物半導體柵極中的多晶矽與柵氧化層(gate dielectric layer)會在不同 的步驟時移除，以分別填入相對應的導電型金屬柵極與柵氧化層(gate dielectric layer)。然就在高介電材料與金屬柵極材料沉積完成後，P型金屬氧 化物半導體與N型金屬氧化物半導體的金屬柵極之間，會因為被各別高介電 層所孤立絕緣而失去電連接。於是，需要一個技術對策來恢復P型金屬氧化 物半導體與N型金屬氧化物半導體的金屬柵極之間的電連接。
在美國專利6,849,511中4皮露一種電連接方案。其通過化學機械拋光 (CMP)對於不同材料產生移除速率上的差異，而在移除速率較高的材料面 形成淺碟的事實，再將此等淺碟當成P型金屬氧化物半導體101與N型金屬 氧化物半導體102的金屬柵極之間電連接材料110的空間，如圖1所示。然 而，由於此等淺碟厚度實在太薄，這會導致高阻值的電連接效果，且淺碟厚 度不易控制，不能有效又穩定的維持P型金屬氧化物半導體101與N型金屬 氧化物半導體102金屬柵極之間足夠的電連接。
在美國專利6,653,698中4皮露另 一種電連接方案。通過全面性回蝕刻P 型金屬氧化物半導體201與N型金屬氧化物半導體202的金屬柵極與高介電 材料作為電連接的空間，如圖2所示。然而，由於在無掩模的輔助下回蝕刻 是非選擇性的，所以電連接材料的厚度不易控制平均，同時還會影響半導體元件的高度。
在美國專利7,045,428中又披露一種電連接方案。在不使用掩模與蝕刻 技術的方式下，直接將高介電材料轉換成金屬來實現金屬柵極間的電連接。
儘管有以上的技術方案，仍然需要一種既穩定又可靠的方式，來構成P 型金屬氧化物半導體與N型金屬氧化物半導體金屬柵極之間足夠的電連接。

發明內容
本發明於是提供一種新穎的半導體元件結構，可以既穩定又可靠的方 式，來提供P型金屬氧化物半導體與N型金屬氧化物半導體金屬柵極之間足 夠的電連接。
本發明的新穎半導體元件結構，包含第一金屬氧化物半導體，其具有用 於第一柵極的第一高介電材料與第一金屬、第二金屬氧化物半導體，其具有 用於第二柵極的第二高介電材料與第二金屬、以及橋接溝道，其位於連通第 一柵極與第二柵極的凹槽中以電連接第二^^極與第一柵極，且橋接溝道嵌入 第一金屬與第二金屬的至少一者。
本發明又提供一種形成半導體元件結構的方法。首先，提供基材，其上 有第一金屬氧化物半導體與第二金屬氧化物半導體，第一金屬氧化物半導體 的柵極與第二金屬氧化物半導體的柵極相連接，其中的第一金屬氧化物半導 體包含用於第一柵極的第一高介電材料與第一金屬'而第二金屬氧化物半導 體則包含用於第二柵極的第二高介電材料與第二金屬。其次，部分地移除第 二金屬氧化物半導體與第一金屬氧化物半導體以形成連通的凹槽。然後'再 將導電材料填入連通的凹槽中形成橋接溝道，以電連接第二金屬與第 一金 屬。
由於在本發明新穎的半導體元件結構中，橋接溝道是位於連通第一柵極 與第二柵極的凹槽中並嵌入第 一金屬與第二金屬的至少 一者，所以此等橋接 溝道既不會改變元件的高度，又能保證各柵極間具有充分又穩定的電連接。


圖1例示先前技藝中所提出，電連接P型金屬氧化物半導體與N型金屬 氧化物半導體金屬柵極的第 一種方案。
圖2例示先前技藝中所提出，電連接P型金屬氧化物半導體與N型金屬氧化物半導體金屬柵極的第二種方案。
圖3例示本發明半導體元件結構的優選實施例。
圖4-6例示本發明形成半導體元件結構方法的優選實施例。
附圖標記說明
101P型金屬氧化物半導體102N型金屬氧化物半導體
110電連接材料201P型金屬氧化物半導體
202N型金屬氧化物半導體300半導體元件結構
301基材310第一金屬氧化物半導體
311第 一柵極312第一高介電材料
313第一金屬313'P型金屬
320第二金屬氧化物半導體321第二柵極
322第二高介電材料323第二金屬
323，N型金屬330橋接溝道
331凹槽401基材
410第一金屬氧化物半導體411第 一柵極
412第一高介電材料413第一金屬
413，P型金屬420第二金屬氧化物半導體
421第二柵極422第二高介電材料
423第二金屬423'N型金屬
440凹槽441光致抗蝕劑
442開口
具體實施例方式
本發明在於提供一種新穎的柵極間電連接的結構，其可應用在反相器
(inverter )、靜態隨機存取存儲器(SRAM)等的元件的結構中，其中的橋接溝 道既不會影響元件的高度，還能保證各柵極間具有充分又穩定的電連接。
請參考圖3 ，例示本發明應用在靜態隨機存取存儲器(SRAM)結構的優選 實施例。本發明半導體元件結構300，包含基材301、第一金屬氧化物半導 體310、第二金屬氧化物半導體320與橋接溝道330。第一金屬氧化物半導 體310與第二金屬氧化物半導體320可以分別代表P型金屬氧化物半導體與 N型金屬氧化物半導體，並包含各種已知的構件，例如源極(圖未示)、漏極(圖未示)、柵極等。請注意，第一金屬氧化物半導體310與第二金屬氧 化物半導體320是任意指定的。
第一金屬氧化物半導體310位於基材301之中，包含有用於第一柵極311 的第一高介電材料312與第一金屬313。類似的，第二金屬氧化物半導體320 亦位於基材301之中，包含用於第二柵極321的第二高介電材料322與第二 金屬323。優選地，第 一柵極311與第二柵極321彼此連接，使得第 一高介 電材料312與第二高介電材料322夾於第一金屬313與第二金屬323之間。
基材301可以為半導體基材，例如矽。第一高介電材料312與第二高介 電材料322可以為任何適合的高介電材料，例如HfSixOy、 HfSiON、 HfOx、 LaOx、 LaAlxOy、 ZrOx、 ZrSixOy、 HfZrx04，其介電值可高於10。類似的，第 一金屬313與第二金屬323亦可以為任何適用於金屬氧化物半導體柵極的單 一金屬或是複合金屬，如圖3所示，端視第一金屬氧化物半導體310與第二 金屬氧化物半導體320各別為P型金屬氧化物半導體或N型金屬氧化物半導 體而定，例如鋁或是鎢。如果第一金屬氧化物半導體310為P型金屬氧化物 半導體而第二金屬氧化物半導體320為N型金屬氧化物半導體時，第一金屬 313可以包含P型金屬313'(P-type metal),例如W、 WN、 Pt(Ni)、 TiN、 Ru, 而第二金屬323可以包含一 N型金屬323，(N-type metal),例如TaN、 TaSiN、 TaC、 TiAlN、 TiAl、 Al。 P型金屬的功函數可以介於4.9 eV-5.1 eV間，而N 型金屬的功函悽t可以介於4.0 eV-4.2 eV間。而如同本領域技術人員所熟知， 第 一柵極311與第二柵極321可以分別使用例如高介電-金屬柵極置換工藝的 方式，來形成各別柵極中的高介電材料與金屬，在此不多加贅述。
橋接溝道330位於連通第一柵極311與第二柵極321的連通的凹槽331 中，使得橋接溝道330可以電連接第二柵極321與第一柵極311。該凹槽331 的最小範圍僅限於第一柵極311與第二柵極321的第一高介電材料W2與第 二高介電材料322的空間，亦或者連通的凹槽331可擴大佔據部分第一柵極 311與第二柵極321的空間。例如，部分第一高介電材料312與第二高介電 材料322的空間，其更可佔據部分的第 一金屬313與第二金屬323的至少一 者，優選地，同時佔據部分的第一金屬313與第二金屬323。於是位於連通 第一柵極311與第二柵極321的連通的凹槽331中的橋接溝道330即嵌入第 '一金屬313與第二金屬323中。
橋接溝道330可以由金屬組成，以構成第二柵極321與第一柵極311，亦即第一金屬氧化物半導體310與第二金屬氧化物半導體320間的電連接。 可以使用任何適用於電連接的金屬來構成橋接溝道330,例如W、 Al、 TiAl、 CoWP。
由於橋接溝道330位於連通第一柵極311與第二柵極321的連通的凹槽 331中，所以可以視情況需要來建構連通的凹槽331的適當尺寸。因此，既 不會發生連通的凹槽331過淺，電連接不足的缺點；亦不需要全面性回蝕刻 第 一柵極311與第二柵極321 ，也避免了電連接材料的厚度不易控制的問題。 這是一個既穩定又可靠的解決方案，來構成P型金屬氧化物半導體與N型金 屬氧化物半導體金屬柵極之間足夠的電連接。
本發明又提供一種形成柵極間電連接結構的新穎方法，例如一種形成靜 態隨機存取存儲器(SRAM)結構的新穎方法。請參考圖4-6，例示本發明形成 靜態隨機存取存儲器結構方法的優選實施例。本發明形成靜態隨機存取存儲 器結構400的方法，如圖4所示，首先提供基材401。基材401上形成有第 一金屬氧化物半導體410與鄰接第一金屬氧化物半導體410的第二金屬氧化 物半導體420。第一金屬氧化物半導體410與第二金屬氧化物半導體420可 以分別代表P型金屬氧化物半導體與N型金屬氧化物半導體。請注意，第一 金屬氧化物半導體410與第二金屬氧化物半導體420是任意指定的。
第一金屬氧化物半導體410包含有各種已知的半導體構件，例如源極(圖 未示)、漏極(圖未示)或第一柵極411。第一金屬氧化物半導體410中還有 用於第一柵極411的第一高介電材料412與第一金屬413。類似的，第二金 屬氧化物半導體420亦包含有半導體構件，例如源極(圖未示)、漏極(圖 未示)或第二柵極421。第二金屬氧化物半導體420中也有用於第二柵極421 的第二高介電材料422與第二金屬423。由於第一柵極411與第二柵極421 彼此鄰接，因此，第一高介電材料412與第二高介電材料422夾於第一金屬 413與第二金屬423之間。
基材401可以為半導體基材，例如Si或SiGe或GaAs。第一高介電材 料412與第二高介電材料422可以為任何適合的高介電材料，例如HfSixOy、 HfSiON、 HfOx、 LaOx、 LaAlxOy、 ZrOx、 ZrSixOy、 HfZrx04,其介電值可高 於10。類似的，第一金屬413與第二金屬423亦可以為任何適用於金屬氧化 物半導體柵極的單一金屬或是複合金屬，如圖4所示，端視第一金屬氧化物 半導體410與第二金屬氧化物半導體420各別為P型金屬氧化物半導體與N型金屬氧化物半導體而定，例如鎢或鋁。如果第一金屬氧化物半導體410為
P型金屬氧化物半導體而第二金屬氧化物半導體420為N型金屬氧化物半導 體時，第一金屬413另可以包含P型金屬413，(P-typemetal)，例如W、 WN、 Pt(Ni)、 TiN、 Ru，而第二金屬423另可以包含一 N型金屬423，(N-type metal), 例如TaN、 TaSiN、 TaC、 TiAlN、 TiAl、 Al。 P型金屬的功函數可以介於4.9 eV-5.1 eV間，而N型金屬的功函悽t可以介於4.0 eV-4.2 eV間。而如同本領 域技術人員所熟知，第一柵極411與第二柵極421可以分別使用例如高介電 -金屬柵極最後置換工藝的方式，來形成各別柵極中的高介電材料與金屬， 在此不多加贅述。
然後，如圖5所示，部分地移除第一柵極411與第二柵極421，亦即第 二金屬氧化物半導體420與第一金屬氧化物半導體410,以形成連通的凹槽 440。例如，可以先使用光致抗蝕劑441覆蓋在半導體元件結構400上，並 利用曝光暨顯影工藝在光致抗蝕劑441中形成定義連通的凹槽440的開口 442，再通過光致抗蝕劑441中的開口 442來進行蝕刻，形成連通的凹槽440。 最後再剝除光致抗蝕劑441。
值得注意的是，形成連通的凹槽440的方法及"i殳置位置可以有許多種。 例如，可以使用溼蝕刻來形成連通的凹槽440。如果使用溼蝕刻來形成連通 的凹槽440,可以使用選擇性溼蝕刻或非選擇性溼蝕刻。選擇性溼蝕刻可以 僅選擇性移除第一高介電材料412與第二高介電材料422。另一方面，非選 擇性溼蝕刻則會部分地移除第一高介電材料412、第二高介電材料422、第 一金屬413與第二金屬423。也可以使用由多個階段所組成的蝕刻工藝來分 別部分地移除第一高介電材料412、第二高介電材料422、第一金屬4U與 第二金屬423。
另一方面，若使用幹蝕刻來形成連通的凹槽440，可以使用選擇性幹蝕 刻或非選擇性千蝕刻。選擇性幹蝕刻可以僅選擇性移除第一高介電材料412 與第二高介電材料422。另一方面，非選擇性幹蝕刻則會部分地移除第一高 介電材料412、第二高介電材料422、第一金屬413與第二金屬4"。例如， 若欲蝕刻的金屬為鎢，可以使用Cl2+SF6的蝕刻條件。或者，若欲蝕刻的金
屬為鋁，可以使用Cl2+BCl3的蝕刻條件。
要不然，也可以使用能量燒除法(energy burning),例如雷射，在無光 致抗蝕劑等的掩模的輔助下來形成連通的凹槽440。連通的凹槽"0的適當
9尺寸視情況需要而定。
再來，如圖6所示，將低電阻值的導電材料，例如W、 Al、 TiAl、 CoWP， 直接填入連通的凹槽440中形成橋接溝道430，以電連接第一金屬413與第 二金屬423。可以使用多種方法來形成橋接溝道430，例如沉積法或是電鍍 法。若使用電鍍法來形成橋接溝道430,可以使用一般電鍍法或是無電鍍法 (electroless plating)。
由於可以視情況需要來建構橋接溝道430的適當尺寸。因此，既不會發 生橋接溝道430過淺，電連接不足的缺點；亦不需要全面性回蝕刻第一柵極 411與第二柵極421,也避免了電連接材料的厚度不易控制的問題。這是一 個既穩定又可靠的解決方案，來構成P型金屬氧化物半導體與N型金屬氧化 物半導體金屬柵極之間足夠的電連接。
以上所述僅為本發明的優選實施例，凡依本發明權利要求所做的均等變 化與修飾，皆應屬本發明的涵蓋範圍。
權利要求
1.一種半導體元件結構，包含第一金屬氧化物半導體，包含用於第一柵極的第一高介電材料與第一金屬；第二金屬氧化物半導體，包含用於第二柵極的第二高介電材料與第二金屬；以及橋接溝道，位於連通該第一柵極與該第二柵極的連通的凹槽中以電連接該第二柵極與該第一柵極，且該橋接溝道嵌入該第一金屬與該第二金屬的至少一者。
2. 如權利要求1的半導體元件結構，其中該第一金屬進一步包含P型 金屬，且該第二金屬進一步包含N型金屬。
3. 如權利要求2的半導體元件結構，其中該P型金屬的功函數介於 4.9eV-5.1eV間。
4. 如權利要求2的半導體元件結構，其中該N型金屬的功函數介於 4.0eV-4.2eV間。
5. 如權利要求1的半導體元件結構，其中該第一柵極鄰接該第二柵極， 且部分的該第一高介電材料與該第二高介電材料夾於該第一金屬與該第二 金屬之間。
6. 如權利要求1的半導體元件結構，其中該橋接溝道部分佔據該第二金 屬與該第一金屬的部分空間。
7. 如權利要求1的半導體元件結構，其中該橋接溝道包含金屬。
8. 如權利要求7的半導體元件結構，其中該金屬選自由鋁與鎢所組成的 群組。
9. 一種製作半導體元件結構的方法，包含提供基材，該基材上有第一金屬氧化物半導體與鄰接該第一金屬氧化物 半導體的第二金屬氧化物半導體，其中該第 一金屬氧化物半導體包含用於第 一柵極的第 一高介電材料與第 一金屬，而該第二金屬氧化物半導體包含用於 第二柵極的第二高介電材料與第二金屬；部分地移除該第一4冊極與該第二柵極以形成一連通的凹槽；以及 將導電材料填入該連通的凹槽中形成橋接溝道，以電連接該第二金屬與該第一金屬。
10. 如權利要求9的方法，其中使用光致抗蝕劑來輔助形成該連通的凹槽。
11. 如權利要求9的方法，其中使用溼蝕刻來形成該連通的凹槽。
12. 如權利要求11的方法，其中該溼蝕刻僅選擇性移除該第一高介電材 料與該第二高介電材料。
13. 如權利要求ll的方法，其中該溼蝕刻部分移除該第一高介電材料、 該第二高介電材料、該第一金屬與該第二金屬。
14. 如權利要求11的方法，其中該溼蝕刻使用多個階段蝕刻來部分移除 該第一高介電材料、該第二高介電材料、該第一金屬與該第二金屬。
15. 如權利要求ll的方法，其中使用幹蝕刻來形成該連通的凹槽。
16. 如權利要求15的方法，其中該幹蝕刻僅選擇性移除該第一高介電材 料與該第二高介電材料。
17. 如權利要求15的方法，其中該幹蝕刻部分移除該第一高介電材料、 該第二高介電材料、該第一金屬與該第二金屬。
18. 如權利要求9的方法，其中使用燒除法在無光致抗蝕劑的輔助下來 形成該連通的凹槽。
19. 如權利要求9的方法，其中使用電鍍法來形成該橋接溝道。
20. 如權利要求19的方法，其中該電鍍法為無電鍍。
全文摘要
本發明公開了一種半導體元件結構及其製作方法。該半導體元件結構包含第一金屬氧化物半導體，其具有用於第一柵極的第一高介電材料與第一金屬、第二金屬氧化物半導體，其具有用於第二柵極的第二高介電材料與第二金屬以及橋接溝道，其位於連通第一柵極與第二柵極的凹槽中以電連接第二柵極與第一柵極，且橋接溝道嵌入第一金屬與第二金屬的至少一者。
文檔編號H01L27/02GK101515581SQ20081008146
公開日2009年8月26日 申請日期2008年2月22日 優先權日2008年2月22日
發明者周正賢, 尤志豪, 林建廷, 程立偉, 蔣天福, 許哲華, 賴建銘, 陳奕文, 馬光華 申請人:聯華電子股份有限公司