拍攝裝置的製作方法

2023-10-22 11:05:47 2

專利名稱：拍攝裝置的製作方法
技術領域：
本發明涉及拍攝裝置。
背景技術：
通常情況下，在數碼攝像機及數位相機中搭載有CMOS型的拍攝裝置或CXD型的拍攝裝置。例如，CMOS型的拍攝裝置具有將拍攝對象的像轉換成電信號的傳感晶片、對從傳感晶片輸出的信號進行處理的信號處理晶片等。傳感晶片及信號處理晶片通過導線接合等而相互連接。傳感晶片例如具有多個像素二維矩陣狀地配置而成的像素陣列，將由各像素生成的模擬的電信號依次輸出至信號處理晶片。信號處理晶片例如具有A/D轉換器，將從傳感晶片接收到的模擬信號依次轉換成數位訊號。近年來，提出有將A/D轉換器等信號處理晶片的功能設置在傳感晶片內的拍攝裝置(例如，專利文獻I)。這種傳感晶片例如按像素陣列的列而具有A/D轉換器。因此，與將從像素陣列輸出的模擬的像素信號以串行形式向信號處理晶片輸出而轉換成數字數據的上述現有技術相比較，能夠謀求A/D轉換處理的高速化。現有技術文獻專利文獻專利文獻1:日本特開2008-48313號公報

發明內容

但是，在將A/D轉換器等信號處理晶片的功能設置於傳感晶片內的結構(單晶片結構)中，由於適於像素陣列等傳感部的高性能化的製造工藝與適於A/D轉換器等信號處理部的高速化的製造工藝不同，所以拍攝裝置的製造工藝變得複雜。例如，在傳感部中，通過提高驅動電壓(電源電壓)，擴大動態範圍並降低噪聲的影響。另一方面，在信號處理部中，通過使微小電晶體在低電源電壓下動作，能夠實現高速動作。因此，為了在一個晶片上製造在高電源電壓下動作的傳感部和使用了在低電源電壓下動作的微小電晶體的信號處理部，需要複雜的工藝控制，從而製造工藝變得複雜。因此，拍攝裝置的製造成本增加。此外，在為了削減製造成本而使用適於傳感部及信號處理部的一方的製造工藝將傳感部及信號處理部製造在一個晶片上的情況下，拍攝裝置的性能降低。例如，在使用使傳感部的高性能化優先的製造工藝的情況下，信號處理部的電晶體的精細化不充分，從而導致信號處理部的面積的增加及功耗的增加。或者，在使用使信號處理部的電晶體的精細化優先的製造工藝的情況下，由於傳感部的電晶體等的耐壓降低而導致動態範圍變窄。本發明的目的在於削減製造成本並使拍攝裝置的動作高速化。本發明提供一種拍攝裝置，具有傳感晶片及信號處理晶片。傳感晶片具有多個像素二維矩陣狀地配置而成的像素陣列；由多個數據輸出端子構成的數據輸出端子組，其中，所述多個數據輸出端子按所述按像素陣列的像素列輸出像素的模擬信號。信號處理晶片具有與數據輸出端子組電連接的數據輸入端子組；將通過數據輸入端子組而接收到的像素的模擬信號按像素陣列的像素列轉換成數位訊號的多個A/D轉換器；和對多個A/D轉換器的動作進行控制的控制部。


圖1是表示一個實施方式中的拍攝裝置的概要圖。圖2是表示圖1所示的拍攝裝置的側面的概要圖。圖3是表示圖1所示的傳感晶片及信號處理晶片的概要圖。圖4是表示圖3所示的控制部的一例的圖。圖5是表示其他實施方式中的拍攝裝置的控制部的一例的圖。圖6是表示其他實施方式中的拍攝裝置的信號處理晶片的一例的圖。圖7是表示其他實施方式中的拍攝裝置的信號處理晶片的一例的圖。圖8是表示使用了上述實施方式的拍攝裝置的數位相機的概要圖。
具體實施例方式以下，使用

本發明的實施方式。關於圖中的信號、信號線及端子，也存在將多個概括為一個而示出的情況。例如，在以後的說明中，將用於控制傳感晶片30的驅動定時的多個控制信號統稱作驅動控制信號CNTP。圖1示出了本發明的 一個實施方式。此外，圖1示出了從光的入射面的相反側觀察到的拍攝裝置10的概要。本實施方式的拍攝裝置10例如為CMOS型的拍攝裝置，搭載在數碼攝像機及數位相機等中。例如，拍攝裝置10具有形成有布線圖案的玻璃基板20、傳感晶片30、多個信號處理晶片40 (40a、40b)，並以COG (Chip On Glass)構造形成。在玻璃基板20上安裝有傳感晶片30及多個信號處理晶片40a、40b。例如，信號處理晶片40a、40b隔著傳感晶片30而配置在圖的上下。另外，在玻璃基板20上例如連接有柔性印製電路板FPC。例如，經由形成在柔性印製電路板FPC及玻璃基板20上的布線向拍攝裝置10輸入輸出信號。傳感晶片30例如具有由沿圖的橫向排列的多個數據輸出端子DOT分別構成的多個數據輸出端子組D0TG。多個數據輸出端子組DOTG分別與多個信號處理晶片40對應地設置。例如，在具有兩個信號處理晶片40a、40b的拍攝裝置10中，兩個數據輸出端子組DOTG分別配置在傳感晶片30的信號處理晶片40a、40b側。像這樣，傳感晶片30具有與信號處理晶片40的數量相同數量的數據輸出端子組D0TG。此外，由於數據輸出端子DOT配置在傳感晶片30的玻璃基板20側，所以在圖1中用虛線示出。各信號處理晶片40例如具有由沿圖的橫向排列的多個數據輸入端子DIT構成的數據輸入端子組DITG、和同步控制端子SYNS。由於數據輸入端子DIT及同步控制端子SYNS配置在信號處理晶片40的玻璃基板20側，所以在圖1中用虛線示出。以下，對除數據輸出端子DOT及數據輸入端子DIT以外的端子使用與信號名相同的附圖標記。信號處理晶片40a、40b的數據輸入端子DIT接收從傳感晶片30的數據輸出端子DOT輸出的信號(後述的圖3所示的像素PX的信號)。即，數據輸入端子組DITG與數據輸出端子組DOTG電連接。例如，信號處理晶片40a、40b的數據輸入端子組DITG通過形成在玻璃基板20上的布線圖案等，分別與傳感晶片30的兩個數據輸出端子組DOTG連接。另外，信號處理晶片40a、40b的同步控制端子SYNS通過形成在玻璃基板20上的布線圖案等而相互連接。由此，各信號處理晶片40的同步控制端子SYNS被傳輸例如將在圖4中說明的同步控制信號SYNS。此外，將信號處理晶片40a、40b的同步控制端子SYNS之間連接起來的布線可以不在傳感晶片30內通過。例如，將信號處理晶片40a、40b的同步控制端子SYNS之間連接起來的布線也可以包含形成在玻璃基板20上的布線圖案及形成在傳感晶片30內的布線圖案而構成。圖2示出了圖1所示的 拍攝裝置10的側面的概要。拍攝裝置10例如像上述那樣以COG構造形成。在玻璃基板20的安裝基準面REF的相反側的面上，接合有傳感晶片30、信號處理晶片40a、40b及柔性印製電路板FPC。傳感晶片30及多個信號處理晶片40a、40b例如通過焊錫或凸塊等接合部CT而與玻璃基板20電連接。例如，接合部CT的玻璃基板20側與形成在玻璃基板20上的布線圖案接合。另外，例如，接合部CT的傳感晶片30側與傳感晶片30的端子接合，接合部CT的信號處理晶片40側與信號處理晶片40的端子接合。此外，光OPT經由玻璃基板20入射至傳感晶片30。圖3示出了圖1所示的傳感晶片30及信號處理晶片40的概要。此外，圖3的雙圖表不傳感晶片30及信號處理晶片40的端子的一部分。例如，信號處理晶片40a、40b的驅動控制端子CNTP通過形成在圖1所示的玻璃基板20上的布線圖案等，分別與傳感晶片30的兩個驅動控制端子CNTP連接。傳感晶片30具有包含數據輸出端子DOT等在內的多個端子、像素陣列32、驅動器34、分為兩個而配置的放大器陣列36、和偏置電路38。像素陣列32具有二維矩陣狀地配置的多個像素PX。例如，像素PX具有對入射光進行光電轉換而生成電荷的光電轉換部，從而生成與入射光相應的電信號。例如，由像素PX生成的電信號為模擬信號。驅動器34經由驅動控制端子CNTP從信號處理晶片40接收驅動控制信號CNTP。然後，驅動器34根據驅動控制信號CNTP對像素陣列32的像素PX按行進行控制。放大器陣列36例如隔著像素陣列32而配置在圖的上下。例如，兩個放大器陣列36的一方(在圖3中，為配置在上側的放大器陣列36)具有按像素陣列32的奇數列而設置的縱列放大器AP。另外，例如，兩個放大器陣列36的另一方(在圖3中，為配置在下側的放大器陣列36)具有按像素陣列32的偶數列而設置的縱列放大器AP。按像素陣列32的列而配置的縱列放大器AP接收由驅動器34選擇的行的像素PX的信號，並將接收到的信號以規定的放大率進行放大。然後，縱列放大器AP將放大後的信號經由數據輸出端子DOT輸出至信號處理晶片40。即，放大器陣列36將由驅動器34選擇的行的像素PX的信號經由數據輸出端子DOT並行地輸出至信號處理晶片40。例如，像素陣列32的奇數列的像素PX的信號從傳感晶片30中的配置在圖中上側的多個數據輸出端子DOT並行地輸出至信號處理晶片40a的多個數據輸入端子DIT。另外，例如，像素陣列32的偶數列的像素PX的信號從傳感晶片30中的配置在圖中下側的多個數據輸出端子DOT並行地輸出至信號處理晶片40b的多個數據輸入端子DIT。此外，作為放大器的縱列放大器AP例如由開關電容器電路構成。像這樣，在本實施方式中，由於一行量的像素PX的信號從傳感晶片30並行地輸出至信號處理晶片40，所以能夠縮短一行量的像素PX的信號在晶片間(傳感晶片30與信號處理晶片40之間)的傳輸時間。或者，在本實施方式中，與將一行量的像素PX的信號依次從傳感晶片30輸出至信號處理晶片40的結構相比，還能夠使每個像素PX的信號讀取動作、例如像素復位及縱列放大器的復位、向浮動擴散單元(floating diffusion)的電荷傳輸、縱列放大器的信號放大等低速進行。該情況下，由於能夠充分地獲取穩定時間，所以各部分的動作穩定。偏置電路38從傳感晶片30的外部經由基準電壓端子VRlO接收基準電壓VR10。然後，偏置電路38根據基準電壓VRlO生成向像素陣列32、驅動器34及放大器陣列36供給的電源電壓等。在本實施方式中，信號處理晶片40a、40b的結構彼此相同。因此，以下，對信號處理晶片40a進行說明。信號處理晶片40a具有包含數據輸入端子DIT等在內的多個端子、控制部42a、A/D轉換部44、數據總線電路46、差動輸出電路48及偏置電路50。控制部42a用於控制A/D轉換部44及數據總線電路46等的動作。另外，控制部42a具有對其他控制部42 (例如，控制部42b)的動作進行控制的主模式和根據來自其他控制部42 (例如，控制部42b)的控制進行動作的從模式。例如，控制部42a通過從信號處理晶片40a的外部經由控制端子CNTa而接收到的控制信號CNTa,被設定成主模式及從模式中的某一模式。例如，控制部42a在被設定成主模式的情況下，將用於控制傳感晶片30的驅動定時的驅動控制信號CN TP經由驅動控制端子CNTP輸出至傳感晶片30。而且，控制部42a將用於使主模式的控制部42a的動作和從模式的控制部42b的動作彼此同步的同步控制信號SYNS經由同步控制端子SYNS輸出至信號處理晶片40b。即，被設定成主模式的控制部42a將用於使多個信號處理晶片40a、40b的控制部42a、42b的動作彼此同步的同步控制信號SYNS輸出至其他信號處理晶片40b的控制部42b，並且將驅動控制信號CNTP輸出至傳感晶片30。另外，控制部42a在被設定成從模式的情況下，從信號處理晶片40b經由同步控制端子SYNS接收同步控制信號SYNS。而且，從模式的控制部42a例如從傳感晶片30經由驅動控制端子CNTP接收從主模式的控制部42b輸出至傳感晶片30的驅動控制信號CNTP。A/D轉換部44例如具有分別與信號處理晶片40a的多個數據輸入端子DIT對應地設置的多個A/D轉換器ADC(以下也稱作縱列A/D轉換器ADC)。例如，在信號處理晶片40a上，多個縱列A/D轉換器ADC分別經由按像素陣列32的列而設置的垂直信號線接收像素陣列32的奇數列的像素PX的模擬信號，並將接收到的模擬信號轉換成數位訊號。然後，各A/D轉換器ADC例如將轉換成數位訊號的像素PX的信號差動輸出至數據總線電路46。此外，多個縱列A/D轉換器ADC根據控制部42a的控制並行地動作。像這樣，A/D轉換部44包含在對通過數據輸入端子組DITG而接收到的像素PX的信號進行處理的處理部中。此外，在本實施方式中，由於A/D轉換部44的多個縱列A/D轉換器ADC並行地動作，所以能夠縮短將一行量的像素PX的模擬信號轉換成數位訊號的時間。或者，在本實施方式中，與將一行量的像素PX的信號依次從傳感晶片30輸出至信號處理晶片40的結構相比，也能夠使每個A/D轉換器ADC的轉換動作低速進行。其結果為，能夠抑制A/D轉換器ADC的面積增大及功耗增加。數據總線46例如具有將A/D轉換器ADC與差動輸出電路48之間連接起來的總線，並根據控制部42a的控制進行動作。例如，數據總線電路46根據控制部42a的控制，將從A/D轉換器ADC差動地輸出的像素PX的信號依次傳輸至差動輸出電路48。另外，例如，數據總線電路46根據控制部42a的控制實施總線的復位等。差動輸出電路48 例如使用 LVDS (Low Voltage Differential Signaling)接口來輸出低振幅差動信號。例如，差動輸出電路48從數據總線電路46依次接收通過A/D轉換器ADC而轉換成差動的數位訊號的像素PX的信號，並將接收到的差動信號作為低振幅差動信號的數字像素信號Da、/Da而依次輸出。此外，差動輸出電路48也可以使用LVDS接口以外的應對於高速傳輸的數字接口。通過使用LVDS接口等數字接口，信號處理晶片40a能夠將與像素陣列32的奇數列的像素PX對應的數字像素信號Da、/Da從數字像素輸出端子Da、/Da高速地輸出至外部。偏置電路50從信號處理晶片40a的外部經由基準電壓端子VR20接收基準電壓VR20。然後，偏置電路50根據基準電壓VR20生成向控制部42a、A/D轉換部44、數據總線電路46及差動輸出電路48供給的電源電壓等。此外，在圖3中，為了易於觀察圖，省略了用於從偏置電路50向控制部42a及數據總線電路46供給電壓的布線的記載。關於信號處理晶片40b的動作，能夠通過分別將附圖標記40a、40b、42a、42b、CNTa, Da、/Da替換成附圖標記40b、40a、42b、42a、CNTb, Db、/Dd、將「奇數列的像素PX」替換成「偶數列的像素PX」來說明。例如，信號處理晶片40b將與像素陣列32的偶數列的像素PX對應的數字像素信號Db、/Db從數字像素輸出端子Db、/Db輸出至外部。像這樣，在本實施方式中，由於數字像素信號D、/D( 「Da、/Da」、「Db、/Db」)從多個信號處理晶片40(40a、40b)並行地輸出，所以能夠縮短一幀量的A/D轉換處理及數字像素信號D、/D的傳輸時間。另外，在本實施方式中，由於能夠在彼此不同的製造工藝中製造傳感晶片30和信號處理晶片40，所以能夠在適於各自特性的製造工藝中製造傳感晶片30及信號處理晶片40。例如，在適於像素陣列32等傳感部的高性能化的製造工藝中製造傳感晶片30時，也能夠在適於A/D轉換器ADC等信號處理部的高速化的製造工藝中製造信號處理晶片40。因此，在本 實施方式中，能夠削減拍攝裝置10的製造成本並能夠使拍攝裝置10的動作高速化。此外，信號處理晶片40除A/D轉換部44以外還可以具有實施數字運算等的信號處理電路。例如，信號處理晶片40還可以具有用於對多個縱列A/D轉換器ADC之間的轉換特性的偏差進行修正的電路、用於去除固定圖案噪聲的電路。圖4示出了圖3所示的控制部42的一例。此外，在圖4中，省略了圖3所示的差動輸出電路48及偏置電路50等的記載。由於控制部42a、42b為彼此相同的結構，所以對控制部42a進行說明。控制部42a具有接收控制信號CNTa的系統控制器SYSCNT ;對A/D轉換器ADC的動作進行控制的A/D轉換控制電路ADCCNT ;和定時發生器TG。系統控制器SYSCNT根據控制信號CNTa而以主模式及從模式中的某一模式動作。然後，系統控制器SYSCNT以使控制部42a在通過控制信號CNTa而設定的模式下進行動作的方式對控制部42a的A/D轉換控制電路ADCCNT及定時發生器TG進行控制。即，控制部42a的動作在主模式和從模式下不同。以下，將控制部42a設定成主模式，將控制部42b設定成從模式，對控制部42a的定時發生器TG、系統控制器SYSCNT及A/D轉換控制電路ADCCNT的動作進行說明。定時發生器TG生成驅動控制信號CNTP，並將生成的驅動控制信號CNTP輸出至控制部42b的定時發生器TG及圖3所示的傳感晶片30的驅動器34。另外，定時發生器TG例如將基於驅動控制信號CNTP的定時控制信號輸出至系統控制器SYSCNT及A/D轉換控制電路ADCCNT。而且，定時發生器TG將同步控制信號SYNS輸出至控制部42b的定時發生器TG。例如，同步控制信號SYNS包含控制信號CNTa內的時鐘。定時發生器TG例如經由系統控制器SYSCNT接收控制信號CNTa內的時鐘。此外，定時發生器TG也可以不經由系統控制器SYSCNT而接收控制信號CNTa內的時鐘。 系統控制器SYSCNT例如根據來自定時發生器TG的定時控制信號生成輸出控制信號CNTOUTa，並與控制信號CNTa內的時鐘同步地將輸出控制信號CNTOUTa輸出至數據總線電路46。例如，輸出控制信號CNTOUTa是用於控制數據總線46的動作的信號。此外，系統控制器SYSCNT例如也可以使用輸出控制信號CNTOUTa來控制圖3所示的差動輸出電路48的動作。

A/D轉換控制電路ADCCNT例如根據來自定時發生器TG的定時控制信號生成A/D轉換控制信號CNTADCa，並與控制信號CNTa內的時鐘同步地將A/D轉換控制信號CNTADCa輸出至A/D轉換部44。例如，A/D轉換控制電路ADCCNT經由系統控制器SYSCNT接收控制信號CNTa內的時鐘。此外，A/D轉換控制電路ADCCNT也可以不經由系統控制器SYSCNT而接收控制信號CNTa內的時鐘。在此，例如，A/D轉換控制信號CNTADCa是用於控制A/D轉換部44的動作的信號。接下來，說明被設定成從模式的控制部42b的定時發生器TG、系統控制器SYSCNT及A/D轉換控制電路ADCCNT的動作。定時發生器TG例如從控制部42a的定時發生器TG接收包含控制信號CNTa內的時鐘在內的同步控制信號SYNS。然後，定時發生器TG將通過同步控制信號SYNS而傳輸的控制信號CNTa內的時鐘傳輸至系統控制器SYSCNT及A/D轉換控制電路ADCCNT。另外，定時發生器TG根據從控制部42a的定時發生器TG接收到的驅動控制信號CNTP生成定時控制信號，並將生成的定時控制信號輸出至系統控制器SYSCNT及A/D轉換控制電路ADCCNT。此外，在從模式下動作的定時發生器TG不將驅動控制信號CNTP輸出至圖3所示的傳感晶片30。系統控制器SYSCNT例如根據來自定時發生器TG的定時控制信號生成輸出控制信號CNTOUTb。然後，系統控制器SYSCNT與從定時發生器TG接收到的控制信號CNTa內的時鐘同步地將輸出控制信號CNTOUTb輸出至數據總線電路46。A/D轉換控制電路ADCCNT例如根據來自定時發生器TG的定時控制信號生成A/D轉換控制信號CNTADCb。然後，A/D轉換控制電路ADCCNT與從定時發生器TG接收到的控制信號CNTa內的時鐘同步地將A/D轉換控制信號CNTADCb輸出至A/D轉換部44。此外，控制部42的動作不限定於本例。例如，通過同步控制信號SYNS而傳輸的同步用的時鐘也可以是將控制信號CNTa內的時鐘分頻而得到的時鐘，還可以是將控制信號CNTa內的時鐘倍增而得到的時鐘。或者，通過同步控制信號SYNS而傳輸的同步用的時鐘還可以是多個時鐘。例如，在將輸出控制信號CNTOUTa輸出時所使用的時鐘和將A/D轉換控制信號CNTADCa輸出時所使用的時鐘彼此不同的情況下，也可以通過同步控制信號SYNS傳輸雙方的時鐘。像這樣，被設定成從模式的控制部42b與被設定成主模式的控制部42a所使用的時鐘同步地動作。即，控制部42a、42b彼此同步地動作。由此，在本實施方式中，能夠使傳感晶片30及多個信號處理晶片40a、40b的動作定時彼此一致。其結果為，在本實施方式中，例如，能夠防止在信號處理晶片40a的數字像素信號Da、/Da與信號處理晶片40b的數字像素信號Db、/Db之間產生誤差。在此，數字像素信號Da、/Da與數字像素信號Db、/Db之間的誤差例如是由於A/D轉換部44的動作定時的差及數據總線電路46的動作定時的差等而產生的。例如，信號處理晶片40a的A/D轉換部44與信號處理晶片40b的A/D轉換部44之間的動作定時的差可能會成為模擬數據的獲取定時的偏差。在信號處理晶片40a、40b之間模擬數據的獲取定時發生偏差的情況下，例如，對彼此電平相同的像素PX的信號進行A/D轉換後的數據在信號處理晶片40a、40b之間差異較大。此外，在本實施方式中，由於控制部42a、42b彼此同步地動作，所以能夠防止在信號處理晶片40a、40b之間模擬數據的獲取定時發生偏差。其結果為，能夠防止在信號處理晶片40a的A/D轉換後的數據與信號處理晶片40b的A/D轉換後的數據之間 產生較大的誤差。另外，例如，信號處理晶片40a的數據總線電路46與信號處理晶片40b的數據總線電路46之間的動作定時的差可能會使信號處理晶片40a、40b的數字輸出間(數字像素信號Da、/Da與Db、/Db之間)產生較大的相位差。相位差較大的情況下，接收數字像素信號Da、/Da、Db、/Db的圖像處理IC側的數據讀入的相位容限減小，數據的漏獲取確定變高。此外，在本實施方式中，由於控制部42a、42b彼此同步地動作，所以能夠防止信號處理晶片40a、40b的數字輸出間的相位差變大。其結果為，能夠增大接收數字像素信號Da、/Da、Db、/Db的圖像處理IC側的數據讀入的相位容限，從而能夠使數據的漏獲取確定降低。此外,在控制部42a被設定成從模式、控制部42b被設定成主模式的情況下,上述控制部42a、42b的動作彼此相反。以上，在本實施方式中，拍攝裝置10具有彼此同步地動作的傳感晶片30及多個信號處理晶片40a、40b。例如，在本實施方式中，通過使用同步控制信號SYNS，能夠使傳感晶片30及多個信號處理晶片40a、40b的動作定時彼此一致。另外，在本實施方式中，能夠在適於各自特性的製造工藝中製造傳感晶片30及信號處理晶片40。因此，在本實施方式中，能夠削減拍攝裝置10的製造成本並能夠使拍攝裝置10的動作高速化。另外，在本實施方式中，由於信號處理晶片40a、40b為彼此相同的結構，所以能夠削減布局設計及設計驗證等的設計工時。而且，在本實施方式中，控制部42通過控制信號CNT而被設定成主模式及從模式中的某一模式。因此，在本實施方式中，與多個控制部42實施與主模式相同的處理的結構相比，能夠削減拍攝裝置10的功耗。另外，例如，在製造時的檢測工序中，通過將控制部42設定成主模式，能夠對信號處理晶片40以單體進行檢測。由此，在本實施方式中，能夠防止不合格的信號處理晶片40安裝在圖1所示的玻璃基板20上。其結果為，能夠削減控制裝置10的製造成本。此外，在對傳感晶片30以單體進行檢測時，只要將檢測用的控制信號從驅動控制端子CNTP輸入至傳感晶片30即可。或者，也可以將用於輸入檢測用的控制信號的檢測端子及布線設置在傳感晶片30上。另外，在本實施方式中，說明了多個信號處理晶片40a、40b通過同步控制信號SYNS而彼此同步地動作的結構，但不限定於該結構。例如，也可以採用將信號處理晶片40分為兩個而得到的結構(不使用同步控制信號SYNS的結構)。該情況下，關於能夠在適於各自特性的製造工藝中製造傳感晶片30及信號處理晶片40方面，能夠得到與上述實施方式相同的效果。但是，在多個控制部42分別形成於彼此不同的多個信號處理晶片40的結構中，例如，與多個控制部42配置在一個晶片內的結構相比，多個控制部42之間的製造偏差存在變大的傾向。因此，在不使用同步控制信號SYNS的結構中，由於多個信號處理晶片40之間的製造偏差，可能會導致多個信號處理晶片40內的時鐘的定時彼此不同。因此，在需要避免由多個信號處理晶片40之間的製造偏差導致的影響時，優選使多個信號處理晶片40a、40b通過同步控制信號SYNS而彼此同步地動作的結構。圖5示出了其他實施方式中的拍攝裝置10的控制部52、53的一例。對與上述實施方式說明的要素相同的要素標註相同的附圖標記，並省略其詳細說明。本實施方式的拍攝裝置10的信號處理晶片40a、40b的結構與圖1-圖4所說明的實施方式不同。其他結構與圖1-圖4所說明的實施方式相同。此外，在圖5中，省略了圖3所示的差動輸出電路48及偏置電路50等的記載。關於本實施方式的信號處理晶片40a，取代圖4所示的控制部42a及同步控制端子SYNS而分別設有控制部52及A/D轉換控制端子CNTADC2。另外，關於本實施方式的信號處理晶片40b，取代圖4所示的控制部42b及同步控制端子SYNS而分別設有控制部53及A/D轉換控制端子CNTADC2。本實施方式的信號處理晶片40a、40b的其他結構與圖1_圖4所說明的實施方式相同。此外，控制部52、53為彼此不同的結構。因此，在信號處理晶片40a、40b上分別設有結構彼此不同的控制部52、53。首先，說明設置在信號處理晶片40a上的控制部52。控制部52例如具 有接收控制信號CNTa的系統控制器SYSCNT2 ;對A/D轉換器ADC的動作進行控制的A/D轉換控制電路ADCCNT2 ;和簡易定時發生器STG。另外，控制部52具有用於對信號處理晶片40a以單體進行檢測的檢測模式。例如，控制部52通過控制信號CNTa而被設定成檢測模式。簡易定時發生器STG從控制部53的定時發生器TG2接收驅動控制信號CNTP。然後，簡易定時發生器STG根據驅動控制信號CNTP生成定時控制信號，並將生成的定時控制信號輸出至系統控制器SYSCNT2及A/D轉換控制電路ADCCNT2。另外，控制部52被設定成檢測模式的情況下，簡易定時發生器STG例如生成A/D轉換器ADC及數據總線電路46的檢測所需要的最低限度的定時控制信號。然後，簡易定時發生器STG將生成的定時控制信號輸出至系統控制器SYSCNT2及A/D轉換控制電路ADCCNT2。像這樣，簡易定時發生器STG不生成驅動控制信號CNTP。因此，在本實施方式中，能夠使簡易定時發生器STG的結構與控制部53的定時發生器TG2及圖4所示的定時發生器TG相比變得簡易。另外，在本實施方式中，由於簡易定時發生器STG不生成驅動控制信號CNTP，所以能夠削減信號處理晶片40a的功耗。系統控制器SYSCNT2例如根據來自簡易定時發生器STG的定時控制信號生成輸出控制信號CNTOUTa，並與控制信號CNTa內的時鐘同步地將輸出控制信號CNTOUTa輸出至數據總線電路46。此外，系統控制器SYSCNT2例如也可以使用輸出控制信號CNTOUTa來控制圖3所示的差動輸出電路48的動作。A/D轉換控制電路ADCCNT2例如根據來自簡易定時發生器STG的定時控制信號生成A/D轉換控制信號CNTADCa，並與控制信號CNTa內的時鐘同步地將A/D轉換控制信號CNTADCa輸出至A/D轉換部44。例如，A/D轉換控制電路ADCCNT2經由系統控制器SYSCNT2接收控制信號CNTa內的時鐘。此外，A/D轉換控制電路ADCCNT2也可以不經由系統控制器SYSCNT2而接收控制信號CNTa內的時鐘。而且，A/D轉換控制電路ADCCNT2將A/D轉換控制信號CNTADC2輸出至控制部53的簡易A/D轉換控制電路SADCCNT。例如，A/D轉換控制信號CNTADC2包含A/D轉換控制信號CNTADCa和控制信號CNTa內的時鐘。即，上述實施方式的同步控制信號SYNS包含在A/D轉換控制信號CNTADC2中。接下來，說明設置在信號處理晶片40b上的控制部53。

控制部53例如具有接收控制信號CNTb的系統控制器SYSCNT3 ;簡易A/D轉換控制電路SADCCNT ;和定時發生器TG2。另外，控制部53具有用於對信號處理晶片40b以單體進行檢測的檢測模式。例如，控制部53通過控制信號CNTb而被設定成檢測模式。定時發生器TG2生成驅動控制信號CNTP，並將生成的驅動控制信號CNTP輸出至控制部52的簡易定時發生器STG及圖3所示的傳感晶片30的驅動器34。另外，定時發生器TG2例如將基於驅動控制信號CNTP的定時控制信號輸出至系統控制器SYSCNT3及簡易A/D轉換控制電路SADCCNT。系統控制器SYSCNT3例如根據來自定時發生器TG2的定時控制信號生成輸出控制信號CNTOUTb。然後，系統控制器SYSCNT3與通過A/D轉換控制信號CNTADC2而傳輸的控制信號CNTa內的時鐘同步地將輸出控制信號CNTOUTb輸出至數據總線電路46。例如，系統控制器SYSCNT3經由簡易A/D轉換控制電路SADCCNT接收控制信號CNTa內的時鐘。此外，系統控制器SYSCNT3也可以從定時發生器TG2接收控制信號CNTa內的時鐘，還可以從A/D轉換控制端子CNTADC2接收控制信號CNTa內的時鐘。另外，控制部53被設定成檢測模式的情況下，系統控制器SYSCNT3與控制信號CNTb內的時鐘同步地將輸出控制信號CNTOUTb輸出至數據總線電路46。 簡易A/D轉換控制電路SADCCNT從控制部52的A/D轉換控制電路ADCCNT2接收A/D轉換控制信號CNTADC2。然後，簡易A/D轉換控制電路SADCCNT將通過A/D轉換控制信號CNTADC2而傳輸的控制信號CNTa內的時鐘傳輸至系統控制器SYSCNT3。此外，簡易A/D轉換控制電路SADCCNT也可以將通過A/D轉換控制信號CNTADC2而傳輸的控制信號CNTa內的時鐘傳輸至定時發生器TG2。另外，簡易A/D轉換控制電路SADCCNT根據通過A/D轉換控制信號CNTADC2而傳輸的A/D轉換控制信號CNTADCa生成A/D轉換控制信號CNTADCb。例如，簡易A/D轉換控制電路SADCCNT根據來自定時發生器TG2的定時控制信號對A/D轉換控制信號CNTADCa的定時進行調整，從而生成A/D轉換控制信號CNTADCb。然後，簡易A/D轉換控制電路SADCCNT與通過A/D轉換控制信號CNTADC2而傳輸的控制信號CNTa內的時鐘同步地將A/D轉換控制信號CNTADCb輸出至A/D轉換部44。
此外，控制部53被設定成檢測模式的情況下，簡易A/D轉換控制電路SADCCNT例如根據來自定時發生器TG2的定時控制信號生成A/D轉換器ADC的檢測所需要的最低限度的檢測信號。然後，簡易A/D轉換控制電路SADCCNT與控制信號CNTb內的時鐘同步地將檢測信號輸出至A/D轉換部44。像這樣，簡易A/D轉換控制電路SADCCNT對通過A/D轉換控制信號CNTADC2而傳輸的A/D轉換控制信號CNTADCa的定時進行調整，從而生成A/D轉換控制信號CNTADCb。由此，在本實施方式中，與控制部52的A/D轉換控制電路ADCCNT2及圖4所示的A/D轉換控制電路ADCCNT相比，能夠使簡易A/D轉換控制電路SADCCNT的結構變得簡易，從而能夠削減信號處理晶片40b的功耗。此外，控制部52、53的結構不限定於本例，例如，也可以將定時發生器TG2設置在控制部52中，將簡易定時發生器STG設置在控制部53中。另外，例如，也可以將簡易A/D轉換控制電路SADCCNT設置在控制部52中，將A/D轉換控制電路ADCCNT2設置在控制部53中。或者，也可以將控制部52設置在信號處理晶片40b中，將控制部53設置在信號處理晶片40a中。另外，控制部52、53的動作不限定於本例。例如，通過A/D轉換控制信號CNTADC2而傳輸的同步用的時鐘也可以是將控制信號CNTa內的時鐘分頻而得到的時鐘，還可以是將控制信號CNTa內的時鐘倍增而得到的時鐘。或者，通過A/D轉換控制信號CNTADC2而傳輸的同步用的時鐘還可以是多個時鐘。例如，在將輸出控制信號CNTOUTa輸出時所使用的時鐘與將A/D轉換控制信號CNTADCa輸出時所使用的時鐘彼此不同的情況下，可以通過A/D轉換控制信號CNTADC2來傳輸雙方的時鐘。以上，在本實施方式中，也能夠得到與圖1-圖4所說明的實施方式相同的效果。而且，在本實施方式中，簡易定時發生器STG設置在控制部52中，簡易A/D轉換控制電路SADCCNT設置在控制部53中。由此，能夠削減多個控制部52、53整體的電路規模。因此，在本實施方式中，能夠削減 信號處理晶片40a、40b的電路規模，從而能夠減小晶片面積。另夕卜，在本實施方式中，能夠通過削減電路規模來削減拍攝裝置10的功耗。圖6示出了其他實施方式中的拍攝裝置10的信號處理晶片40a、40b的一例。對與上述實施方式所說明的要素相同的要素標註相同的附圖標記，並省略其詳細說明。本實施方式的拍攝裝置10的信號處理晶片40a、40b的結構與圖1-圖4所說明的實施方式不同。其他結構與圖1-圖4所說明的實施方式相同。此外，在圖6中，省略了圖3所示的A/D轉換部44、數據總線電路46、差動輸出電路48及偏置電路50等的記載。關於本實施方式的信號處理晶片40，取代圖4所示的控制部42及同步控制端子SYNS而分別設有控制部43及時鐘端子CLK10。而且，在本實施方式中，將同步時鐘生成部SCG10、時鐘端子CLK20及延遲控制端子CNTDL附加在圖4所示的信號處理晶片40a上，將同步時鐘生成部SCG20及時鐘端子CLK30附加在圖4所示的信號處理晶片40b上。即，在本實施方式中，在彼此成對的信號處理晶片40a、40b上分別設有同步時鐘生成部SCG10、SCG20。本實施方式的信號處理晶片40a、40b的其他結構與圖1-圖4所說明的實施方式相同。信號處理晶片40a除圖3所示的A/D轉換部44、數據總線電路46、差動輸出電路48及偏置電路50以外，還具有同步時鐘生成部SCGlO及控制部43a。同步時鐘生成部SCGlO具有緩衝部BUF10、延遲電路DLC及緩衝部BUF12。緩衝部BUFlO例如從信號處理晶片40a的外部經由控制端子CNTa接收控制信號CNTa內的時鐘。然後，緩衝部BUFlO將接收到的時鐘(控制信號CNTa內的時鐘)作為時鐘CLKlO而輸出至延遲電路DCL及信號處理晶片40b。此外，信號處理晶片40a的時鐘端子CLKlO例如通過形成在圖1所示的玻璃基板20上的布線圖案等而與信號處理晶片40b的時鐘端子CLKlO連接。即，時鐘端子CLKlO與圖1-圖4所說明的實施方式的同步控制信號SYNS對應。延遲電路DLC從緩衝部BUFlO接收時鐘CLKlO，並且從信號處理晶片40a的外部經由延遲控制端子CNTDL接收延遲控制信號CNTDL。然後，延遲電路DLC將使時鐘CLKlO延遲後的延遲時鐘DCLK輸出至緩衝部BUF12。此外，延遲電路DLC使時鐘CLKlO延遲基於延遲控制信號CNTDL的延遲量，從而生成延遲時鐘DCLK。緩衝部BUF12從延遲電路DLC接收延遲時鐘DCLK。然後，緩衝部BUF12將延遲時鐘DCLK作為時鐘CLK20而輸出至系統控制器SYSCNT等。由此，時鐘CLK20作為信號處理晶片40a的內部時鐘而被供給至信號處理晶片40a內的各部分。而且，緩衝部BUF12將時鐘CLK20經由時鐘端子CLK20輸出至信號處理晶片40a的外部。控制部43a例如具有系統控制器SYSCNT、A/D轉換控制電路ADCCNT及定時發生器TG3。即，控制部43a取代圖4所示的定時發生器TG而設有定時發生器TG3。控制部43a的其他結構與圖4所示的控制部42a相同。關於定時發生器TG3的結構及動作，除不實施圖4所說明的同步控制信號SYNS的傳輸以外，與定時發生器TG相同。關於控制部43a的系統控制器SYSCNT及A/D轉換控制電路ADCCNT的動作，除與從同步時鐘生成部SCGlO輸出的時鐘CLK20同步地動作以外，與圖4所說明的動作相同。例如，控制部43a的系統控制器SYSCNT與時鐘CLK20同步地將輸出控制信號CNTOUTa輸出至圖4所示的數據總線電路46。控制部43a的A/D轉換控制電路ADCCNT與時鐘CLK20同步地將A/D轉換控制信號CNTADCa輸出至圖4所示的A/D轉換部44。信號處理晶片40 b除圖3所示的A/D轉換部44、數據總線電路46、差動輸出電路48及偏置電路50以外，還具有同步時鐘生成部SCG20及控制部43b。同步時鐘生成部SCG20具有緩衝部BUF20、開關部SW及緩衝部BUF22。緩衝部BUF20例如從信號處理晶片40b的外部經由控制端子CNTb接收控制信號CNTb內的時鐘。然後，緩衝部BUF20將接收到的時鐘(控制信號CNTb內的時鐘)作為時鐘CLK12而輸出至開關部SW。開關部SW從緩衝部BUF20接收時鐘CLK12，並且從信號處理晶片40a經由時鐘端子CLKlO接收時鐘CLKlO (控制信號CNTa內的時鐘)。然後，開關部SW例如根據控制信號CNTb將時鐘CLK10、CLK20中的某一個輸出至緩衝部BUF22。例如，當要使信號處理晶片40a、40b彼此同步地動作時，開關部SW將時鐘CLKlO輸出至緩衝部BUF22。另外，例如，當要使信號處理晶片40b獨立動作時，開關部SW將時鐘CLK12輸出至緩衝部BUF22。緩衝部BUF22將從開關部SW接收到的時鐘作為時鐘CLK30而輸出至系統控制器SYSCNT等。由此，時鐘CLK30作為信號處理晶片40b的內部時鐘而被供給至信號處理晶片40b內的各部分。而且，緩衝部BUF22將時鐘CLK30經由時鐘端子CLK30輸出至信號處理晶片40b的外部。在此，被輸出至信號處理晶片40a、40b的外部的時鐘CLK20、CLK30用於調整延遲電路DLC的延遲量。S卩，時鐘CLK20、CLK30用於調整延遲控制信號CNTDL所表示的延遲量。例如，延遲控制信號CNTDL所表示的延遲量通過安裝有拍攝裝置10的數位相機等的CPU的運算而被調整成使時鐘CLK20和時鐘CLK30的相位差處於規定誤差範圍內。此外，延遲控制信號CNTDL所表示的延遲量也可以由使用者通過手動來設定。像這樣，在本實施方式中，由於時鐘CLK20和時鐘CLK30的相位差被調整成處於規定誤差範圍內，所以能夠使信號處理晶片40a的動作定時與信號處理晶片40b的動作定時高精度地一致。控制部43b的結構與控制部43a相同。另外，控制部43b的動作除與從同步時鐘生成部SCG20輸出的時鐘CLK30同步地動作以外，與控制部43a的動作相同。例如，控制部43b的系統控制器SYSCNT與時鐘CLK30同步地將輸出控制信號CNTOUTb輸出至圖4所示的數據總線電路46。控制部43b的A/D轉換控制電路ADCCNT與時鐘CLK30同步地將A/D轉換控制信號CNTADCb輸出至圖4所示的A/D轉換部44。此外，驅動控制信號CNTP例如從控制部43a、43b中的一方的定時發生器TG3被輸出。此外，信號處理晶片40a、40b的結構不限定於本例。例如，也可以將同步時鐘生成部SCG10、SCG20分別設置在信號處理晶片40a、40b的系統控制器SYSCNT內，也可以分別設置在信號處理晶片40a、40b的定時發生器TG3內。或者，還可以將同步時鐘生成部SCG10、SCG20分別設置在信號處理晶片40a、40b的A/D轉換控制電路ADCCNT內。另外，也可以將同步時鐘生成部SCGlO設置在信號處理晶片40b上，將同步時鐘生成部SCG20設置在信號處理晶片40a上。而且，還可以將同步時鐘生成部SCG10、SCG20分別設置在圖5所示的信號處理晶片40a、40b上。以上，在本實施方式中，也能夠得到與圖1-圖4所說明的實施方式相同的效果。而且，在本實施方式中，由於時鐘CLK20和時鐘CLK30的相位差能夠被調整成處於規定誤差範圍內，所以能夠使傳感晶片30及多個信號處理晶片40a、40b的動作定時彼此高精度地一致。

圖7示出了其他實施方式中的拍攝裝置10的信號處理晶片40a、40b的一例。對與上述實施方式所說明的要素相同的要素標註相同的附圖標記，並省略其詳細說明。本實施方式的拍攝裝置10的信號處理晶片40a的結構與圖6所說明的實施方式不同。其他結構與圖6所說明的實施方式相同。此外，在圖7中，省略了圖3所示的A/D轉換部44、數據總線電路46、差動輸出電路48及偏置電路50等的記載。關於本實施方式的信號處理晶片40a，取代圖6所示的同步時鐘生成部SCGlO而設有同步時鐘生成部SCG12。而且，在本實施方式中，將時鐘端子CLK30附加在圖6所示的信號處理晶片40a上，並將時鐘端子CLK20及延遲控制端子CNTDL從圖6所示的信號處理晶片40a中去除。本實施方式的信號處理晶片40a的其他結構與圖6所說明的實施方式相同。此外，信號處理晶片40a的時鐘端子CLK30例如通過形成在圖1所示的玻璃基板20上的布線圖案等而與信號處理晶片40b的時鐘端子CLK30連接。同步時鐘生成部SCG12具有緩衝部BUF10、延遲電路DLC、緩衝部BUF12、相位比較器PHC、積分電路INTC及衰減器ATT。即，同步時鐘生成部SCG12對同步時鐘生成部SCGlO附加有相位比較器PHC、積分電路INTC及衰減器ATT。緩衝部BUFlO、延遲電路DLC及緩衝部BUF12的動作與圖6所說明的同步時鐘生成部SCGlO的緩衝部BUF10、延遲電路DLC及緩衝部BUF12的動作相同。相位比較器PHC從緩衝部BUF12接收時鐘CLK20(信號處理晶片40a的內部時鐘)，並且從信號處理晶片40b經由時鐘端子CLK30接收時鐘CLK30(信號處理晶片40b的內部時鐘)。然後，相位比較器PHC將時鐘CLK20的相位和時鐘CLK30的相位相互比較，由此，檢測出時鐘CLK20和時鐘CLK30的相位差。例如，相位比較器PHC將檢測出的相位差輸出至積分電路INTC。積分電路INTC對表示從相位比較器PHC接收到的相位差的信號進行積分，由此，計算出時鐘CLK20和時鐘CLK30的相位差的平均值。然後，積分電路INTC將表示時鐘CLK20和時鐘CLK30的相位差的平均值的信號輸出至衰減器ATT。衰減器ATT根據從積分電路INTC接收到的信號(表示時鐘CLK20和時鐘CLK30的相位差的平均值的信號)生成延遲控制信號CNTDL。然後，衰減器ATT將生成的延遲控制信號CNTDL輸出至延遲電路DLC。像這樣，積分電路INTC及衰減器ATT作為根據由相位比較器PHC檢測出的相位差生成延遲控制信號CNTDL的延遲控制部而發揮功能。例如，當延遲電路DLC的初始延遲量被設定成「O」時，衰減器ATT將與時鐘CLK20和時鐘CLK30的相位差的平均值的一半相當的延遲量設定成延遲控制信號CNTDL所表示的延遲量。由此，延遲電路DLC的延遲量被設定成往復於信號處理晶片40a、40b之間的時鐘CLKlO的延遲量的一半的延遲量。g卩，通過延遲控制信號CNTDL而設定的延遲電路DLC的延遲量被調整成時鐘CLKIO被從信號處理晶片40a傳遞到信號處理晶片40b為止的延遲量(以下，也稱作信號處理晶片40a、40b之間的延遲量)。由此，時鐘CLK20相對於從緩衝部BUFlO輸出的時鐘CLKlO的延遲量與時鐘CLK30相對於從緩衝部BUFlO輸出的時鐘CLKlO的延遲量相同。其結果為，在本實施方式中，能夠使信號處理晶片40a的動作定時與信號處理晶片40b的動作定時高精度地自動地一致。 此外，例如，在相位比較器PHC檢測到相位差時，在對延遲電路DLC既已設定延遲量的情況下，信號處理晶片40a、40b之間的延遲量通過以下運算來計算出。例如，信號處理晶片40a、40b之間的延遲量通過將與時鐘CLK20和時鐘CLK30的相位差的平均值的一半相當的延遲量、和已對延遲電路DLC設定的延遲量的一半的延遲量相加而計算出。該運算可以在衰減器ATT內實施，也可以在延遲電路DLC內實施。在此，例如，在延遲電路DLC的延遲量被設定成信號處理晶片40a、40b之間的延遲量後，可以停止相位比較器PHC、積分電路INTC及衰減器ATT的動作。該情況下，能夠削減信號處理晶片40a的功耗。此外，例如，當信號處理晶片40a獨立動作時，延遲電路DLC以預先設定的延遲量進行動作。在該情況下，也可以停止相位比較器PHC、積分電路INTC及衰減器ATT的動作。此外，信號處理晶片40a、40b的結構不限定於本例。例如，同步時鐘生成部SCG12、SCG20也可以分別設置在信號處理晶片40a、40b的系統控制器SYSCNT內，也可以分別設置在信號處理晶片40a、40b的定時發生器TG3內。或者，同步時鐘生成部SCG12、SCG20還可以分別設置在信號處理晶片40a、40b的A/D轉換控制電路ADCCNT內。另外，也可以將同步時鐘生成部SCG12設置在信號處理晶片40b上，將同步時鐘生成部SCG20設置在信號處理晶片40a上。而且，還可以將同步時鐘生成部SCG12、SCG20分別設置在圖5所示的信號處理晶片40a、40b上。以上，在本實施方式中，也能夠得到與圖1-圖4所說明的實施方式相同的效果。而且，在本實施方式中，由於時鐘CLK20的相位和時鐘CLK30的相位能夠被自動調整成彼此相同，所以能夠使傳感晶片30及多個信號處理晶片40a、40b的動作定時彼此高精度地一致。圖8示出了使用了上述實施方式的拍攝裝置10的數位相機100的概要。數位相機100例如具有拍攝裝置10、拍攝透鏡110、CPU120、緩衝部130、圖像處理部140、存儲介質150、監控器160及操作部170。拍攝裝置10、CPU120、緩衝部130、圖像處理部140、存儲介質150及監控器160例如與總線BUS連接。拍攝透鏡110將拍攝對象的像成像在拍攝裝置10的受光面上。CPU120例如是微處理器，根據未圖示的程序來控制拍攝裝置10的動作及拍攝透鏡110等的動作。例如，CPU120實施自動對焦控制、光圈控制、對拍攝裝置10的曝光控制及圖像數據的記錄等。緩衝部130例如是由DRAM (Dynamic RAM)、SRAM (Static RAM)等形成的內置存儲器，臨時存儲通過拍攝裝置10而拍攝到的圖像的圖像數據等。圖像處理部140例如對存儲在緩衝部130中的圖像數據實施顏色插補處理、白平衡處理、輪廓補償處理、伽馬處理、降低噪聲處理等圖像處理。存儲介質150存儲拍攝到的圖像的圖像數據等。監控器160例如是液晶顯示器，顯示拍攝到的圖像、存儲在存儲介質150中的圖像及菜單畫面等。操作部170具有釋放按鈕及其他各種開關，由使用者進行操作來使數位相機100動作。此外，在上述實施方式中，說明了按列設有A/D轉換器ADC的例子。本發明不限於所述實施方式。例如，A/D轉換器ADC也可以按每一列設置兩個。該情況下，能夠實現A/D轉換器ADC的交錯(interleave)動作，例如，能夠縮短將兩行量的像素PX的模擬信號轉換成數位訊號的時間。或者，能夠使每個A/D轉換器ADC的轉換動作低速進行。在該情況下，也能夠得到與上述實施方式相同的效果。在上述實施方式中，說明了信號處理晶片40a接收像素陣列32的奇數列的像素PX的信號的例子。本發明不限 定於所述實施方式。例如，信號處理晶片40a也可以接收像素陣列32的偶數列的像素PX的信號。該情況下，例如，信號處理晶片40b接收像素陣列32的奇數列的像素PX的信號。或者，例如，在像素陣列32的像素PX為拜耳排列的情況下，也可以使信號處理晶片40a接收與綠色的入射光對應的像素PX的信號，使信號處理晶片40b接收與紅色的入射光對應的像素PX的信號及與藍色的入射光對應的像素PX的信號。該情況下，例如，按行對縱列放大器AP的輸入側的連接目標進行切換的開關等設置在放大器陣列36上。在該情況下，也能夠得到與上述實施方式相同的效果。在上述實施方式中，說明了將基於控制信號CNT內的時鐘的時鐘使用成同步用的時鐘的例子。本發明不限定於所述實施方式。例如，在信號處理晶片40具有振蕩器的結構中，通過同步控制信號SYNS而傳輸的同步用的時鐘也可以是基於信號處理晶片40a的振蕩器的時鐘的時鐘。該情況下，控制部42a、42b與基於信號處理晶片40a的振蕩器的時鐘的時鐘同步地動作。同樣地，通過圖5所示的A/D轉換控制信號CNTADC2而傳輸的同步用的時鐘也可以是基於信號處理晶片40a的振蕩器的時鐘的時鐘。另外，圖6及圖7所示的時鐘CLKl也可以是基於信號處理晶片40a的振蕩器的時鐘的時鐘。在該情況下，也能夠得到與上述實施方式相同的效果。在上述圖1-圖4所說明的實施方式中，說明了主模式及從模式的設定按控制部42來實施的例子。本發明不限定於所述實施方式。例如，主模式及從模式的設定也可以按控制部42的定時發生器TG、系統控制器SYSCNT及A/D轉換控制電路ADCCNT來實施。在該情況下，也能夠得到與上述圖1-圖4所說明的實施方式相同的效果。在上述圖1-圖4所說明的實施方式中，說明了被設定成從模式的控制部42b的定時發生器TG根據從控制部42a的定時發生器TG接收到的驅動控制信號CNTP來生成定時控制信號的例子。本發明不限定於所述實施方式。例如，被設定成從模式的控制部42b的定時發生器TG也可以通過與被設定成主模式時的處理相同的處理來生成定時控制信號。該情況下，被設定成從模式的控制部42b可以不從控制部42a接收驅動控制信號CNTP。在該情況下，控制部42b的系統控制器SYSCNT及A/D轉換控制電路ADCCNT也與控制信號CNTa內的時鐘同步地動作。因此，在該情況下，也能夠得到與上述圖1-圖4所說明的實施方式相同的效果。在上述圖1-圖4所說明的實施方式中，說明了同步控制信號SYNS在信號處理晶片40a、40b的定時發生器TG之間傳輸的例子。本發明不限定於所述實施方式。例如，同步控制信號SYNS也可以在信號處理晶片40a、40b的系統控制器SYSCNT之間傳輸，也可以在信號處理晶片40a、40b的A/D轉換控制電路ADCCNT之間傳輸。在該情況下，也能夠得到與上述圖1-圖4所說明的實施方式相同的效果。在上述圖5所說明 的實施方式中，說明了同步用的時鐘通過A/D轉換控制信號CNTADC2而傳輸的例子。本發明不限定於所述實施方式。例如，同步用的時鐘也可以通過圖4所示的同步控制信號SYNS而在簡易定時發生器STG與定時發生器TG2之間傳輸，也可以在系統控制器SYSCNT2與系統控制器SYSCNT3之間傳輸。在該情況下，也能夠得到與上述圖5所說明的實施方式相同的效果。以上，詳細說明了本發明，但上述實施方式及其變形例僅是發明的一例，本發明不限定於此。顯然在不脫離本發明的範圍內能夠進行變形。工業實用性本發明能夠利用於拍攝裝置。
權利要求
1.一種拍攝裝置，其特徵在於，具有 傳感晶片，其具有多個像素二維矩陣狀地配置而成的像素陣列；由多個數據輸出端子構成的數據輸出端子組，其中，所述多個數據輸出端子按所述像素陣列的像素列輸出所述像素的模擬信號；和 信號處理晶片，其具有與所述數據輸出端子組電連接的數據輸入端子組；將通過所述數據輸入端子組而接收到的所述像素的模擬信號按所述像素陣列的像素列轉換成數位訊號的多個A/d轉換器；對所述多個A/D轉換器的動作進行控制的控制部。
2.如權利要求1所述的拍攝裝置，其特徵在於， 所述傳感晶片具有按所述像素陣列的像素列而設置的多個放大器。
3.如權利要求1所述的拍攝裝置，其特徵在於， 所述傳感晶片具有多個所述數據輸出端子組， 所述拍攝裝置具有與所述數據輸出端子組相同數量的所述信號處理晶片。
4.如權利要求1所述的拍攝裝置，其特徵在於， 具有形成有布線圖案的基板， 所述傳感晶片的所述數據輸出端子組和所述信號處理晶片的所述數據輸入端子組通過所述布線圖案而電連接。
5.一種拍攝裝置，其特徵在於， 具有傳感晶片和多個信號處理晶片， 所述傳感晶片具有 二維矩陣狀地配置的多個像素；和 數量與所述信號處理晶片的數量相同的數據輸出端子組，其分別由輸出所述像素的信號的多個數據輸出端子構成， 所述各信號處理晶片具有 與所述數據輸出端子組電連接的數據輸入端子組； 對通過所述數據輸入端子組而接收到的所述像素的信號進行處理的處理部；和 對所述處理部的動作進行控制的控制部， 所述多個信號處理晶片的所述控制部彼此同步地動作。
6.如權利要求5所述的拍攝裝置，其特徵在於， 所述多個信號處理晶片的所述控制部中的至少一個具有對所述傳感晶片的驅動定時進行控制的定時發生器，控制所述處理部的動作並控制所述傳感晶片的動作。
7.如權利要求5所述的拍攝裝置，其特徵在於， 所述處理部具有將模擬信號轉換成數位訊號的多個A/D轉換器， 所述多個信號處理晶片的所述控制部中的至少一個具有對所述多個A/D轉換器的動作進行控制的A/D轉換控制電路。
8.如權利要求7所述的拍攝裝置，其特徵在於， 所述多個信號處理晶片的所述控制部中的至少一個具有對所述傳感晶片的驅動定時進行控制的定時發生器，控制所述處理部的動作並控制所述傳感晶片的動作。
9.如權利要求8所述的拍攝裝置，其特徵在於， 所述各信號處理晶片的所述控制部具有所述A/D轉換控制電路及所述定時發生器，所述控制部具有對其他控制部的動作進行控制的主模式、和根據來自其他控制部的控制進行動作的從模式。
10.如權利要求8所述的拍攝裝置，其特徵在於， 具有生成用於對所述信號處理晶片以單體進行檢測的檢測信號的簡易A/D轉換控制電路及簡易定時發生器， 所述簡易A/D轉換控制電路設置在不具有所述A/D轉換控制電路的所述信號處理晶片內， 所述簡易定時發生器設置在不具有所述定時發生器的所述信號處理晶片內。
11.如權利要求5所述的拍攝裝置，其特徵在於，具有 第I同步時鐘生成部，其設置在彼此成對的所述信號處理晶片的一方的所述信號處理晶片中，將第I時鐘輸出至另一方的所述信號處理晶片；和 第2同步時鐘生成部，其設置在所述另一方的信號處理晶片中，接收所述第I時鐘， 所述第I同步時鐘生成部具有延遲電路， 所述延遲電路接收根據第2時鐘和第3時鐘的相位差而生成的延遲控制信號，並根據所述延遲控制信號使所述第I時鐘延遲，將延遲後的所述第I時鐘作為所述第2時鐘而輸出， 所述第2同步時鐘生成部具有開關部， 所述開關部接收包含所述第I時鐘在內的多個時鐘，在使所述彼此成對的信號處理晶片彼此同步地動作時，所述開關部將所述第I時鐘作為所述第3時鐘而輸出， 所述一方的信號處理晶片的所述控制部與所述第2時鐘同步地動作， 所述另一方的信號處理晶片的所述控制部與所述第3時鐘同步地動作。
12.如權利要求11所述的拍攝裝置，其特徵在於， 所述第I同步時鐘生成部還具有 相位比較器，其接收所述第2時鐘及所述第3時鐘，並檢測所述第2時鐘和所述第3時鐘的相位差；和 延遲控制部，其根據由所述相位比較器檢測出的相位差而生成所述延遲控制信號，並將生成的所述延遲控制信號輸出至所述延遲電路。
全文摘要
一種拍攝裝置，具有傳感晶片及信號處理晶片。傳感晶片具有多個像素二維矩陣狀地配置而成的像素陣列；由多個數據輸出端子構成的數據輸出端子組，所述多個數據輸出端子按像素陣列的像素列輸出像素的模擬信號。信號處理晶片具有與數據輸出端子組電連接的數據輸入端子組；將通過數據輸入端子組而接收到的像素的模擬信號按像素陣列的像素列轉換成數位訊號的多個A/D轉換器；和對多個A/D轉換器的動作進行控制的控制部。其結果為，能夠削減製造成本並能夠使拍攝裝置的動作高速化。
文檔編號H01L27/14GK103069792SQ20118004093
公開日2013年4月24日 申請日期2011年8月12日 優先權日2010年8月24日
發明者壽圓正博 申請人:株式會社尼康