混合數字/模擬處理電路的製作方法
2023-10-06 14:07:09
專利名稱：混合數字/模擬處理電路的製作方法
技術領域：
本發明涉及一種電路。
現在大部分電路都是數字的。模擬電路通常被認為難以建立，而且不如數字電路穩定。在可以利用模擬電路或其等效數字電路提供同一種功能的情況下，總是使用數字電路。儘管如此，還是存在模擬電路是優選的應用。例如，在某些應用中，模擬放大器是優選的。
執行模擬功能的電路通常缺乏靈活性。
本發明的一個目的是提供一種克服或減輕上述缺點的電路。
數字半導體技術已經穩定發展了很多年，導致更小的電晶體尺寸和每個晶片上增加的電晶體個數。由數字處理器所提供計算能力的提高速度每18個月就會增加一倍，這種現象稱為摩爾定律。
對於增強的處理能力還有持續的要求。但是在很多應用，尤其是可攜式設備中，功率消耗是重要的限制因素。在數字處理器中，功率消耗是電晶體門電路個數乘每秒切換循環次數的函數。隨著電晶體個數和切換循環次數的增加，處理器的功率消耗成為一個重要問題。電池使用壽命和處理能力越來越不兼容，其結果是許多可攜式設備的處理能力和/或電池使用壽命受到了嚴重限制。
在單個大規模數字集成電路中，存在與提供大量電晶體相關的根本性能限制。這些限制是由於有功和無功元件(包括片內連接)日益減小的尺寸造成的。隨接近性能限制引起的問題包括產生相當多的熱量。由高功率處理晶片產生的熱量已經使散熱成為一個重要問題。已經設想散熱問題將對處理能力和性能的進一步提高造成根本的限制。其它與大規模數字集成電路相關的問題包括寄生電容和串擾。
本發明的一個目的是提供一種克服或基本上減輕至少一種上述缺點的電路。
根據本發明，提供了一種電路，包括數字處理器、模擬處理裝置、將來自數字處理器的數字值輸出轉換成由模擬處理裝置處理的模擬值的數模轉換器、及將結果模擬值轉換成輸入到數字處理器的數字值的模數轉換器，其中模擬處理裝置包括一個或多個模擬處理器，而且該電路在數字處理器的控制下可動態重新配置，從而模擬處理裝置根據第一功能處理模擬值，重新配置以後，模擬處理裝置根據第二功能處理模擬值。
本發明是有利的，因為它提供靈活性，允許利用模擬處理裝置根據要求使用不同功能。
優選地，一旦對模擬處理裝置進行重新配置以便根據第二功能處理模擬值，數字處理器就可操作來調整模擬處理裝置的工作參數。這是有利的，因為它確保模擬處理裝置正確地應用第二功能。
模擬處理裝置可以包括多個布置成根據不同功能處理模擬值的模擬處理器，第一模擬處理器布置成根據第一功能處理模擬值，而第二模擬處理器布置成根據第二功能處理模擬值，數字處理器可操作來選擇模擬處理器。
一種給定的模擬處理器可以配置成根據第一功能處理模擬值並具有可調工作參數，從而通過調節工作參數，該同一模擬處理器可以重新配置以便根據第二功能處理模擬值，數字處理器可操作來選擇工作參數。
優選地，該電路是數位訊號處理系統，而第一和第二功能是計算功能。術語計算功能的意思是可以由傳統微處理器數字執行的功能。本發明這種優選的特性克服了與傳統數字處理相關的缺點。特別地，模擬處理可用於實現利用數字處理非常昂貴的功能，從而提供功率消耗的根本降低。這提供了兩個好處，即更長的電池使用壽命和降低的熱量產生。
優選地，數字處理器是微處理器。術語微處理器的意思是能夠運行指令集的處理器。術語微處理器的意思並不是指處理器包括傳統微處理器的所有功能性。例如，微處理器可以是微處理器內核。
可選地，數字處理器可以通過專用邏輯構造。
優選地，該電路還包括布置成選擇數字處理器所需模擬處理器的模擬信號分解器，該模擬信號分解器連接在數模轉換器和模擬處理器間。
優選地，模擬信號分解器包括來自模擬處理器的輸入。
優選地，數字處理器可操作選擇多於一個模擬處理器的組合來提供組合功能。
優選地，該電路還包括布置成選擇該模擬處理器組合的開關。
優選地，該開關是交叉點開關。
優選地，至少一個模擬處理器包括多個處理通道，而且該電路還包括布置成為提供具有要求精度或速度的功能而選擇所需個數通道的開關。
優選地，該開關是交叉點開關。
優選地，該電路還包括連接在模擬處理裝置和模數轉換器之間的模擬信號復用器。
優選地，為該模擬信號復用器提供傳送到模擬處理器的輸出。
優選地，為該模擬信號復用器提供來自模擬處理器的輸入。
優選地，該電路還包括布置成提供偏流的偏流發生裝置，該偏流確定一個或多個模擬處理器的工作參數。
優選地，該電路還包括連接到偏流發生裝置的偏流鎖存器，該偏流鎖存器布置成保持一個數字值，該數字值確定由偏流發生裝置提供的偏流。
優選地，由偏流鎖存器保持的數字值是由數字處理器提供的。
數字處理器可以布置成通過個別調節工作參數、將測試信號施加到一個或多個模擬處理器、監視該一個或多個模擬處理器的輸出及重複該過程直到確定該一個或多個模擬處理器的工作令人滿意，來調整一個或多個模擬處理器的工作參數。
可選地，為了獲得關於一個或多個模擬處理器工作的統計信息然後從中選擇最佳的工作參數集，數字處理器可以布置成通過重複調節組合的一個或多個模擬處理器的多個工作參數並監視該一個或多個模擬處理器對測試信號的響應來調整一個或多個模擬處理器的工作參數。
測試信號可以由數字處理器數字合成，或者由外部模擬裝置提供。
優選地，該電路還包括數字處理器、數模轉換器及模數轉換器與之相連的總線。
模數轉換器可以使用神經形態信號處理。
由模擬處理器提供的處理可以包括一種或多種需要多個模擬運算的功能。
優選地，該多個模擬運算是並行執行的。
優選地，該多個模擬運算的結果是通過單個輸出連接從模擬處理裝置輸出到模數轉換器的。
優選地，模擬處理裝置包括偏置工作在弱反轉區的電晶體。
優選地，模擬處理裝置是利用電晶體、電阻器、電容器和電感線圈構造的。
由一個模擬處理器提供的處理可以包括線性算法。
可選地，由一個模擬處理器提供的處理可以包括非線性算法。
由一個模擬處理器提供的處理可以包括傅立葉處理、Viterbi解碼、隱馬爾可夫處理、IMDC變換、Turbo解碼、對數域處理、獨立分量分析或向量量化中的任意一種。模擬處理器還可以提供其它處理。
優選地，該電路是集成電路。
優選地，數字處理器是集成電路上提供的多個數字處理器之一。
優選地，當模擬處理裝置配置成根據第一功能處理模擬值時，數字處理器可操作調整模擬處理裝置的工作參數。
現在僅通過舉例並參考附圖描述本發明一種具體實施方案，其中
圖1是根據本發明電路的示意圖；圖2是圖1電路和相關數字處理器的示意圖；圖3是圖1和2所示電路中單個模擬處理裝置的示意圖；圖4是根據本發明布置的幾個模擬處理裝置的示意圖；及圖5是圖1所示模擬信號分解器的示意圖。
所示本發明實施方案包括布置成調用模擬子程序的集成數位訊號處理系統。圖1所示集成電路包括模擬子程序塊1及嵌入式精簡指令集計算機(RISC)微處理器2。微處理器2連接到處理器I/O和控制總線3。同時連接到總線3的還有數模轉換器4(DAC)和模數轉換器5(ADC)。DAC具有連接到模擬信號分解器6的輸出，該模擬信號分解器6又連接到模擬子程序塊1。模擬子程序塊1的輸出連接到模擬信號復用器7。信號復用器7的輸出連接到ADC 5。
用於操作的控制信號通過總線3從微處理器2傳送到DAC 4、ADC 5、模擬信號分解器6和模擬信號復用器7。
在使用中，處理器以傳統方式執行數字程序。參考圖2，微處理器2通過調用不同的數位訊號處理器8來以傳統方式執行程序。模擬子程序塊1配置成完成利用數字處理器執行時非常昂貴的操作，例如傅立葉變換。當系統應用需要執行傅立葉變換時，數字值通過DAC 4傳送到執行傅立葉變換的模擬子程序塊1。模擬輸出值傳送到ADC 5，而轉換後的數字值傳送到微處理器2。模擬塊用來執行傅立葉變換的事實對微處理器用戶(如編程人員)是不可見的。
再參考圖1，如果輸入值最初是由微處理器以數字形式存儲的，則它們傳送到總線3，然後由DAC 4轉換成模擬表示並傳送到模擬信號分解器6。但是，如果輸入值最初是模擬形式的，則它們從外部輸入37傳送到模擬信號分解器6。信號分解器6分離模擬值並將它們傳送到執行傅立葉變換的模擬子程序塊1(這將在下面進行更詳細的描述)。
從模擬子程序塊輸出的模擬值傳送到模擬信號復用器7。如果要求輸出值是數字形式的，則模擬信號復用器7將輸出值傳送到ADC 5。ADC 5將模擬輸出值轉換成通過總線3傳送到微處理器2的數字輸出值。如果要求輸出值是模擬形式的，則模擬信號復用器7直接將輸出值傳送到外部輸出38。
外部輸入37包括直接傳送到模擬信號復用器7的分支37a。這可以在例如信號最初在數字域中進行處理、隨後又在模擬域中進行處理(信號傳送到微處理器2進行數字處理，隨後又傳送到模擬子程序塊1)時使用。可選地，分支37a可以在期望比較模擬子程序塊1信號輸出與模擬子程序塊1信號輸入時使用。
如果傅立葉變換的輸入和輸出都是數字的，則從微處理器2的觀點看，由模擬子程序塊1執行的傅立葉變換實際上是一個子程序，其中數字值發送到該子程序並從該子程序接收數字值。
用於執行傅立葉變換的模擬子程序塊1是一個8通道濾波器組，為每個濾波器都提供功率電平檢測器。該濾波器和功率電平檢測器的組合提供了簡單的傅立葉處理器。傅立葉處理器將進入的信號過濾到子頻帶範圍內並確定包含在這些頻帶每一個中的平均功率，即基本上執行頻譜分析。所示實例有8個子頻帶，其中一個4階濾波器選擇各個子頻帶。
圖3示意性地示出了該濾波器組的一個通道。每個通道都包括級聯的兩個2階帶通部分10、11，從而實現每個通道的4階帶通特性。每個2階部分10、11都具有可獨立調節的中心頻率、帶寬和增益。中心頻率、帶寬和增益的值對於每個部分10、11是由偏流電路12、13控制的。每個偏流電路12、13都包括多個根據偏流鎖存器14、15中設置的數字值集選擇的可開關電流源。該數字值是數字字，字的長度(即位數)依賴於所需的調整解析度。例如，適當粗調只需要3或4位，而微調所需的值可能有8位字。每個偏流鎖存器14、15的大小等於調整相應部分10、11所需位數的總和。偏流鎖存器中的每個字值組是由微處理器2控制的。微處理器2可以同時改變鎖存器中所有的字值，或者如果只有一個特定參數要調整則調節單個字值。
應當理解偏流電路12、13不必包括電流源，但是可以例如包括電容器組或其它元件。
通道內的兩個2階濾波器10、11額定值是完全相同的。濾波器10、11的中心頻率設置成與所有其它通道濾波器的不同。對於音頻處理應用，濾波器設置成每個通道覆蓋大約300Hz-10kHz範圍內一個獨立的子頻帶。各通道確切的頻率範圍、中心頻率和調整範圍依賴於要使用該電路的應用。
功率電平檢測器16確定包括在濾波器級聯10、11特定頻帶中的平均功率。功率電平檢測器的工作類似於用於在例如無線接收器應用中提供自動增益控制的接收信號強度指示器(RSSI)功能。一般地，輸入信號X通過平方電路(產生X2)，然後該平方輸出利用低通濾波器「求平均」。低通濾波器的參數是由偏置電路17和偏置鎖存器18控制的。如果低通濾波器的帶寬太高，則不期望的高頻分量也將出現在功率電平檢測器16的輸出中。如果低通濾波器的帶寬非常低，則功率電平檢測器對輸入功率中變化的響應時間也非常慢。最佳帶寬隨電路的應用而變，是相應地進行選擇的。偏置電路17和偏置鎖存器18以與前述偏流電路12、13和偏置鎖存器14、15相同的方式工作。
除了圖3所示的傅立葉處理器或作為它的一種可選方案，以下功能可以由模擬子程序塊來執行Viterbi解碼器、隱馬爾可夫、IMDC變換、Turbo解碼器、對數域濾波器、獨立分量分析或向量量化等。這些是數字計算密集和大能耗功能的模擬實現。一種實例在圖4中示出，其中有3個模擬子程序塊20通過總線3連接到微處理器2。與模擬子程序塊20的連接是由圖1所示模擬信號分解器控制的。
模擬信號分解器6基本上是一個將模擬輸入信號連接到一個或多個模擬子程序塊的開關網絡(可以使用任何其它合適的開關裝置)。模擬信號分解器6在圖5中示意性地示出。電子開關31-36由微處理器(圖5未示出)控制。為模擬信號分解器6提供兩個輸入。第一輸入4a傳輸來自DAC(圖5未示出)的信號。第二輸入37是連接到模擬信號分解器6的外部輸入。由外部輸入37傳輸的信號可以來自外部測試針，或來自如片外傳感器的外部輸入，或來自片內傳感器，或者也可以是晶片上其它某個地方模擬電路的輸出。
參考圖5，如果關閉開關31，則來自外部模擬輸入37的輸入信號饋送到模擬子程序塊F(X)。如果關閉開關35，則來自微處理器的數位訊號通過DAC 4並饋送到模擬子程序塊G(X)。模擬子程序塊可以根據任何合適的功能處理模擬值，例如模擬子程序塊F(X)可以是濾波器，而模擬子程序塊G(X)可以是傅立葉處理器。在有些情況下，模擬子程序塊F(X)、G(X)可以執行具有不同特性的相似功能。例如，F(X)可以是具有6階Butterworth響應的濾波器，而G(X)可以是具有8階Cauer響應的濾波器。有可能配置一特定的模擬子程序塊執行第一濾波器功能，然後通過調節該子程序塊的工作參數重新配置同一模擬子程序塊來執行第二濾波器功能。
模擬信號復用器7執行與模擬信號分解器6相反的操作。當模擬信號分解器6將兩個輸入通道4a、37中的一個路由到一個或多個模擬子程序塊的輸入時，模擬信號復用器將一個模擬子程序塊輸出路由到兩個輸出通道中的一個。參考圖1，第一輸出通道5a將信號傳輸到ADC，而第二輸出通道38將信號傳輸到外部模擬元件。此外，復用器是簡單的開關網絡，其開關配置由RISC處理器控制。工作期間，情況有可能是來自模擬處理部分的輸出信號沒有傳送到RISC處理器，而是輸出到了片外(例如，輸出到了片外變頻器)或饋送到了片內另一元件(如集成變頻器)。在這種情況下，適當模擬子程序的輸出將由模擬信號復用器路由到外部輸出通道38。
圖4所示由模擬子程序塊20提供的功能是可重新配置的。可以使各模擬子程序塊之間的互連能夠修改由模擬子程序塊組合提供的高級功能。為了達到這個目的，各模擬子程序塊之間的輸入-輸出連接是由稱為交叉點開關的開關網絡(未示出)構成的。交叉點開關由微處理器2控制。應當理解，可以使用任何合適類型的開關。
可重新配置功能的有效性在以下實例中進行了說明在本發明的一種可能應用中，為了驅動圖形均衡顯示，需要傅立葉變換子程序塊1來處理音頻信號。在另一種可能應用中，傅立葉變換塊1是一個簡單語音識別系統的前端。在該第二種應用實例中，微處理器2配置交叉點開關，從而來自傅立葉變換塊的輸出連接到另一包括隱馬爾可夫模型子程序以實現簡單語音識別系統的模擬子程序塊。
由單個模擬子程序塊提供的功能可以重新配置。例如，參考圖1，模擬子程序塊利用4階帶通濾波器在一組通道中提供傅立葉變換，實現為兩個2階帶通部分的級聯連接。在某種特定的應用中，也許在模擬子程序塊的每個通道中有一個2階帶通濾波器就足夠了。在這種情況下，微處理器2配置交叉點開關，從而每個通道中的一個2階部分斷開並斷電。這樣做可以降低功率消耗。
調整圖1所示模擬子程序塊1的通道以確保通道能正確工作。通道的調整由微處理器2控制並遵循預編程的軟體算法。微處理器2順序調整每個通道，每次一個電路塊，同時調節一個或多個調整參數。微處理器2最初設置偏置鎖存器中的位模式來給出額定偏置值。然後施加模擬輸入，微處理器2配置模擬信號分解器6從而將模擬輸入路由到被調整的模擬子程序塊(一般各模擬子程序塊是單獨調整的)。如果微處理器2自己生成測試信號，例如數字合成信號，則DAC 4的輸出將路由到進行測試的模擬子程序塊的輸入。但是在有些情況下，用於調整的輸入信號可以通過輸入測試針來自外部源，如掃描頻率源。在這種情況下，模擬信號分解器6將設置成外部輸入信號路由到進行測試的子程序的輸入。在這種情況下，DAC 4的輸出將不會連接到任何模擬子程序的輸入。
模擬信號復用器7由微處理器2配置，以確保來自進行測試的子程序或子程序通道的輸出信號通過ADC 5路由到微處理器2。由於輸入激勵和輸出響應是已知的，因此微處理器2可以確定進行測試的子程序或子程序通道的響應。將該響應同存儲的模板進行比較，如果測量響應偏離存儲的模板，則調節偏置鎖存器14、15位模式並重複該過程。根據測量響應與所需響應相差多少，對存儲在偏置鎖存器14、15中位模式的調節執行粗調和微調步驟。當測量出響應在要求的公差內時，微處理器2運行到要調整的下一子程序或子程序通道。
調整過程在開啟時執行，然後按適當的時間間隔執行。調整可以在不工作時執行。當不需要調整時，微處理器2可以斷電，或者如果需要，也可用於運行常規程序。類似地，當不使用時，ADC、DAC和模擬元件也可以斷電。以這種方式使元件斷電降低了功率消耗。
第二種執行子程序塊1調整的方式是利用統計調整。在統計調整中，多個子程序的偏流值改變，然後測量和記錄電路響應。該過程重複很多次。根據所獲得的測量響應，利用統計算法將電路快速調整到設計空間的「中心」。
用於統計調整的偏置值預編程到微處理器2存儲器中，並根據模擬子程序塊1的功能和由構成模擬子程序塊1的方式引起的過程變化進行選擇。
與常規調整相比，統計調整是有利的，因為它更易於使模擬子程序塊1到達模擬子程序塊1設計區域的中心。如果使用常規調整，電路可以調整，直到它通過所有要求的規範，但事實上它可能剛好在設計區域的邊緣。這意味著如果例如溫度有一點變化，模擬子程序塊1的性能就將漂移到設計區域的外面。如果將模擬子程序塊1調整到設計區域的中心，例如通過統計調整，則工作參數中的一點變化不會使模擬子程序塊1移動到設計區域的外面。
統計調整在Quality and Reliability EngineeringInternational Vol.14，pp.177-186，1998由Z.Malik、H、Su、J.Nelder所著的Informative Expefimental Design for Electronic Circuits』中進行了描述；此外還在Reading，1998由R.Spence和R.S.Soin、Addison-Wesley所著的Tolerance Design of Electronic Circuits中進行了描述。這些參考都提到了在構造之前利用統計方法優化設計。統計調整通常不是現有技術所使用的，因為認為現有技術沒有足夠的連接使模擬元件和調整處理器之間進行有效通信。本發明允許使用統計調整方法，因為它在微處理器2和模擬子程序塊(它們都是單個集成電路的一部分)之間提供了大量連接。由於不涉及片外通信，因此模擬子程序塊和微處理器2之間通過總線3的通信非常快，從而允許快速執行統計調整。
微處理器2是利用傳統的用戶可配置RISC體系結構實現的。由一種緊湊軟體算法給出該體系結構的功能性。該軟體算法包括用於一個或多個模擬子程序塊的維護代碼，及用於DAC、ADC、模擬信號分解器和復用器的控制代碼。周期性地調用維護代碼以重新校準可能漂移出其最佳值的模擬子程序塊的參數。控制代碼控制模擬元件(子程序、ADC等)的尋址和模擬/數字計算同步的重要任務。
該軟體算法嵌在晶片上，充當其它應用程式的核心。該算法使得晶片編程人員不需要知道他們的代碼是以數字還是模擬形式實現的。這是該電路，尤其是模擬子程序的應用，的一個重要特性。
微處理器包括必要的存儲器、總線仲裁、地址解碼器和其它操作微處理器子系統所需的外圍電路。
具有帶一個2階濾波器的16-通道濾波器的傅立葉處理器可以代替圖1和3中所示的傅立葉處理器來使用。這種類型的處理器先前已經作為耳蝸植入(於01年5月5日提交的英國專利No.0111267.1，「CochlearImplant」)的一部分實現了。
可以由模擬子程序塊執行的功能實例在下面更加詳細地考慮隱馬爾可夫模型狀態解碼隱馬爾可夫模型(HMM)是用於表示基於信號統計屬性，即利用隨機方法，的信號屬性特性的模型。HMM廣泛用於語音識別系統。HMM語音識別系統包括一個概率狀態機和跟蹤該機器對於給定的輸入語音波形狀態轉移的方法。HMM解碼的一種模擬實現在IEEEJournal of Solid-State Circuits，Vol.32，No.8，1997年8月，pp.1200-1209由J.Lazzaro、J.Wawrzynek和R.P.Lippman所著的「AMicropower Analogue Circuit Implementation of Hidden MarkovModel State Decoding」中進行了描述。
Viterbi解碼Viterbi解碼器實現卷積代碼的誤差校正Viterbi算法，廣泛用於現代數字通信系統。關於模擬Viterbi解碼器的參考包括IEEE Trans.on Circuits and Systems-II，Vol.45，No.12，1998年12月，pp.1527-1537由M.H.Shakiba、D.A.Johns和K.W.Martiv所著的「BiCMOS Circuits for Analogue Viterbi Decoders」。
IEEE Communications Magazine，1999年4月，pp.99-101由H-ALoeliger、F.Tarkoy、F.Lustenberger和M.Helfenstein所著的「Decoding in Analogue VLSI」。
42rd Midwest Symposium on Circuits and Systems，2000，Vol.1，2000年，pp.2-5由K.He、G.Cauwenberghs所著的「Performanceof Analogue Viterbi Decoding」。
獨立分量分析獨立分量分析器(ICA)是一種基於由Herault和Jutten提出的H-J網絡的用於獨立源分離的自適應網絡體系結構。ICA的一種模擬實現在IEEE Trans.on Circuits and Systems-II，Vol.42，No.2，1995年2月，pp.65-77由M.Cohen和A.Andreou所著的「Analogue CMOS Integration and Experimentation with anAutoadaptive Independent Component Analyzer」中進行了描述。
向量量化對於圖象、語音等的模式識別和數據壓縮應用，向量量化(VQ)是一種用於對模擬數據進行高效數字編碼的常用技術。一種模擬實現在IEEE Journal of Solid-State Circuits，Vol.32，No.8，1997年8月，pp.1278-1283由G.Cauwenberghs和V.Pedroni所著的「A Low-Power CMOS Analogue Vector Quant izer」中進行了描述。
DAC 4和ADC 5可以利用多種不同方法來實現。一種實現集成DAC的流行方式是利用電流導引體系結構(例如IEEE Journal of Solid-State Circuits，Vol.SC-21，No.6，1986年12月，pp.983-988由T.Miki等所著的「An 80-MHz 8-bit CMOS D/A Converter」)。
根據系統需求，ADC可以很多種方式來實現。如果要求非常高的精度(位數)，則δ-Δ轉換器將是一種有用的方法。如果不要求高精度，但要求最小化功率消耗和晶片面積，則可以使用逐次近似轉換ADC或類似的ADC。
一種最近提出的模數轉換方法利用通過兩個積分和激勵(integrate-and-fire)刺波神經元的神經形態信號處理，(Proc.IEEEInt.Symp.on Circuits and Systems(ISCAS)2000，2000年3月28-31日，Geneva、Switzerland，Vol.IV，pp.397-400由R.Sarpeshkar、R.Herrera和H.Yang所著的「A Current-Mode Spike-BasedOverrange-Subrange Analog-to-Digital Converter」)。這種類型的轉換器適合於小型低功率應用，而且還可用於實現本發明所使用的ADC5。將數據編碼為「刺波」，由此刺波間隔是模擬的，而刺波個數本身是離散的。因此，刺波很自然地適於混合計算，即模擬與數字的混合計算。這種「基於刺波」的方法也稱為脈衝-頻率調製(PFM)(見例如IEEEJournal of Solid-State Circuits，Vol.30，No.5，1995年6月，pp.660-669由A.Mortara、E.Vittoz和P.Vernier所著的「ACommunication Scheme for Analogue VLSI Perceptive Systems」)。顯示PFM信號是模擬子系統之間和模擬與數字子系統之間一種非常有效的通信方式，特別是如果模擬子系統有大量的並行輸出。因此，本發明可以有利地使用PFM編碼方案用於模擬子程序塊之間及到外部元件的數據發送。
用於實現該功能性的模擬元件可以是偏置到弱反轉區的電晶體。該電晶體可以是CMOS電晶體。可選地或附加地，也可以使用雙極電晶體或強反相CMOS電晶體。
當模擬子程序塊以超低功率CMOS技術實現時，由該電路提供的功率節約是相當大的，在有些情況下可能比模擬子程序塊1所提供功能(或由其它模擬子程序塊實現的其它功能)的可用數位訊號處理實現好很多倍。
儘管所示實施方案包括RISC微處理器，但是應當理解CISC微處理器也可以使用。可選地，也可以使用一些其它形式的微處理器。術語微處理器的意思是能夠運行指令集的處理器。術語微處理器的意思並不是指處理器包括傳統微處理器的所有功能性。例如，微處理器可以是微處理器內核。在單個晶片上可以提供幾個微處理器。
該電路可以用於處理採樣數據信號。
模擬子程序塊可以利用光學元件來實現。例如，傅立葉變換子程序塊可以利用已知的光源裝置和位於適當焦平面中的解碼器來實現。
權利要求
1.一種電路，包括數字處理器、模擬處理裝置、將來自數字處理器的數字值輸出轉換成由模擬處理裝置處理的模擬值的數模轉換器、及將結果模擬值轉換成輸入到數字處理器的數字值的模數轉換器，其中模擬處理裝置包括一個或多個模擬處理器，而且該電路在數字處理器的控制下可動態重新配置，從而模擬處理裝置根據第一功能處理模擬值，重新配置以後，模擬處理裝置根據第二功能處理模擬值。
2.根據權利要求1的電路，其中一旦對模擬處理裝置進行重新配置以便根據第二功能處理模擬值，數字處理器就可操作來調整模擬處理裝置的工作參數。
3.根據權利要求1或權利要求2的電路，其中模擬處理裝置包括多個布置成根據不同功能處理模擬值的模擬處理器，第一模擬處理器布置成根據第一功能處理模擬值，而第二模擬處理器布置成根據第二功能處理模擬值，數字處理器可操作來選擇模擬處理器。
4.根據權利要求1至3任何一項的電路，其中一種給定的模擬處理器配置成根據第一功能處理模擬值並具有可調工作參數，從而通過調節工作參數，該同一模擬處理器可以重新配置以便根據第二功能處理模擬值，該數字處理器可操作來選擇工作參數。
5.根據權利要求1至4任何一項的電路，其中所述電路是數位訊號處理系統，而第一和第二功能是計算功能。
6.根據權利要求1至5任何一項的電路，其中所述數字處理器是微處理器。
7.根據權利要求1至6任何一項的電路，其中所述數字處理器是由專用邏輯構造的。
8.根據前面任何一項權利要求的電路，其中所述電路還包括布置成選擇數字處理器所需模擬處理器的模擬信號分解器，該模擬信號分解器連接在數模轉換器和模擬處理器之間。
9.根據權利要求8的電路，其中所述模擬信號分解器包括來自模擬處理器的輸入。
10.根據前面任何一項權利要求的電路，其中所述數字處理器可操作選擇多於一個模擬處理器的組合以便提供組合功能。
11.根據權利要求10的電路，其中所述電路還包括布置成選擇所述模擬處理器組合的開關。
12.根據權利要求11的電路，其中所述開關是交叉點開關。
13.根據前面任何一項權利要求的電路，其中至少一個模擬處理器包括多個處理通道，而且該電路還包括布置成為提供具有要求精度或速度的功能而選擇所需個數通道的開關。
14.根據權利要求13的電路，其中所述開關是交叉點開關。
15.根據前面任何一項權利要求的電路，其中所述電路還包括連接在所述模擬處理裝置和模數轉換器之間的模擬信號復用器。
16.根據權利要求15的電路，其中為所述模擬信號復用器提供傳送到除所述模數轉換器之外的其它模擬系統的輸出。
17.根據權利要求15或權利要求16的電路，其中為所述模擬信號復用器提供來自模擬源的輸入。
18.根據前面任何一項權利要求的電路，其中所述電路還包括布置成提供偏流的偏流發生裝置，該偏流確定所述一個或多個模擬處理器的工作參數。
19.根據權利要求18的電路，其中所述電路還包括連接到所述偏流發生裝置的偏置鎖存器，該偏置鎖存器布置成保持一個數字值，該數字值確定由偏流發生裝置提供的偏流。
20.根據權利要求19的電路，其中所述偏置鎖存器保持的數字值是由數字處理器提供的。
21.根據前面任何一項權利要求的電路，其中所述數字處理器布置成通過個別調節工作參數、將測試信號施加到所述一個或多個模擬處理器、監視該一個或多個模擬處理器的輸出及重複該過程直到確定該一個或多個模擬處理器的工作令人滿意，來調整所述一個或多個模擬處理器的工作參數。
22.根據權利要求1-20任何一項的電路，其中為了獲得關於所述一個或多個模擬處理器工作的統計信息然後從中選擇最佳工作參數集，所述數字處理器可以布置成通過重複調節組合的所述一個或多個模擬處理器的多個工作參數並監視該一個或多個模擬處理器對測試信號的響應來調整該一個或多個模擬處理器的工作參數。
23.根據權利要求21或22的電路，其中所述測試信號是由所述數字處理器數字合成的。
24.根據權利要求21或22的電路，其中所述測試信號是由外部模擬裝置提供的。
25.根據前面任何一項權利要求的電路，其中所述電路還包括數字處理器、數模轉換器及模數轉換器與之相連的總線。
26.根據前面任何一項權利要求的電路，其中所述模數轉換器利用神經形態信號處理。
27.根據前面任何一項權利要求的電路，其中由所述模擬處理器提供的處理包括需要多個模擬運算的一種或多種功能。
28.根據權利要求27的電路，其中所述多個模擬運算是並行執行的。
29.根據權利要求28的電路，其中所述多個模擬運算的結果是通過單個輸出連接從模擬處理裝置輸出到模數轉換器的。
30.根據前面任何一項權利要求的電路，其中所述模擬處理裝置包括偏置工作在弱反轉區的電晶體。
31.根據前面任何一項權利要求的電路，其中所述模擬處理裝置是利用電晶體、電阻器、電容器和電感線圈構造的。
32.根據前面任何一項權利要求的電路，其中由一個所述模擬處理裝置提供的處理包括線性算法。
33.根據前面任何一項權利要求的電路，其中由一個所述模擬處理裝置提供的處理包括非線性算法。
34.根據前面任何一項權利要求的電路，其中由一個所述模擬處理裝置提供的處理包括傅立葉處理、Viterbi解碼、隱馬爾可夫處理、IMDC變換、Turbo解碼、對數域處理、獨立分量分析或向量量化。
35.根據前面任何一項權利要求的電路，其中所述電路是集成電路。
36.根據權利要求35的電路，其中所述數字處理器是所述集成電路上提供的多個數字處理器中的一個。
37.根據前面任何一項權利要求的電路，其中當所述模擬處理裝置配置成根據第一功能處理模擬值時，所述數字處理器可操作調整模擬處理裝置的工作參數。
38.基本上如上文參考附圖所描述的電路。
全文摘要
一種電路，包括數字處理器、模擬處理裝置、將來自數字處理器的數字值輸出轉換成由模擬處理裝置處理的模擬值的數模轉換器、及將結果模擬值轉換成輸入到數字處理器的數字值的模數轉換器，其中模擬處理裝置包括一個或多個模擬處理器，而且該電路是在數字處理器的控制下可動態重新配置的，從而模擬處理裝置根據第一功能處理模擬值，重新配置以後，模擬處理裝置根據第二功能處理模擬值。
文檔編號G06J1/00GK1568477SQ02820287
公開日2005年1月19日 申請日期2002年8月16日 優先權日2001年8月17日
發明者A·伯德特, C·託馬佐 申請人:圖馬茲科技有限公司