數字模擬轉換器及其方法

2023-10-06 14:02:54 1

專利名稱：數字模擬轉換器及其方法
技術領域：
本發明涉及一種數字才莫擬(Digital To Analog, D/A )轉換器， 且特別是涉及一種可通過內插法(Interpolation)來找出與數字數值 的部分數值範圍對應的模擬數值的數字模擬轉換器。
背景技術：
在科技發展日新月異的現今時代中，液晶顯示器已經廣泛地應 用在電子顯示產品上，如電一見、電腦屏幕、筆記型計算才幾、移動電 話或個人悽t字助理等。液晶顯示器的lt據驅動器(Data Driver)包 括模擬數字(Digital To Analog, D/A )轉換器，用以根據灰階值(Gray Level )來^是供畫素電壓至液晶顯示面—反，另外4荅配掃描驅動器(Scan Driver) ^!誇畫素電壓掃描至'液晶顯示面寺反的各個畫素中，以顯示出 想要顯示的影-像。由於畫素電壓與其對應的灰階^直間為非線性(Non-Linear )關 系，傳統悽史字才莫擬轉^換器是通過嘉瑪電壓(Gamma Voltage)電阻 串來轉換灰階值為畫素電壓，之後輸入液晶顯示面玲反。然而隨著對 液晶顯示器的顯示品質要求不斷地提升，灰階值的比特(Bit)數量 及嘉瑪電壓電阻串的級數隨之巨幅增加。這樣一來將使得數字模擬 轉換器需佔用巨幅的電路面積電路，導致其成本隨之提高。而傳統 上採用每一數字碼均執行內插(Interpolation)的方式，來減少數字 模擬轉換器的設計，也具有畫素電壓誤差較高，及液晶顯示器顯示 畫面品質專交差的在夾點。發明內容本發明涉及一種數字才莫擬(Digital To Analog, D/A )轉換器及 其方法，其可有效地改善傳統」技術中電3各面積大、成本壽交高及全部 悽t字碼內插(Interpolation)導致畫素電壓誤差4交高的缺點，而實質 上具有面積較小、成本4交低、畫素電壓誤差較〗氐且其應用的液晶顯 示器的顯示畫面質量較好的優點。本發明提出一種數字模擬轉換器，用以回應於灰階值(Gray Level)的數值來產生對應的電壓，其包括解碼裝置及運算放大器 (Operational Amplifier )。解石馬裝置，包S舌第一解石馬單元及第二解碼 單元。第一解碼單元回應灰階值的第一組數值，以對應的第一組電 壓作為第一電壓及第二電壓。第二解石馬單元用以回應灰階^直的第二 組數值中的最大數值以第一邊界電壓作為第一與第二電壓、回應第 二組數值中的最小數值以第二邊界電壓作為第一與第二電壓並回 應第二組數值中的區間數值以第 一及第二邊界電壓分別作為第一 及第二電壓。運算放大器根據第一及第二電壓來產生畫素電壓，其 位準介於第一及第二電壓之間。根據本發明的另一目的提出一種數字模擬轉換方法，應用於源 才及驅動器(Source Driver)中，用以回應灰階值的多個凝:值，以產 生對應的多個電壓。才莫擬悽t字轉換方法包括下列步艱《。首先，回應 灰階值的第一組數值，以對應的第一組電壓來作為第一電壓及第二 電壓。接著，回應灰階值第二組數值的最大數值，以第一邊界電壓 作為第一及第二電壓。然後，回應第二組數值的最小數值，以第二 邊界電壓作為第一及第二電壓。接著，回應第二組數值的中間數值， 分別以第一及第二邊界電壓作為第一及第二電壓。之後，根據第一 及第二電壓執行內插法以得到輸出電壓，其位準介於第一及第二電 壓之間。為讓本發明的上述內容能更明顯易懂，下文特舉優選實施例，並配合附圖，4乍詳細"i兌明^口下


圖1示出了本發明一優選實施例的數字才莫擬轉換器的方塊圖。 圖2示出了應用本發明的數字模擬轉換器的數據驅動器的方塊圖。圖3示出了本實施例中灰階j直GS與畫素電壓PV間的嘉瑪曲線。圖4示出了圖1中解碼裝置21的邏輯運算對照表。 圖5示出了本實施例第一解碼單元的邏輯211單元的電5^圖。 圖6示出了本實施例第一解碼單元的邏輯單元212的電3各圖。 圖7示出了本實施例第一解碼單元的邏輯單元213的電^各圖。 圖8示出了本實施例的第二解碼單元的邏輯單元214的電路圖。圖9示出了本實施例的第二解碼單元的邏輯單元2151的電路圖。圖10示出了本實施例的第二解碼單元的邏輯單元216的電路圖。圖11示出了本實施例的第二解碼單元的邏輯單元217的電路具體實施方式
請參照圖1及圖2,圖1示出了本發明一優選實施例的數字模 擬轉換器的方塊圖，圖2示出了應用本發明的數字模擬轉換器的數 據驅動器的方塊圖。數字模擬(Digital To Analog, D/A)轉換器20 應用於凌t據驅動器10中，用以轉換通過數據驅動器10中部分硬體， 如數據暫存器11、線性閂鎖器13及位準移位器14處理後的灰階值 (Gray Level) GS為對應的畫素電壓PV，之後通過輸出緩衝器15 將畫素電壓PV輸出至液晶顯示面板(未示出)。悽t字才莫擬轉換器20包括解碼裝置21及運算放大器(Operational Amplifier) 22。解碼裝置21接收第一組電壓、第一及第二邊界電 壓及灰階值GS。在本實施例中以灰階值GS包括8個比特(Bit) 的凌丈字凝:據DT0 DT7為例作i兌明。解碼裝置21包4舌第一解碼單元 及第二解碼單元，第一解碼單元用以回應於灰階值GS的第一組數 值，以對應的第一組電壓作為電壓01及02。第二解碼單元用以回應灰階值GS第二組數值中的最小數值， 以對應的第一邊界電壓作為電壓Ol及02,並回應於灰階l直GS第 二組Hf直中的最大數值，以對應的第二邊界電壓作為電壓Ol及 02;第二解碼單元還回應第二組數值中區間邀:值，分別以第一及第 二邊界電壓作為電壓Ol及02。運算放大器22用以根據電壓Ol及02來產生畫素電壓PV, 其位準介於電壓Ol及02之間。舉例來說，本實施例的運算放大 器22是通過最近點內4翁法(Nearest Neighbor Interpolation )來產生 畫素電壓PV，其內插值等於電壓01及02的平均電壓。如此，本實施例的數字才莫擬轉換器20可將灰階值GS的數值範 圍，區分為第一組及第二組數值。當灰階值GS等於第一組數值時，電壓Ol及02為實質上相等，此時數字模擬轉換器20實質上不具 有內插法的運算功效。當灰階值GS等於第二組悽t值時，電壓Ol 及02分別等於對應的第一及第二邊界電壓，如此，此時本實施例 的數字模擬轉換器20會執行內插法以產生畫素電壓PV。這樣一來， 數字才莫擬轉換器20可彈性地選取灰階值GS與畫素電壓PV間的嘉 瑪曲線(Gamma Curve)中較線性(Linear)及較非線性的數值範 圍，分別以內插法運算及傳統電阻分壓的方式求得對應的畫素電 壓，可有效同時改善傳統技術中數字模擬轉換器面積較大、成本較 高及畫素電壓誤差較大的缺點。請參照圖3,其示出了本實施例中灰階值GS與畫素電壓PV 間的嘉瑪曲線。嘉瑪曲線在灰階值GS介於32 224時較為線性，而 在灰階值小於32及大於224時較為非線性。如此，本實施例的灰 階值GS的第 一組數值包括0 31及224 255,而對應的第 一組電壓 包括電壓L0 L31及L224 L255 。而本實施例的灰階值GS例如包 括96組第二組數值32 34、 34 36、 36 38、 ...222 224,其中的中 間數值為上述的區間數值，而對應的第 一及第二邊界電壓分別包括 電壓L32與L34、 L34與L36、 L36與L38、..丄222與L224。如此，當灰階值GS等於0 31及224 255時，第一解碼單元 可以對應的電壓L0 L31及L224 L255來作為電壓Ol及02輸出； 當灰階值GS等於32~34、 34 36、 36 38、 ...222 224中的最大或 最小悽t值時，第二解碼單元可提供對應的邊界電壓L32或L34、 L34 或L36、 L36或L38、..丄222或L224其中之一來作為電壓Ol及 02;當灰階值等於33、 35、 37、 ...223時，第二解碼器可才是供對應 的邊界電壓L32及L34、 L34及I36、 L36及I38、..丄222及L224 來分別作為電壓Ol及02。解碼裝置21例如接收比特數據DT0 DT7、 DN0 DN7、電壓 U) E31、 L32、 L34、 L36、 L38、..丄222及L224 L255，其中比特數據DN0 DN7分別為比特數據DT0 DT7的反向訊號。接下來， 舉例對解碼裝置21中的第一及第二解碼單元的電路實施架構作i兌明。請參照圖4 圖7,圖4示出了圖1中解碼裝置21的邏輯運算 對照表，圖5示出了本實施例第一解碼單元的邏輯211單元的電路 圖，圖6示出了本實施例第一解石馬單元的邏輯單元212的電^各圖， 圖7示出了本實施例第一解碼單元的邏輯單元213的電路圖。第一解碼單元包括邏輯單元211、 212及213，邏輯單元211及 212分別接收電壓L0 L31及電壓L224 L255，其分別用以回應於 比特悽t據DT0 DT4及DN0 DN4來以電壓L0 L31作為電壓D,及 以電壓L244 L255作為電壓E。例如當灰階^直GS等於31時，畫 素數據DT4 DT0均等於1，此時邏輯單元211以電壓L31來作為 電壓D;當灰階值GS等於255時，畫素數據DT4 DT0均等於1, 此時邏輯單元212以電壓L255來作為電壓E。邏輯單元213用以回應於比特悽t據DT5 DT7及DN5 DN7來 以電壓D或E來作為電壓01及02，其邏輯操作如圖3所示。例 如當灰階值G等於31時，比特數據DN7 DN5均為1,其是以電 壓D作為電壓Ol及02。如此，當灰階值GS等於0~31或224~255 時，第一解碼單元可有效地提供電壓L0 L31或L244 L255來作為 電壓Ol及02。i青參照圖8~圖11,圖8示出了本實施例的第二解碼單元的邏 輯單元214的電^各圖，圖9示出了本實施例的第二解碼單元的邏輯 單元2151的電路圖，圖IO示出了本實施例的第二解碼單元的邏輯 單元216的電^各圖，圖11示出了本實施例的第二解碼單元的邏輯 單元217的電^各圖。第二解碼單元包括邏輯單元214、 215n、 216 及217, n為自然悽t。各個邏輯單元215n例如用以4妄收15組邊界電壓，並用以回應 於比特ft據DT2 DT7、 DN2 DN7、控制訊號DTD及DND來選擇 兩個邊界電壓來分別作為電壓A及電壓B,其邏輯才喿作如圖4所示。 例如當灰階值GS等於33時，比特數據DT2 DT7分別等於0、 0、 0、 1 、 0及0,比淨爭悽t才居DN2 DN7分別等於1 、 1 、 1 、 0、 1及1, 而控制訊號DTD及DND分別等於0及1。此時邏輯單元2151提 供邊界電壓L32及L34來分別作為電壓A及B。本實施例雖^f又以邏輯單元215 4妻收邊界電壓L32及L34、 L34 及L36、 L36及L38…L60及L62的邏輯單元2141為例作說明，然 而4妄收其它邊界電壓L64及L66、 L66及L68、 ...L222及L224的 遲輯單元215n的操作可根據本實施例的邏輯單元2151的敘述類推 得到。邏輯單元214才艮據比特悽t據DT0 DT2才丸行邏輯運算 DTD=DT2+DT1*DT0，以產生控制訊號DTD，並才艮據控制訊號DTD 產生控制訊號DND，其中控制訊號DND與DTD為互為反向。邏 輯單元216用以回應於比特ft據DT3 DT7及DN3 DN7來選4奪邊 界電壓L40、 L48、 L56、…L224其中之一來作為電壓C。邏輯單元217回應於比特悽t據DT0 DT2及DN0 DN2來選擇 電壓A、 B及C其中之一作為電壓Ol,並選4奪電壓A及B其中之 一作為電壓02。其中當灰階值GS等於32 224間的偶數時，邏輯 單元217 4吏電壓Ol與02相等，例如灰階值GS等於32,電壓Ol 及02均等於電壓A。當灰階值GS等於31 223間的奇數時，邏輯 單元217使電壓Ol與02實質上分別等於電壓A及B，例如灰階 值等於33時，電壓01及02分別等於電壓A及B。之後，運算放 大器22是根據電壓Ol及02來通過內插法運算得到與灰階值GS 對應的畫素電壓PV。然而當灰階值GS等於部分介於33~233的奇數數值時，本實 施例的邏輯單元2151無法選4奪適當的邊界電壓來作為電壓A及B， 例如當灰階值GS等於39時，電壓A及B分別等於邊界電壓L36 及L38,運算放大器22無法根據邊界電壓L36及L38來產生與灰 階值GS 39對應的畫素電壓PV。此時本實施例的邏輯單元217是 以電壓C及B來分別作為電壓Ol及02，而電壓C等於邊界電壓 L40。如此，運算放大器22可根據邊界電壓L38及L40來產生與灰 階值GS 39對應的畫素電壓PV。當灰階值GS等於47、 55、63、 ...223 時，邏輯單元215n也將產生實質上相近的問題。此時邏輯單元217 也可以只寸應的電壓B及C來作為電壓Ol及02，來避免計算出的 畫素電壓PV產生錯誤的問題。本實施例雖僅以灰階值GS包括8個比特為例作說明，然而， 本實施例的數字模擬轉換器不限於對包括8個比特的灰階值進行數 字模擬轉換，而還可對包括8個比特以上或8個比特以下的灰階值 進行數字模擬轉換。而本實施例中灰階值GS的第一組及第二組的方式來進4於分糹且。本實施例的數字模擬轉換器，是通過設置可執行特定邏輯運算 的邏輯單元，來達到彈性地對灰階值的數值範圍進行分組，並分別以實質上不同的運算方法來得到與不同的灰階值悽^直分組對應的 畫素電壓。本實施例的數字才莫擬轉換器，可有效地解決傳統技術中 數字模擬轉換器面積大、成本高的缺點，且實質上具有面積較小與 成本較低的優點。另夕卜，本實施例的數字模擬轉換器也可有效地改 善傳統通過將全部數字碼內插進行數字模擬轉換的技術中，容易因 對應的嘉瑪曲線較為非線性而產生的畫素電壓誤差較高，且應用此 才支術的液晶顯示器的顯示畫面質量較差的缺點，而實質上具有畫素 電壓誤差低，且應用其的液晶顯示器的顯示畫面品質4交好的優點。綜上所述，雖然本發明已以優選實施例-坡露如上，然而其並非 用以限定本發明。本發明所屬技術領域中的技術人員，在不脫離本 發明的精神和範圍內，當可作各種的更動與潤飾。因此，本發明的 保護範圍當視所附權利要求所界定者為準。主要元件符號說明10: 數據驅動器 11:數據暫存器 13:線性閂鎖器 14:位準移位器 15:輸出緩衝器 20:數字模擬轉換器 21:解碼裝置 22:運算力文大器 GS:灰階值 PV: 畫素電壓211、 212、 213、 214、 215n、 216、 217:邏輯單元 L0 L31、 L224 L255:電壓L32及L34、 L34及L36、…L222及L224:邊界電壓DT0 DT7、 DN0 DN7:比特悽t據DTD、 DND: 4空制i凡號Ol、 02、 A、 B、 C、 D、 E:電壓
權利要求
1.一種數字模擬轉換器，用以回應灰階值的多個數值，以產生對應的多個電壓，所述數字模擬轉換器包括解碼裝置，包括第一解碼單元，回應所述灰階值的第一組數值，以對應的第一組電壓來作為第一電壓及第二電壓；及第二解碼單元，用以回應所述灰階值的至少一第二組數值中最大數值以第一邊界電壓作為所述第一與所述第二電壓、回應所述至少一第二組數值中的最小數值以第二邊界電壓作為所述第一與所述第二電壓並回應所述至少一第二組數值中至少一區間數值以所述第一及所述第二邊界電壓分別作為所述第一及所述第二電壓；以及運算放大器，根據所述第一及所述第二電壓來產生畫素電壓，所述畫素電壓的位準介於所述第一及所述第二電壓之間。
2. 根據權利要求1所述的數字模擬轉換器，其中所述第 一組數值 包括所述灰階值的所述數值中m個數值最小的^t值，對應至 所述第一組電壓中m個位準最低的電壓，m為大於1的自然數。
3. 根據權利要求2所述的數字模擬轉換器，其中所述灰階值具有 k個比特，k為自然悽t,而所述第一解石馬單元包4舌第一邏輯單元，用於在所述灰階值的i個最重要比特 (Most Significant Bit)均為邏輯0時，提供所述m個位準最^f氐的電壓來作為所述第一及所述第二電壓，i為小於k且相關 於m的自然悽t。
4. 根據權利要求1所述的數字模擬轉換器，其中所述第一組數值 包括所述灰階值的m個數值最大的數值，對應至所述第一組 電壓的m個^f立準最高的電壓。
5. 根據權利要求4所述的數字模擬轉換器，其中所述第一解碼單 元包括第二邏輯單元，用於在所述灰階值的i個最重要比特均為 1時，提供所述m個位準最高的電壓，作為所述第一及所述 第二電壓。
6. 根據權利要求1所述的數字模擬轉換器，其中所述第 一組數值 包括所述m個數值最大及m個數值最小的悽t值，分別對應至 所述m個位準最高及最低的電壓。
7. 根據權利要求6所述的數字模擬轉換器，其中所述第一解碼單 元包括所述第 一及所述第二邏輯單元。
8. 根據權利要求1所述數字模擬轉換器，其中所述第二解碼單元 包括第三邏輯單元，用於在第一比特及第二比特均為邏輯1 時，或第三比特為邏輯l時輸出控制訊號，所述第一、所述第 二及所述第三比特依序為所述灰階值的第一、第二及第三最不 重要比特(Least Significant Bit )。
9. 根據權利要求8所述的數字模擬轉換器，其中所述第二解碼單 元包括第四邏輯單元，用以回應於所述灰階值的j個最重要比特 及所述控制訊號來提供所述第一及所述第二邊界電壓其中之 一作為第一中間電壓，j為小於k-l的自然數；及第五邏輯單元，用以回應於所述灰階值的j+l個最重要比 特來提供所述第一及所述第二邊界電壓其中的另一作為第二 中間電壓。
10. 根據權利要求9所述的數字模擬轉換器，其中所述第二解碼單 元還包括第六邏輯單元，在所述第一比特為1時，或所述第二比 特為0時，才是供所述第二中間電壓作為所述第一電壓；在所述 第一比特不為邏輯O且所述第二比特不為1時提供所述第一中 間電壓作為所述第一電壓；及第七邏輯單元，在所述第一及所述第二比特為邏輯0時 l是供所述第二中間電壓作為所述第一電壓，並在所述第一比特 為邏輯1時，或所述第二比特為邏輯1時4是供所述第三中間電 壓作為所述第二電壓。
11. 根據權利要求1所述的數字模擬轉換器，其中所述運算放大器 具有兩個正端輸入端，以分別4妄收所述第一及所述第二電壓， 所述運算放大器是才艮據所述第一及所述第二電壓4丸^亍內插法 以-彈到所述畫素電壓。
12. —種悽t字才莫擬轉換方法，應用在源極驅動器中，用以回應於灰 階值的多個教:值來產生對應的多個電壓，所述才莫擬數字轉換方 法包括回應所述灰階^直的第一組悽K直，以對應的第一組電壓來 作為第一電壓及第二電壓；回應所述灰階值的至少一第二組凝:值的最大凝:值，以第 一邊界電壓作為所述第一及所述第二電壓；回應所述至少一第二組數值的最小數值，以第二邊界電 壓作為所述第 一及所述第二電壓；回應所述至少 一第二組悽H直的中間翁 f直，分別以所述第 一及所述第二邊界電壓作為所述第一及所述第二電壓；以及才艮據所述第 一及所述第二電壓執行內插法以得到畫素電 壓，所述畫素電壓的位準介於所述第一及所述第二電壓之間。
全文摘要
一種數字模擬轉換器，回應於灰階值來產生對應的電壓，其包括解碼裝置及運算放大器。解碼裝置包括第一及第二解碼單元。第一解碼單元回應於灰階值的第一組數值來以第一組電壓來作為第一電壓及第二電壓。第二解碼單元回應於灰階值的第二組數值中最大數值及最小數值來分別以第一邊界電壓作為第一與第二電壓，及以第二邊界電壓作為第一與第二電壓。第二解碼單元回應於第二組數值中的區間數值來以第一及第二邊界電壓分別作為第一及第二電壓。運算放大器根據第一及第二電壓來產生畫素電壓，其位準介於第一及第二電壓之間。
文檔編號G09G3/36GK101303834SQ200710101750
公開日2008年11月12日 申請日期2007年5月8日 優先權日2007年5月8日
發明者左克揚, 苗蕙雯, 趙晉傑 申請人:瑞鼎科技股份有限公司