高速時間-數字轉換器的製作方法

2023-10-06 12:34:49

專利名稱：高速時間-數字轉換器的製作方法
技術領域：
本發明涉及時間-數字轉換器(TDC)的設計，且更具體來說，涉及具有子單位延遲 解析度的TDC的設計。
背景技術：
時間-數字轉換器經設計以產生在兩個事件之間逝去的時間間隔的數字表示。正 如模/數轉換器(ADC)離散化模擬信號振幅一樣，TDC離散化時間間隔。實際時間間隔與 所述時間間隔的離散化版本之間的差異被稱為量化誤差，且由TDC解析度確定。TDC解析度通常受TDC的延遲線中的單位單元的延遲限制。舉例來說，所述延遲可 為反相器的門延遲，其為所使用的特定半導體處理技術的特性。對於某些高速TDC應用，將 需要具有改進TDC解析度以超過單位單元的延遲的設計技術。

發明內容
本發明的一方面提供一種時間-數字轉換器，其包含延遲線，其用於產生信號A 的經延遲版本A (m)，其中A (m)相對於A延遲了 m個延遲單位；以及取樣機構，其用於在一 時刻對A(m)與信號B[A(m)]之間的差異進行取樣，其中B [A (m)]相對於A延遲了至少一個 延遲單位。本發明的另一方面提供一種用於將時間間隔轉換成數字表示的方法，所述方法包 含產生信號A的至少一個經延遲版本A (m)，其中A (m)相對於A延遲了 m個延遲單位；以 及在一時刻對A(m)與信號B[A(m)]之間的差異進行取樣，其中B [A (m)]相對於A延遲了至 少一個延遲單位。本發明的又一方面提供一種時間-數字轉換器(TDC)，其包含用於產生信號A的 至少一個經延遲版本A (m)的裝置，其中A (m)相對於A延遲了 m個延遲單位；以及用於在一 時刻對A(m)與信號B[A(m)]之間的差異進行取樣的裝置，其中B [A (m)]相對於A延遲了至 少一個延遲單位。本發明的又一方面提供一種用於將時間間隔轉換成數字表示的電腦程式產品， 所述產品包含計算機可讀媒體，所述計算機可讀媒體包含用於致使計算機產生信號A的 至少一個經延遲版本A (m)的代碼，其中A (m)相對於A延遲了 m個延遲單位；以及用於致使 計算機在一時刻對A(m)與信號B[A(m)]之間的差異進行取樣的代碼，其中B [A (m)]相對於 A延遲了至少一個延遲單位。


圖1描繪現有技術TDC的一部分的實施。圖2說明圖1中所描繪的信號的時序的實例。圖3描繪用於實現子反相器延遲解析度的根據本發明的一實施例。圖4說明與耦合到觸發器DQ. m和DQ. (m+1)的差分輸入信號的時序進行比較的耦合到內插觸發器ADQ. m的差分輸入信號的時序的實例。圖5描繪根據本發明的方法的步驟。
具體實施例方式圖1描繪現有技術TDC的一部分的實施。在圖1中，各具有延遲Td的反相緩衝器 B. η形成延遲線100。延遲線100產生原始單端信號A的經漸進延遲版本A (η)，其中η為在 從零(無延遲)直到延遲線100的最大延遲的範圍內的索引。在圖1中還展示與A互補的信號A'。信號A和A'為彼此的邏輯反相，且允許 TDC數據路徑中的差分信號處理。差分處理優於單端處理的優點是此項技術中眾所周知的， 且包括(例如)對觸發器的輸入和輸出處的共模噪聲的較佳抑制。A'具備其自身的延遲 線110，延遲線110使用反相緩衝器B' .η產生A'的經漸進延遲版本A' (η)。圖1進一步描繪多個差分D-Q觸發器120。每一 D-Q觸發器經設計以在信號REF 的上升沿上對其差分輸入D/D'處的電壓(或電流)差進行取樣。應注意，在本說明書中和 在權利要求書中，術語Χ/Υ表示由單端信號X和Y構成的差分信號。每一觸發器在後續時 間將其差分輸入處的經取樣電壓差的邏輯值提供到差分觸發器輸出Q/Q'。舉例來說，在 一實施例中，如果單端輸入D具有高於單端輸入D 『的電壓電平的電壓電平，則差分輸出Q/ Q'可在後續時間產生「高」(HIGH)電平，且反之亦然。在本說明書中，為便於描述起見，邏 輯電平「高」將與正差分輸入信號D/D'相關聯。所屬領域的技術人員將認識到，所述論述 還可應用於相反慣例。所屬領域的技術人員還將認識到，替代TDC實施方案可使用除了 D-Q觸發器之外 的差分取樣機構。本發明的技術可容易地應用於所述替代實施方案。在圖1中，到每一觸發器DQ. η的輸入D/D'耦合到從延遲線100和110分接的對 應的差分輸入Α(η)/Α' (η)。可看到，總地來說，所述觸發器DQ. η同時在REF的上升沿上 對差分信號Α/Α'的經漸進延遲版本A(n)/A' (η)進行取樣。通過將所述多個觸發器輸出 Q/Q'耦合到解碼器(未圖示)，可確定REF的上升沿與信號Α/Α'中的邏輯轉變之間的相 對時序。TDC可輸出如此測量的相對時序的離散化表示(未圖示)。圖2說明圖1中所描繪的信號的時序的實例。在圖2中，曲線200展示時間ts 處信號REF的上升沿。曲線210展示耦合到觸發器DQ. m的輸入D/D'的差分信號A(m)/ A' (m)，其中m為所描繪的信號的具體例子的索引。曲線220展示耦合到觸發器DQ. (m+1) 的輸入D/D'的差分信號A (m+1)/A' (m+1)。DQ. (m+1)為緊接在圖1的觸發器120中的 觸發器DQ. m後面的觸發器。歸因於由緩衝器B. m和B' . m引入的反相，A(m)/A' (m)與 A (m+1)/A' (m+1)之間的比較應考慮到兩個差分信號之間極性上的差異。應注意，在替代 實施例中，如果(例如)來自延遲線100和110的信號A(n)/A' (η)在到圖1的連續觸發 器的輸入D/D'之間交替，則可不存在所述信號反相。預期所述實施例在本發明的範圍內。在圖2中，看到，觸發器DQ. m在時間ts在REF的上升沿上對邏輯「低(LOW) 」進行 取樣，而觸發器DQ(m+1)也在時間％對邏輯「低」進行取樣。歸因於先前描述的信號反相， 由觸發器DQ. m和DQ. (m+1)取樣的兩個連續的「低」指示在REF的上升沿之前在從m Td到 (m+l)TD的時間間隔期間在信號A中發生邏輯轉變。應注意，因為圖1中的現有技術TDC的 解析度限於單一反相器延遲TD，所以TDC不能夠以好於士Td/2的準確性來確定邏輯轉變的
5時序。可替代地參考原始信號A/A'的經連續延遲版本的過零時間之間的差異來理解圖 1中的TDC的解析度。過零時間表示差分信號從邏輯「高」轉變到邏輯「低」或從邏輯「低」 轉變到邏輯「高」時的時間。在圖2中，時刻t (m)和t (m+1)分別反映差分信號A (m) /A' (m) 和A(m+1)/A' (m+1)的過零時間。可將TDC的時序解析度計算為t (m+1) _t (m)，其對應於 單一延遲緩衝器的延遲TD。為改進TDC的解析度，將需要減少TDC中可用的連續過零時間 之間的差異。根據本發明，可通過利用例如圖3中所描繪的替代TDC架構來實現子反相器延遲
解析度。在圖3中，除了 D-Q觸發器DQ. η組320之外還提供「內插」觸發器ADQ. η組330。 每一內插觸發器ADQ. η對差分輸入D/D'進行取樣以產生差分輸出Q/Q'。到每一 ADQ. η 的D輸入耦合到由延遲線300產生的信號A(η)，而D'輸入耦合到由延遲線300產生的信 號Α(η+1)。看到ADQ.n的D和D'輸入為間隔開一個單位延遲(例如，一個反相器延遲)的 彼此的反相版本。在圖3中展示的實施例中，將虛設負載「LOAD」的例子提供到延遲線310 以平衡延遲線310上的負載與延遲線300上的負載。圖4說明與耦合到DQ. m和DQ. (m+1)的差分輸入信號的時序進行比較的耦合到單 一觸發器ADQ. m的差分輸入信號的時序的實例。在圖4中，曲線400展示與圖2中所展示 的參考信號REF相同的參考信號REF。曲線410和420分別展示耦合到DQ. m和DQ. (m+1) 的輸入的差分信號A(m)/A' (m)和A(m+1)/A' (m+1)。曲線415展示耦合到ADQ. m的輸入 的差分輸入信號A (m)/A (m+1)。在曲線410和420中，類似於圖2中的曲線210和220，分別將過零時間展示為 t(m)和t(m+l)。然而，在曲線415中，將A(m)/A(m+1)的過零時間展示為t' (m)，其位於 t(m)與t(m+l)之間。所描繪的方案有效地向ADQ. m呈現具有大於m Td但小於(m+l)TD的 延遲的信號A/A'的「經內插」版本。假設所有信號具有相等的上升和下降時間，則所述延遲 將大致為m Td與(m+l)TD之間的一半處。通過如圖3中所展示提供多個觸發器ADQ. n330， 可因此以小於單位延遲(例如，單一反相器的延遲Td)的時序解析度對信號A進行取樣。應注意，視實施例而定，經內插的信號相對於原始信號的實際延遲可大於或小於 mTD與(m+1) Td之間的一半處。所屬領域的技術人員將認識到，影響經內插的信號的實際延 遲的因素可包括歸因於(例如)裝置失配和/或工藝變化而引起的緩衝器的上升和下降時 間上的不平衡。在一實施例中，可通過(例如)監視上升和下降時間並從最終測量消除所 預期的不準確性而將歸因於上升和下降時間上的不平衡而引起的TDC取樣的電平上的變 化考慮在TDC測量內。所屬領域的技術人員將認識到，在仍使用本發明的技術的同時，可對圖3中展示 的實施例進行各種修改。在一實施例中，為補償緩衝器B. η的反相特徵，到觸發器DQ. η的 差分輸入可在極性上連續地翻轉。所屬領域的技術人員還將認識到，在替代實施例中，可使用非反相緩衝器來取代 圖1和圖3中所展示的反相緩衝器B. η。在此情況下，到內插D-Q觸發器ADQ. η的輸入D/ D'可耦合到信號Α(η)/Α' (η+1)，其中從對應於原始信號A的第一延遲線分接A(η)，且從 對應於互補信號A'的第二延遲線分接A' (η+1)。預期這些和其它實施例將在本發明的範圍內。注意，選擇所描述的過零時間僅為了說明取樣機構在TDC量化邊界附近處的行 為。所屬領域的技術人員將認識到，僅為了說明的目的而提及過零時間，且典型差分輸入信 號A在任意時間周期上可通常保持恆定，而不會轉變到另一電平。圖5描繪根據本發明的方法的步驟。在圖5中，在步驟500處產生信號A的經延 遲版本A(n)和A' (η)。在步驟510處，在REF的上升沿上對A(n)/A' (η)進行取樣。在 步驟520處，也在REF的上升沿上對A(n)/A(η+1)進行取樣。在步驟530處，將所述樣本提 供到解碼器以供進一步處理。所屬領域的技術人員將認識到，圖5中所描繪的步驟僅為了 說明的目的，且無意將本發明的範圍限於所展示的任何特定步驟。在一個或一個以上示範性實施例中，可以硬體、軟體、固件或其任何組合實施所描 述的功能。如果以軟體實施，則可將所述功能作為一個或一個以上指令或代碼存儲於計算 機可讀媒體上或經由計算機可讀媒體來傳輸。計算機可讀媒體包括計算機存儲媒體和通 信媒體(包括促進電腦程式從一個位置轉移到另一位置的任何媒體)。存儲媒體可為可 由計算機存取的任何可用媒體。以實例而非限制的方式，所述計算機可讀媒體可包含RAM、 R0M、EEPR0M、⑶-ROM或其它光碟存儲裝置、磁碟存儲裝置或其它磁性存儲裝置，或可用於載 運或存儲呈指令或數據結構的形式的所要程序代碼且可由計算機存取的任何其它媒體。而 且，可將任何連接適當地稱為計算機可讀媒體。舉例來說，如果使用同軸電纜、光纖電纜、 雙絞線、數字訂戶線(DSL)或例如紅外線、無線電和微波等無線技術從網站、伺服器或其它 遠程源傳輸軟體，則所述同軸電纜、光纖電纜、雙絞線、DSL或例如紅外線、無線電和微波等 無線技術均包括於媒體的定義中。如本文中所使用，磁碟和光碟包括壓縮光碟(CD)、雷射 光碟、光碟、數字多功能光碟(DVD)、軟盤和藍光光碟，其中磁碟通常以磁性方式再現數據， 而光碟用雷射以光學方式再現數據。還應將以上各項的組合包括於計算機可讀媒體的範圍 內。與電腦程式產品的計算機可讀媒體相關聯的指令或代碼可由計算機執行，例 如，由一個或一個以上處理器，例如，一個或一個以上數位訊號處理器(DSP)、通用微處理 器、ASIC、FPGA，或其它等效集成或離散邏輯電路執行。在本說明書中和在權利要求書中，將理解，當一元件被稱作「連接到」或「耦合到」 到另一元件時，其可直接連接或耦合到另一元件或者可存在介入元件。相比而言，當一元件 被稱作「直接連接到」或「直接耦合到」另一元件時，不存在介入元件。已描述許多方面和實例。然而，可能對這些實例進行各種修改，且本文中所呈現的 原理還可應用於其它方面。這些和其它方面處於所附權利要求書的範圍內。
權利要求
1.一種時間-數字轉換器(TDC)，其包含延遲線，其用於產生信號A的至少一個經延遲版本A (m)，其中A(m)相對於A延遲了 m 個延遲單位；以及取樣機構，其用於在一時刻對A(m)與信號B[A(m)]之間的差異進行取樣，其中B[A(m)] 相對於A延遲了至少一個延遲單位。
2.根據權利要求1所述的TDC，所述信號B[A(m)]為信號A(m+1)，其中A (m+1)相對於 A延遲了 m+1個延遲單位。
3.根據權利要求2所述的TDC，每一延遲單位對應於一單位緩衝器的延遲。
4.根據權利要求3所述的TDC，所述單位緩衝器為單一反相器。
5.根據權利要求1所述的TDC，所述取樣機構為差分D-Q觸發器，信號A(η)耦合到所 述D-Q觸發器的D輸入，信號B耦合到所述D-Q觸發器的D'輸入。
6.根據權利要求5所述的TDC，所述觸發器對差分輸入D/D'的電壓極性進行取樣。
7.根據權利要求5所述的TDC，所述延遲線進一步產生信號A的多個經延遲版本A(η)， 所述取樣機構進一步對所述信號A(η)中的每一者與對應信號B[Α(η)]之間的差異進行取 樣，其中每一 Β[Α(η)]相對於對應Α(η)延遲了所述至少一個延遲單位。
8.根據權利要求7所述的TDC，其進一步包含用於產生與A互補的信號A'的多個經 延遲版本A' (η)的互補延遲線，所述TDC進一步包含用於對每一信號Α(η)與對應信號 A' (η)之間的差異進行取樣的多個差分D-Q觸發器。
9.根據權利要求8所述的TDC，所述互補延遲線耦合到至少一個負載以用於平衡所述 延遲線的負載與所述互補延遲線的負載。
10.一種用於將時間間隔轉換成數字表示的方法，所述方法包含產生信號A的至少一個經延遲版本A (m)，其中A (m)相對於A延遲了 m個延遲單位；以及在一時刻對A(m)與信號B[A(m)]之間的差異進行取樣，其中B [A (m)]相對於A延遲了 至少一個延遲單位。
11.根據權利要求10所述的方法，所述信號B[A(m)]為信號A (m+1)，其中A (m+1)相對 於A延遲了 m+1個延遲單位。
12.根據權利要求11所述的方法，每一延遲單位對應於一單位緩衝器的延遲。
13.根據權利要求12所述的方法，所述單位緩衝器為單一反相器。
14.根據權利要求10所述的方法，由差分D-Q觸發器執行所述取樣，信號A(n)耦合到 所述D-Q觸發器的D輸入，信號B耦合到所述D-Q觸發器的D'輸入。
15.根據權利要求14所述的方法，所述觸發器對差分輸入D/D'的電壓極性進行取樣。
16.根據權利要求14所述的方法，其進一步包含產生信號A的多個經延遲版本A(η)， 取樣機構進一步對所述信號A (η)中的每一者與對應信號B [Α (η)]之間的差異進行取樣，其 中每一 B[Α(η)]相對於對應A(η)延遲了所述至少一個延遲單位。
17.根據權利要求16所述的方法，其進一步包含產生與A互補的信號A'的多個經延 遲版本A' (η)，所述方法進一步包含對每一信號A(η)與對應信號A' (η)之間的差異進行 取樣。
18.根據權利要求17所述的方法，其進一步包含將至少一個負載耦合到用於產生所述信號A' (η)的延遲線，以平衡所述延遲線與用於產生信號Α(η)的延遲線。
19.一種時間-數字轉換器(TDC)，其包含用於產生信號A的至少一個經延遲版本A (m)的裝置，其中A (m)相對於A延遲了 m個 延遲單位；以及用於在一時刻對A(m)與信號B[A(m)]之間的差異進行取樣的裝置，其中B [A (m)]相對 於A延遲了至少一個延遲單位。
20.根據權利要求19所述的TDC，所述信號B[A(m)]為信號A(m+1)，其中A(m+1)相對 於A延遲了 m+1個延遲單位。
21.根據權利要求20所述的TDC，每一延遲單位對應於一單位緩衝器的延遲。
22.根據權利要求21所述的TDC，所述單位緩衝器為單一反相器。
23.根據權利要求19所述的TDC，所述用於對差異進行取樣的裝置包含D-Q觸發器，信 號A(n)耦合到所述D-Q觸發器的D輸入，信號B耦合到所述D-Q觸發器的D'輸入。
24.一種用於將時間間隔轉換成數字表示的電腦程式產品，所述產品包含 計算機可讀媒體，其包含用於致使計算機產生信號A的至少一個經延遲版本A(m)的代碼，其中A(m)相對於A 延遲了 m個延遲單位；以及用於致使計算機在一時刻對A(m)與信號B[A(m)]之間的差異進行取樣的代碼，其中 B[A(m)]相對於A延遲了至少一個延遲單位。
25.根據權利要求M所述的電腦程式產品，所述信號B[A(m)]為信號A(m+1)，所述 計算機可讀媒體進一步包含用於致使A (m+1)相對於A延遲m+1個延遲單位的代碼。
26.根據權利要求25所述的電腦程式產品，每一延遲單位對應於一單位緩衝器的延遲。
27.根據權利要求M所述的電腦程式產品，所述用於致使計算機對差異進行取樣的 代碼包含用於進行以下操作的代碼致使所述取樣由差分D-Q觸發器執行； 使信號A (η)耦合到所述觸發器的D輸入；以及 使信號B耦合到所述D-Q觸發器的D'輸入。
28.根據權利要求27所述的電腦程式產品，所述計算機可讀媒體進一步包含 用於致使計算機產生信號A的多個經延遲版本Α(η)的代碼，其中每一 B [Α (η)]相對於對應A (η)延遲了所述至少一個延遲單位。
全文摘要
本發明揭示用於使得時間-數字轉換器(TDC)能夠以子反相器延遲解析度進行取樣的技術。在一實施例中，到所述TDC中的差分D-Q觸發器的輸入被耦合到單端信號和所述信號的經延遲和經反相版本，以允許所述信號的時間內插。本發明進一步揭示的是用以平衡所述TDC內的第一延遲線與互補延遲線的負載的技術。
文檔編號H03M1/50GK102089983SQ200980107361
公開日2011年6月8日 申請日期2009年3月3日 優先權日2008年3月3日
發明者孫博, 楊茲翔 申請人:高通股份有限公司