電子結構及其製造方法

2023-10-11 23:09:24 3

專利名稱：電子結構及其製造方法
技術領域：
本發明涉及電互連通路結構以及以材料(例如半導體材料)製造電互連
通路結構的方法。更具體地，本發明涉及導電貫穿通路(through via)結構 及其製造方法，在例如半導體晶片、半導體晶片、元件等電子器件結構中和 這樣的半導體晶片、晶片、元件的電子器件的載體中。
背景技術：
在電子器件，例如半導體晶片或晶片的封裝中，器件載體可以用於互連 器件。在電子器件連接至另一層的封裝的情形，載體典型地需要延伸穿過載 體的導電通路從而連接器件至封裝的下一層。
電子器件載體可以用各種不同的材料製造，例如玻璃、陶瓷、有機和半 導體材料或這些和其它材料以單或多層的組合。
例如便於製造以及可靠性和高連接密度。該技術的挑戰之一是需要在晶片的 背側進行複雜的工藝。當在例如矽的半導體載體的背側進行時，涉及光刻、 RIE蝕刻等的傳統的複雜的工藝步驟可以變得困難得多並且成本昂貴。
一種在例如矽的半導體載體中產生導電通路的現有的方案使用可以稱 之為"通路優先"的方案。在這樣的方案中的通常的步驟是蝕刻通路，在通 路壁上形成絕緣層並且金屬化。當使用"盲通路"方案時，通路不被蝕刻貫 穿晶片層，使得僅在載體被恰當地減薄以暴露通路底部之後，成為"貫穿通 路"。這樣的方案的實例可以在美國專利No. 5,998,292中看到。
但是該類型的方案具有許多難點。例如， 一個難點是控制垂直結構尺寸。 另 一難點是控制工藝步驟的背側減薄深度停止和隔離。
一些在半導體載體中產生貫穿通路的方案可能需要背側光刻工藝和蝕 刻步驟。在矽載體的背側的這樣的工藝增加了工藝的複雜性。作為實例，於 2005年8月提交的並且轉讓給本發明的受讓人的美國申請No.l 1/214,602， 在晶片中形成貫穿通路上使用了在矽晶片的背側上的光刻和RIE步驟。

發明內容
本發明的目的是提供改善的電子結構及其製造方法。
本發明的另 一 目的是提供改善的電子封裝的導電通路結構的製造方法。
本發明的又一目的是提供貫穿通路結構及其製造方法，該方法簡化了制 造並且改善了封裝的電子器件的產率和可靠性。
本發明的又一目的是提供貫穿通路結構及其製造方法，其容易地允許通 路在例如晶片載體結構的單電子結構上製造為均勻深度的不同直徑。
本發明的又一目的是提供改善的貫穿通路結構及其製造方法，其從前側
線後端(BEOL)金屬化工藝中分離通路金屬化工藝步驟。
本發明的又一 目的是提供在使用提供了控制的深度停止和隔離的絕緣 體上矽(SOI)晶片結構的矽載體中的貫穿導電通路結構的製造工藝，並且 簡化背側工藝並且其中所有的結構都是自對準的並且結構的垂直尺寸受到 嚴密的控制。
這些，以及其它的目的，在本發明中通過使用通過至少兩層絕緣層結合 在一起的一對半導體結構，從而形成掩埋絕緣結構而形成導電貫穿通路。更 具體地，本發明的方法包括的步驟是
提供半導體結構，該半導體結構包括具有第一和第二表面的半導體材 料的第一層和具有第一和第二表面的半導體材料的第二層，其通過絕緣材料 的第 一層和絕緣材料的第二層接合在一起，所述絕緣材料的第 一層夾置於所 述絕緣材料的第二層和所述半導體材料的第一層的第二表面之間，並且所述 絕緣材料的第二層夾置於所述絕緣材料的第一層和所述絕緣材料的第二層 的第二表面之間；
在所述半導體材料的第一層中形成通路，所述通路具有從所述半導體材 料的第一層的第一表面延伸貫穿所述絕緣材料的第一層至所述絕緣材料的 第二層的壁表面；
在所述通路的所述壁表面上形成絕緣材料層；
用另 一材料填充所述通^各；
回蝕刻所述半導體材料的第二層至所述絕緣材料的第二層；並且 蝕刻所述絕緣材料的第二層從而暴露另 一材料。
如本發明進一步提供的，其中在所述通路的所述壁表面上的所述絕緣材料層由與所述絕緣材料的第 一層相同的絕緣材料製成。
如本發明進一步提供的，其中所述半導體材料的第 一層和所述半導體材 料的第二層都是矽。
如本發明進一步提供的，還包括在所述另 一材料上提供導電布線材料的 步驟。
如本發明進一步提供的，其中所述另一材料是導電材料。 如本發明進一步提供的，其中所述另一材料是多晶矽。 如本發明進一步提供的，所述方法包括的步驟是
提供SOI晶片結構，該結構至少包括在矽晶片和矽襯底之間形成的絕緣
材料的第一層和絕緣材料的第二層，絕緣材料上的所述第一層與所述矽晶片
接觸；
從所述矽晶片的頂表面蝕刻通路貫穿至所述第一絕緣層； 蝕刻貫穿所述絕緣材料的第 一層；
在所述被蝕刻的通路的側壁上形成由與所述絕緣材料的第 一層相同的
材料製成的絕緣層；
用多晶矽材料填充所述通路並且平坦化至所述矽晶片的所述頂表面； 在所述多晶矽材料的上方形成導電金屬結構；並且隨後 通過蝕刻去除所述矽襯底；隨後 通過蝕刻去除所述絕緣材料的第二層；隨後 通過蝕刻去除所述多晶矽材料從而再次形成開口通路；並且 在所述通路中形成導電材料從而連接至所述導電金屬結構。 如本發明還提供的，形成例如焊料凸塊的電觸點，與在所述通路中的所
述導電材料接觸。
如本發明進一步提供的，根據描述的SOI的工藝步驟，內部布線溝道形 成於導電通路之間。
在本發明的一實施例中，提供了其上形成有氮化物層的矽襯底的SOI 結構。氧化物層形成於所述氮化物層上並且矽載體晶片貼附至所述氮化物 層。4!成貫穿矽載體晶片和掩埋的氧化物層至氮化物層的通路的壁被氧化並 且用另一材料回填。隨後在所述另一材料上方形成金屬結構。
在本發明的另一實施例中，上述矽襯底被去除，剩下所述氮化物層。氮 化物層隨後被去除，剩下所述另一材料。所述另一材料的去除形成至所述金屬結構的開通路。回填入通路的導電材料提供至所述金屬結構的電連接。焊 料凸塊與形成於通路內的導電材料接觸，從而允許例如至襯底的連接。這樣 形成的晶片提供了相對厚的矽載體。
在另一實施例中，上述回填的另一材料是導電材料，由此提供了至所述 金屬結構的電連接，而不需要背側通路蝕刻和用導電材料回填。
在本發明的又一實施例中，矽載體晶片背側提供有背側布線。
在本發明的又一實施例中，通路首先在矽載體晶片中從背側產生並且在 接合到矽襯底之前填充以多晶矽。
在本發明的另 一實施例中，矽載體晶片被提供有互連導電通路的內部布 線溝道。


圖1A _ 1K示出了根據本發明 一 實施例的製造載體結構的 一 系列工藝步驟。
圖2A - 2L示出了根據本發明另 一實施例的製造載體結構的 一 系列工藝步驟。
圖3A - 30示出了根據本發明又一實施例的製造載體結構的一 系列工藝 步驟。
圖4A - 4C示出了根據本發明又一實施例的製造載體結構的 一系列工藝 步驟。
圖5A - 5B示出了根據本發明又一實施例的製造載體結構的進一步的工 藝步驟。
圖6A-6C示出了根據本發明又一實施例的製造載體結構的步驟。
具體實施例方式
根據本發明，通過使用絕緣體上矽，提供了在電子器件結構(例如半導 體晶片和晶片結構等)及其電器件載體中的導電貫穿通路。根據更具體的描 述，可以使用絕緣體上矽(SOI)結構。多層SOI絕緣體結構被用於提供在 矽晶片中形成通路和溝道的背面無光刻工藝。SOI晶片結構工藝提供在貫穿 通路形成中的受控的深度停止和隔離並且簡化可以例如在矽載體技術中採 用的背側工藝。儘管在下列描述中就電子器件矽載體結構而言描述了通路結構及其制 造方法，但是應當理解通路結構及其製造方法也可以在其它電子結構中形 成，例如有源器件晶片和晶片結構。例如通路結構及其製造方法可以用於器 件堆疊，例如晶片對晶片堆疊和晶片對晶片堆疊。顯見本發明所界定的通路 結構及其製造方法可以在任何種類的電子器件結構中被採用，例如具有背側 接觸要求的圖像傳感器。儘管提及了矽結構，但是顯見也可以使用其它半導 體材料的結構。
參考圖1A-1K,示出了根據本發明一實施例，描繪製造這樣的載體中 的導電貫穿通路結構的工藝的矽載體晶片的 一部分的 一 系列截面圖。矽載體
晶片的一部分的截面圖，如在圖1A至1I中所示出的，展示了一貫穿通路可 以如何製造的。圖1J和1K示出了從矽載體晶片切割的矽棵芯中的通路的截 面圖。清楚的是多個這樣的通路可以同時在矽晶片載體或棵芯中製造，例如， 使用這樣的工藝。
在當前的優選實施例中，載體是矽晶片並且絕緣體是氧化物和氮化物。 但是，也可以使用其它的絕緣體。參考圖1A,示出了矽襯底3上的矽載體 晶片1，掩埋氧化物層5和氮化物層7定位於其之間。典型地，氧化物層5 應當為0.5至1.0 厚並且氮化物層7應當為大約0.1 pm厚。氮化物層7 可以通過任何熟知的4支術，例如CVD而沉積。相似地，氧化物層5可以通 過任何的各種熟知的技術，例如熱氧化或等離子體增強CVD而形成。在這 點上，部分氧化物層5可以首先被沉積在矽晶片l的結合側9和氮化物層7 的另一部分上並且隨後晶片1通過加熱將氧化物層熔化在一起而接合至襯底 3。顯然，容易使用其它技術將結構接合在一起。
如在圖1A中所示出的形成多層S0I結構之後，通路ll形成於矽晶片1 中下至氧化物層5。這通過構圖光致抗蝕劑層13從而形成對應於希望的通路 的開口尺寸並且使用例如深反應離子蝕刻(R正)法穿過開口至氧化物層5 蝕刻矽而進行。因而，可以使用本領域中已知的通過在等離子體中產生的氟 自由基的深矽蝕刻。這樣的深矽結構可以使用傳統的可以獲得的深RIE系統 (例如可以從Alcatel獲得的A601E)製造。在這一點上，應當注意，根據 本發明的工藝，矽載體1可以是例如50|im厚的200mm晶片。
蝕刻通路11之後，在通路底部中的氧化物層5的被暴露的氧化物被去 除，停止於氮化物層7。該氧化物可以通過例如使用HF的蝕刻而被去除。這在圖1C中^皮示出。
如在圖1D中所示出的，隨後使用傳統抗蝕劑去除技術剝離抗蝕劑層13。
仍然如在圖id中所示出的，通路11的側壁隨後被鈍化，從而使用熱氧化形 成例如lpm厚的氧化物層15。也可以是其它的氧化物厚度。這可以通過例 如在管爐中在氧氣或蒸氣環境中在90(TC和iio(TC之間進行。通路11隨後 被填充以導電材料17。導電材料可以是例如鍍的銅或鴒。用導電材料填充通 路之後，材料通過例如化學機械拋光(CMP)平坦化，回到矽載體1的頂表 面。
如在圖1E中所示出的，下一步驟涉及線末端(BEOL)布線和接合焊盤 結構19的傳統矽工藝步驟。通過實例示出了兩個布線層，連接至導電材料 17的布線層21和連接至焊盤25的布線層23。在本領域中形成這樣的布線 和接合焊盤結構的技術是熟知的。在這一點上，術語"金屬結構"廣泛地用 於覆蓋導電布線和/或接合焊盤和相似於結構19的互連結構。
為了處理上的方便，臨時處理結構27可以貼附於布線和接合焊盤19， 如在圖1F中所示出的。該處理結構可以是，例如使用粘合劑22接合於布線 和接合焊盤結構19的玻璃晶片。
如在圖1G中所示出的，下一步驟涉及從SOI結構的背側去除矽襯底3 的矽。該去除工藝可以通過例如研磨和/或用氮化物層7作為蝕刻停止的向下 至氮化物層7的TMAH蝕刻而完成。
下一步驟涉及從背側去除掩埋的氮化物層7,如在圖1H中所示出的。 這可以通過例如反應離子蝕刻(RIE)而完成。也可以〗吏用溼法蝕刻。在這 一點上，與布線21接觸的通路11中的導體17被暴露。
如在圖II中所示出的，現在焊料凸塊29可以沉積在與導電材料17接 觸的導電貫穿通路的上方。典型的沉積焊料凸塊29的工藝是熟知的C4工藝。
隨後，晶片1可以被切割為單獨的棵芯載體4並倒裝片接合到襯底31 上的觸點32，如在圖1J中所示出的。隨後通過雷射切除去除臨時玻璃處理 器27，如在圖1K中所示出的。顯然可以採用其它玻璃處理器釋放系統，例 如具有貫穿孔陣列的玻璃處理器，其允許化學溶劑流過孔從而去除接合粘合 劑。去除玻璃處理器之後，採用清潔步驟從而去除在貫穿通路棵芯的頂表面 上的殘留的聚合物。
在圖1A-1K中所示出的工藝中，應當注意被蝕刻的通路11從多層SI絕緣體結構的前側被填充以導體17。在圖2A-2L中所示出的工藝中示出了 替代的布置，其中被蝕刻的通路11從前側被填充以非導體，例如多晶矽， 多晶矽是方便的矽工藝材料。在這樣的布置中，多晶矽隨後從背側從SOI 結構中被去除並且打開的通路隨後被填充以導電材料。因而，在該布置中導 電通路的形成與BEOL金屬化工藝和在晶片的前側上的前端工藝步驟隔離 並且獨立。由此，使用該工藝流程的具體的優點是，可以在載體.上進行附加 的前端工藝步驟，例如建造電晶體器件、電阻、電容等，由於填充了多晶矽 的通路仍然可以通過前端步驟而處理，而在這樣的情形中填充了金屬的通路 則典型;也不可以。
因而，在圖2A-2L的工藝布置中，圖2A-2C與先前對於圖1所描述的 相同。在這一點上，在各圖中使用了相似的參考標號以識別相似的元件。在 圖2D中，深通路抗蝕劑13被剝離並且側壁被鈍化，如上述對於圖1D所描 述的。但是，在該情形，通路11被填充以多晶矽33。這可以通過例如CVD 而進行。多晶矽的CVD之後，進行多餘的材料的蝕刻或CMP從而.平坦化表 面至矽晶片表面。
隨後進行傳統矽工藝步驟從而添加前端器件和BEOL布線和接合焊盤 結構，如在圖2E中所示出的。在圖2E-2G中所示出的結構和步驟與對於 圖1E-1G所示出和描述的相同。
如在圖2H中所示出的，氮化物層7再次通過RIE被剝離至掩埋的蝕刻 停止氧化物層5。在這一點上，通路ll中的多晶矽填充栓被暴露。隨後多晶 矽填充物使用例如TMAH的蝕刻劑被去除，留下打開的通路34至頂側布線 上的布線21和接合焊盤結構19。
隨後打開的通路34被填充以導電材料，例如銅，從而形成導電通路35, 如在圖2I中所示出的。銅例如可以被鍍，並且隨後通過CMP被平坦化。
在圖2J - 2L中所示出的剩下的步驟與上述對於圖11 - 1K所示出和描迷 的相同。因而，圖2A-2L包括，去除多晶矽填充物栓和從矽載體晶片背側用 導電材料回填的附加的步驟，如在圖2H和21中所示出的。
在圖3A-3中所示出的工藝中添加了晶片1的背側上的附加的布線層， 也是不使用背側光刻。在這樣的布置中，在矽晶片l接合於其上之前，矽襯 底3首先被構圖以具有在至少一側上的特徵。在圖3A-30的布置中，在接合 之前，特徵首先在矽襯底3的接合側中被構圖。因而，如在圖3A中所示出的，矽襯底3的接合側37使用例如TMAH 的RIE而4皮蝕刻，,人而形成構圖的凹入39。典型地，凹入是0.5fim左右。 在圖3B中，凹入區39被填充以氧化物41並JU吏用例如上述工藝而^皮平坦 化。
平坦化氧化物41之後，毯式氮化物層7和部分氧化物層5的厚度沉積 在矽襯底表面和凹入的氧化物41的上方，如在圖3C中所示出的。隨後在其 接合側具有毯式氧化物的晶片1被接合至襯底3的接合側37的這樣形成的 氧化物表面，如在圖3D中所示出的，以參考圖1A所述的方式。接合步驟 因而形成SOI結構的掩埋氧化物層5和氮化物層7。
在圖3E-31中示出的結構和步驟與在圖1B-1F中所示出和描述的相 同。但是，如在圖3J中所示出的，矽襯底3的矽材料被回蝕刻從而暴露氮 化物層7，留下凹入的氧化物41。因而對於布線溝道形成凹入43。為了該目 的，可以使用對於矽的高度選擇性的蝕刻，比如RIE、或使用熟知的氣體(例 如CF4、 SF6、 NF3等)的等離子體蝕刻。
如在圖3K中所示出的，被暴露的氮化物通過例如RJE被蝕刻，留下氧 化物圖案41之間的凹入區43。凹入區43因而形成可以用於布線的溝道。如 在圖3L中所示出的，布線溝道區43被填充以導電材料45,例如銅。銅可 以例如被鍍入溝道區並且隨後被平坦化。
該背側布線可以以各種方式被使用，例如互連導電通路。在圖3M中， 布線45用於將導電通路17連接到焊料凸塊29，從導電通路偏移。在圖3N 和0中所示出的結構和步驟與對以圖1J和K中所描述的相同，其中矽晶片 1被切割並且倒裝片接合至襯底31。隨後通過雷射切除去除臨時玻璃處理器 27。
如上所述，圖4A-4C示出了使用順序步驟的另外的實施例。在圖4A中， 在接合至矽載體晶片1之前，如在圖3A-30中所描述的，矽村底3用氧化物 41構圖。隨後構圖的氧化物41之間的矽通過蝕刻而被去除並用多晶矽51 回填。因而形成的矽襯底隨後被接合至矽載體晶片1，如先前所描述的，並 且以參考圖1所描述的相同的方式形成一對通路導體47和49。導體47和 49可以再次是銅或鵠。儘管示出了頂氧化物53,但是可以實施該布置而沒 有頂氧化物53。
在圖4B中，矽襯底3首先被回蝕刻，留下氮化物層7上的氧化物41和多晶矽層51。然後，多晶矽層51和氮化物層7被回蝕刻從而形成掩埋氧化 物41中的凹入，該凹入可以用於形成布線。在圖4C中，導電材料54被沉 積從而形成導電通路47和49之間的布線導體。顯然可以相似地形成其它的 布線溝道。
圖5A-5B示出了本發明的又一實施例。在該實施例中，在矽晶片1被接 合至矽襯底3之前，以相似於上面參考於從頂側蝕刻通路所描述的方式，從 載體晶片i的背側蝕刻一對通路。隨後通路被填充以多晶矽從而以上述方式 形成多晶矽栓55和56，並且所得的結構被接合至具有接合的掩埋氧化物層 5和氮化物層7的矽襯底3，如先前所描述的。
隨後以上述方式，襯底3的矽材料被回蝕刻至氮化物層7，並且氮化物 層7又被回蝕刻從而暴露多晶矽栓55和56。矽栓55和56隨後被蝕刻出通 路，如在圖5B中所示出的。還是如在圖5B中所示出的，打開的通路可以 隨後被用導電材料62填充或形成襯墊並與形成貫穿頂氧化物層61的導電通 路57和59對準。
圖6A-6C示出了在圖4A-4C和5A-5B中示出結構的結合。圖6A示出 了相似於圖4A的結構，除了在圖4A中所示出的多晶矽51延伸進入其中示 出了導體47和49的通路(相似於圖5A)的事實之外，從而由此形成多晶 矽區63。
這可以通過在襯底3上形成絕緣層67,隨後在絕緣層67上形成氮化物 層65並且隨後在氮化物層65上形成絕緣層71而完成，如在圖6A中所示出 的，所有都在將襯底3與載體晶片l接合之前。隨後使用光刻從而構圖絕緣 層71中的開口並且開口被回填以多晶矽63。多晶矽還通過構圖的氮化物層 69被單獨的回填入矽載體1中的通路，相似於在圖5A-5B中所採用的工藝， 從而由此形成多晶矽區55和56。隨後這樣形成的襯底3與這樣形成的載體 1接合。
隨後如先前所述進行蝕刻，從而生產對於公共溝道區71打開的通路， 如在圖6B中所示出的。如在圖6C中所示出的，通i 各、溝道區和公共部73 可以隨後被鍍以導電材料75。
從前面的描述應當理解，在本發明的優選實施例中可以進行各種的改進 和變更而不偏離其真正的精神。本說明書旨在為了說明的目的而不應理解為 限制性的。本發明的範圍應當僅受到所附權利要求的語言的限制。
權利要求
1. 一種電子結構的製造方法，包括提供半導體結構，該半導體結構包括通過絕緣材料的第一層和絕緣材料 的第二層接合在一起的具有第一和第二表面的半導體材料的第一層和具有 第 一和第二表面的半導體材料的第二層，所述絕緣材料的第一層夾置於所述絕緣材料的第二層和所述半導體材料的第一層的所述第二表面之間，並且所 述絕緣材料的第二層夾置於所述絕緣材料的第 一層和所述絕緣材料的第二 層的第二表面之間；在所述半導體材料的第 一層中形成通路，所述通路具有從所述半導體材 料的第 一層的所述第 一表面延伸穿過所述絕緣材料的第 一層至所述絕緣材 料的第二層的壁表面；在所述通路的所述壁表面上形成絕緣材料層；用另 一材料填充所述通路；回蝕刻所述半導體材料的第二層至所述絕緣材料的第二層；並且 蝕刻所述絕緣材料的第二層以便暴露所述另 一材料。
2. 根據權利要求1的方法，其中在所述通路的所述壁表面上的所述絕 緣材料由與所述絕緣材料的第 一層相同的絕緣材料製成。
3. 根據權利要求2的方法，其中所述半導體材料的第一層和所述半導 體材料的第二層都是矽。
4. 根據權利要求3的方法，其中導電布線材料形成於所述另一材料上。
5. 根據權利要求3的方法，其中所述另一材料是與所述導電布線材料 接觸的導電材料。
6. 根據權利要求3的方法，其中所述另一材料是多晶矽。
7. 根據權利要求6的方法，其中在蝕刻所述絕緣材料的第二層的步驟 之後，所述方法還包括從所述通路蝕刻所述多晶矽從而打開所述通路以便暴 露所述導電布線材料的步驟。
8. 根據權利要求7的方法，還包括用導電材料填充所述通路以便接觸 所述導電布線材料的步驟。
9. 根據權利要求8的方法，其中所述絕緣材料的第一層是氧化物並且 所述絕緣材料的第二層是氮化物。
10. 根據權利要求9的方法，其中在所述導電材料上形成焊料凸塊。
11. 一種電子結構的製造方法，包括提供半導體結構，該半導體結構包括通過絕緣材料的第 一層和絕緣材料 的第二層接合在一起的具有第一和第二表面的半導體材料的第一層和具有 第一和第二表面的半導體材料的第二層，所述絕緣材料的第一層夾置於所述 絕緣材料的第二層和所述半導體材料的第一層的所述第二表面之間，並且所 述絕緣材料的第二層夾置於所述絕緣材料的第 一層和所述絕緣材料的第二 層的所述第二表面之間；在所述半導體材料的第 一層中形成通路，所迷通路具有從所述半導體材 料的第一層的所述第一表面延伸穿過所述絕緣材料的第一層至所述絕緣材 料的第二層的壁表面；在所述通路的所述壁表面上用與所述絕緣材料的第一層相同的材料形 成絕緣材料層並且延伸至所述絕緣材料的第二層； 用另 一材料填充所述通路；在所述半導體材料的第一層的所述第一表面和所述另一材料上形成金 屬結構；從所述半導體材料的第二層的所述第一表面開始蝕刻所述半導體材料 的第二層並且回蝕刻至所述絕緣材料的第二層；蝕刻所述絕緣材料的第二層從而暴露所述另一材料。
12. 根據權利要求ll的方法，其中所述另一材料是導電通路材料。
13. 根據權利要求12的方法，其中所述提供步驟包括在與所述第二表 面共面的所述絕緣材料的第二層的所述第二表面上首先形成凹入的絕緣材 料的圖案並且隨後在所述第二表面和所述凹入的絕緣材料的圖案上沉積所 述絕緣材料的第二層。
14. 根據權利要求13的方法，其中蝕刻所述半導體材料的第二層的所 述步驟包括蝕刻所述半導體材料下至所述凹入絕緣材料圖案之間從而形成 其間的至少 一溝道並且暴露絕緣材料的第二層的 一部分。
15. 根據權利要求14的方法，包括蝕刻穿過所述絕緣材料的第二層的 所述被暴露的部分並且用導電材料填充所述至少一溝道的步驟以形成布線， 使得所述布線的第 一部與所述導電通路材料接觸。
16. 根據權利要求11的方法，其中在所述半導體材料的第一層中形成通路的所述步驟包括從所述半導體材料的第一層的所述第二表面首先形成 所述通3各。
17. —種電子結構，包括半導體結構，該半導體結構包括通過絕緣材料的第 一層和絕緣材料的第 二層接合在一起的具有第一和第二表面的半導體材料的第一層和具有第一 和第二表面的半導體材料的第二層，所述絕緣材料的第一層夾置於所述絕緣 材料的第二層和所述半導體材料的第一層的所述第二表面之間，並且所述絕緣材料的第二層夾置於所述絕緣材料的第 一層和所述絕緣材料的第二層的 所述第二表面之間；在所述半導體材料的第一層中的通路，該通路具有從所述半導體材料的 第 一層的所述第 一表面延伸穿過所述絕緣材料的第 一層至所述絕緣材料的 第二層的壁表面；覆蓋所述通路的所述壁表面、由與所述絕緣材料的第一層相同的材料制 成的絕緣材料層，所述通路延伸至所述絕緣材料的第二層；和填充所述通路以便與所述半導體材料的第 一層的所述第 一表面共面的填充材料。
18. 根據權利要求16的電子結構，其中所述填充材料是導電材料。
19. 根據權利要求18的電子結構，其中金屬結構設置於包括所述導電 材料的所述半導體材料的第一層的所述第一表面上。
20. 根據權利要求19的電子結構，其中所述電子結構包括所述半導體 材料的第一層，具有定位在所述導電材料的第一層的所述第二表面暴露的所 述導電材料上的焊料凸塊。
全文摘要
本發明公開了一種電子結構及其製造方法。提供了一種用於在矽晶片載體結構中不使用背面光刻形成貫穿通路的絕緣體上矽(SOI)結構。所述SOI結構包括接合到矽襯底結構的矽晶片載體結構，掩埋氧化物層和氮化物層分離這些矽結構。通路形成於所述矽載體結構中並且貫穿所述氧化物層至所述氮化物層並且所述通路的壁被鈍化。所述通路用多晶矽或導電材料的填充材料填充。所述襯底結構隨後被回蝕刻至所述氮化物層並且所述氮化物層被回蝕刻至所述填充材料。在填充材料是多晶矽的情形，所述多晶矽被蝕刻掉，形成至所述載體晶片結構的頂表面的開通路。隨後用導電材料回填所述通路。
文檔編號H01L27/12GK101312161SQ20081009528
公開日2008年11月26日 申請日期2008年5月9日 優先權日2007年5月21日
發明者保羅·S·安德裡, 埃德蒙·J·斯普羅吉斯, 布倫特·A·安德森, 科尼莉亞·K·唐 申請人:國際商業機器公司