時鐘脈衝信號產生裝置與方法
2023-10-11 23:31:39 2
專利名稱：時鐘脈衝信號產生裝置與方法
技術領域：
本發明涉及一種時鐘脈衝信號產生裝置與方法，特別涉及應用於個人計算機影像卡中電視信號編碼器上的時鐘脈衝信號產生裝置與方法。
圖1a為一影像卡(display adapter)的部分功能方框示意圖，其中圖形處理晶片10(graphic chip)輸出一像素數據並行數位訊號至一隨機存取內存數模轉換器(Random Access Memory Digital-to-Analog Converter，簡稱RAMDAC)11以及一電視信號編碼器12(TV encoder)，而該像素數據並行數位訊號經該隨機存取內存數字模擬轉換器11轉換後為可提供計算機顯示器13進行顯示的模擬信號。至於該像素數據並行數位訊號經電視信號編碼器12的處理後方可產生供電視14進行顯示的一模擬電視信號，而此模擬電視信號一般又可分為NTSC以及PAL兩種規格。
圖1b為上述電視信號編碼器12(TV encoder)內部的部份功能方框示意圖，其中該像素數據並行數位訊號是經數據捕獲器(Data Capture device)121、色彩空間轉換器(Color Space Converter)122、畫面尺寸調整及防閃爍器(Scaler and Deflicker)123、NTSC/PAL編碼器(NTSC/PAL encoder)124以及一數模轉換器(Digital-to-Analog Converter)125轉換後方可產生供電視14進行顯示的NTSC規格電視信號或PAL規格電視信號。至於NTSC/PAL編碼器(NTSC/PAL encoder)124工作所需的像素時鐘脈衝信號(pixel clock)由一鎖相迴路時鐘脈衝產生器126所產生，而為能使圖形處理晶片10(graphicchip)工作所需的系統時鐘脈衝信號(system clock)與像素時鐘脈衝信號(pixel clock)同步，公知手段的鎖相迴路時鐘脈衝產生器126是根據圖形處理晶片10(graphic chip)所送出的系統時鐘脈衝信號(system clock)來產生該像素時鐘脈衝信號(pixel clock)，所以系統時鐘脈衝信號(systemclock)的頻率漂移也將同時造成像素時鐘脈衝信號(pixel clock)產生頻率漂移，但由圖形處理晶片10的誤差容忍度較為寬鬆，因此過大的頻率誤差值將使NTSC/PAL編碼器(NTSC/PAL encoder)124無法輸出可被正常解碼的電視信號，造成無法在電視屏幕上正常顯示，而為能有效改善此一缺失，在美國專利US5874846中提及一解決此一問題的技術手段。
圖2為美國專利US5874846中的一實施例電路方框示意圖，其為可設置在NTSC/PAL編碼器(NTSC/PAL encoder)124中的一時鐘脈衝產生器300，其主要由時鐘脈衝測量電路(clock measuring circuit)310與一PQ比例計數器(The P∶Q ratio counter)311構成，而時鐘脈衝測量電路(clock measuringcircuit)310輸出的計數值Nr滿足下列等式Nr＝Ns×Fr/Fs其中Ns為一預設計數值，而Fs為上述像素時鐘脈衝信號(pixel clock)的頻率，Fr則為電視信號編碼器12內部就原本具有的振蕩器所產生時鐘脈衝信號頻率，因規格要求不同，故Fr的準確度遠高於Fs。
至於PQ比例計數器(The P∶Q ratio counter)311則受計數值Nr與像素時鐘脈衝信號Fs的觸發而產生NTSC/PAL編碼器124所需的時鐘脈衝信號，而該時鐘脈衝信號的頻率Fo則滿足下列等式Fo＝(P/Q)×Fs其中Q為一預設係數，而P＝Nr如此一來，隨著Fs漂移的計數值Nr將可使利用Fs為觸發信號的PQ比例計數器所輸出的時鐘脈衝信號頻率Fo趨向穩定，進而希望使NTSC/PAL編碼器124能輸出可被正常解碼的電視信號，但此公知手段中，在系統與參考值計數器間所設置的同步控制器將造成兩者間具有0.5Tr至1Tr(Tr＝1/Fr)的相位差，因此無法完全確保時鐘脈衝信號的頻率Fo完全穩定，為能更進一步改善頻率Fo的穩定度為發展本發明的主要目的。
本發明所要解決的技術問題為提供一種時鐘脈衝信號產生裝置，響應一第一時鐘脈衝信號與一參考時鐘脈衝信號而產生一輸出時鐘脈衝信號，該第一時鐘脈衝信號頻率為Fs，而該參考時鐘脈衝信號頻率為Fr，其裝置包含一計數值數列產生器，其根據一預設計數值Ns並響應第一時鐘脈衝信號、該參考時鐘脈衝信號的觸發而每隔一Ns/Fs的周期來輸出一計數值，進而形成一計數值數列；一參考計數值產生器，電連接於該計數值數列產生器，其響應該計數值數列與該參考時鐘脈衝信號而產生一參考計數值Nr，而該參考計數值Nr是由該計數值數列中最新計數值與相隔k個間距的一先前計數值的差值再除以k所定義，而k大於或等於2；以及一比例計數器，電連接於該參考計數值產生器，其因響應該參考計數值Nr以及該第一時鐘脈衝信號而產生一輸出時鐘脈衝信號。
根據上述構想，時鐘脈衝信號產生裝置中該計數值數列產生器可包含一除頻器，其因響應該第一時鐘脈衝信號與該預設計數值Ns而產生一第二時鐘脈衝信號，而該第二時鐘脈衝信號的頻率為Fs/Ns；以及一計數器，電連接於該除頻器，其響應該參考時鐘脈衝信號而持續進行計數並根據該第二時鐘脈衝信號的周期性觸發，進而每隔一Ns/Fs的周期輸出該計數值，進而形成該計數值數列。
根據上述構想，時鐘脈衝信號產生裝置中該除頻器可包含一向下計數器，其響應該第一時鐘脈衝信號的觸發而由該預設計數值Ns開始向下計數，進而產生一向下計數值；以及一比較器，電連接於該向下計數器，其響應該向下計數值為0時發出該第二時鐘脈衝信號。
根據上述構想，時鐘脈衝信號產生裝置中該計數值數列產生器還可包含一同步電路，電連接於該比較器與該計數器之間，用來使其兩端電路裝置維持同步。
根據上述構想，時鐘脈衝信號產生裝置中該參考計數值產生器可包含一第一緩存器，電連接於該計數值數列產生器，用來暫存該計數值數列產生器所輸出該計數值數列中的一計數值；一減法器，電連接至該計數值數列產生器與該第一緩存器，在一時間間距中，將該計數值數列產生器所產生的計數值與該第一緩存器中所暫存的該計數值相減而獲得一第一差值；一第二緩存器，電連接於該減法器，其用來暫存該第一差值；以及一平均緩衝器，電連接於該減法器與該第二緩存器，在下一時間間距中，其用來將該減法器所輸出的一第二差值與第二緩存器所暫存的該第一差值相加後除以2，進而得到該參考計數值Nr。
根據上述構想，時鐘脈衝信號產生裝置中還包含一同步電路，電連接於該平均緩衝器與該比例計數器之間，用來使其兩端電路裝置維持同步。
根據上述構想，時鐘脈衝信號產生裝置中該比例計數器可為一PQ比例計數器，其中Q為一預設係數，而P＝Nr。
根據上述構想，時鐘脈衝信號產生裝置中該第一時鐘脈衝信號可為一個人計算機影像卡上一電視信號編碼器中一鎖相迴路時鐘脈衝產生器所發出的一像素時鐘脈衝信號，而該鎖相迴路時鐘脈衝產生器是根據該個人計算機影像卡上的一圖形處理晶片系統的時鐘脈衝信號來產生該像素時鐘脈衝信號。
根據上述構想，時鐘脈衝信號產生裝置中該參考時鐘脈衝信號可由該個人計算機影像卡上一電視信號編碼器中內部所具有的一振蕩器產生。
本發明的另一發明目的為提供一種時鐘脈衝信號產生方法，其方法包含下列步驟提供一第一時鐘脈衝信號與一參考時鐘脈衝信號，其中該第一時鐘脈衝信號的頻率為Fs，而該參考時鐘脈衝信號的頻率為Fr；根據一預設計數值Ns並響應該第一時鐘脈衝信號、該參考時鐘脈衝信號的觸發而每隔一Ns/Fs的周期來產生一計數值，進而形成一計數值數列；響應該計數值數列與該參考時鐘脈衝信號而產生一參考計數值Nr，而該參考計數值Nr是由該計數值數列中最新計數值與相隔k個間距的一先前計數值的差值再除以k所定義，而k大於或等於2；以及響應該參考計數值Nr以及該第一時鐘脈衝信號而產生一輸出時鐘脈衝信號。
根據上述構想，時鐘脈衝信號產生方法中該計數值數列可由下列步驟產生響應該第一時鐘脈衝信號與該預設計數值Ns而產生一第二時鐘脈衝信號，而該第二時鐘脈衝信號的頻率為Fs/Ns；以及響應該參考時鐘脈衝信號而進行計數並根據該第二時鐘脈衝信號的周期性觸發，進而每隔一Ns/Fs的周期來產生該計數值，形成計數值數列。
根據上述構想，時鐘脈衝信號產生方法中該第二時鐘脈衝信號可由下列步驟產生響應該第一時鐘脈衝信號的觸發而由該預設計數值Ns開始向下計數，產生一向下計數值；以及響應該向下計數值為0時發出該第二時鐘脈衝信號。
根據上述構想，時鐘脈衝信號產生方法中該參考計數值可由下列步驟產生暫存該計數值數列產生器所輸出該計數值數列中的一計數值；在一時間間距中，將該計數值數列產生器所產生的新計數值與暫存的該計數值相減而獲得一第一差值；暫存該第一差值；以及在下一時間間距中，將該減法器所輸出的一第二差值與第二緩存器所暫存的該第一差值相加後除以2，進而得到該參考計數值Nr。
根據上述構想，時鐘脈衝信號產生方法中該輸出時鐘脈衝信號的頻率由(P/Q)×Fs所定義，其中Q為一預設係數，而P＝Nr。
根據上述構想，時鐘脈衝信號產生方法中該第一時鐘脈衝信號為一個人計算機影像卡上一電視信號編碼器中一鎖相迴路時鐘脈衝產生器所發出的一像素時鐘脈衝信號，而該鎖相迴路時鐘脈衝產生器是根據該個人計算機影像卡上的一圖形處理晶片系統時鐘脈衝信號來產生該像素時鐘脈衝信號。
根據上述構想，時鐘脈衝信號產生方法中該參考時鐘脈衝信號是由該個人計算機影像卡上一電視信號編碼器中內部所具有的一振蕩器所產生。
圖1b為電視信號編碼器內部的部分功能方框示意圖。
圖2為公知的時鐘脈衝產生器的實施例電路方框示意圖。
圖3為本發明對於時鐘脈衝信號產生裝置所發展出的一較佳實施例電路方框示意圖。
另外，該參考計數值產生器42則包含有一第一緩存器421、一減法器422、一第二緩存器423以及一平均緩衝器424，其中第一緩存器421用來暫存該計數值數列產生器41所輸出的計數值數列中的一計數值C1，而減法器422則在下一時間間距(Ns/Fs)中，將該計數值數列產生器41所輸出的新計數值C2與原先該第一緩存器中所暫存的計數值C1相減而獲得一第一差值C2-C1。至於第二緩存器423則用來暫存第一差值C2-C1，而平均緩衝器424則在再下一時間間距中，其用來將該減法器422所輸出的一第二差值C3-C2與第二緩存器所暫存的該第一差值C2-C1相加後除以2，進而得到一參考計數值Nr並輸出至比例計數器43中，因此，參考計數值Nr是隨著前一次差值與此次差值的平均值而改變。至於該比例計數器43則可以一PQ比例計數器來完成，其中Q為一預設係數，其中P＝Nr。
而為能使不同時鐘脈衝信號所控制的兩端電路裝置維持同步，我們還在該比較器4112與該計數器412之間以及該平均緩衝器424與比例計數器43之間，還設有第一同步電路413與第二同步電路44。
同樣地，參考計數值產生器42所使用的參考時鐘脈衝信號Fr可由電視信號編碼器內建的振蕩器來產生，其準確度遠高於Fs。而由本發明裝置所得到的Nr，由於其取樣範圍較廣，因此可將公知手段中所產生的相位差加以平均，因此最後所輸出該時鐘脈衝信號的頻率Fo(Fo＝(Nr/Q)×Fs)將可得到較佳修正。如此一來，時鐘脈衝信號的頻率Fo的穩定度將可更進一步得到改善，進而達到發展本發明的主要目的。
權利要求
1.一種時鐘脈衝信號產生裝置，其響應一第一時鐘脈衝信號與一參考時鐘脈衝信號而產生一輸出時鐘脈衝信號，該第一時鐘脈衝信號的頻率為Fs，而該參考時鐘脈衝信號的頻率為Fr，其裝置包含一計數值數列產生器，其根據一預設計數值Ns並響應該第一時鐘脈衝信號、該參考時鐘脈衝信號的觸發而每隔一Ns/Fs的周期來輸出一計數值，進而形成一計數值數列；一參考計數值產生器，電連接於該計數值數列產生器，其響應該計數值數列與該參考時鐘脈衝信號而產生一參考計數值Nr，而該參考計數值Nr由該計數值數列中最新計數值與相隔k個間距的一先前計數值的差值再除以k所定義，而k大於或等於2；以及一比例計數器，電連接於該參考計數值產生器，其響應該參考計數值Nr以及該第一時鐘脈衝信號而產生一輸出時鐘脈衝信號。
2.如權利要求1所述的時鐘脈衝信號產生裝置，其特徵在於該計數值數列產生器包含一除頻器，其響應該第一時鐘脈衝信號Fs與該預設計數值Ns而產生一第二時鐘脈衝信號，而第二時鐘脈衝信號的頻率為Fs/Ns；以及一計數器，電連接於該除頻器，其響應該參考時鐘脈衝信號而持續進行計數並根據該第二時鐘脈衝信號的周期性觸發，進而每隔一Ns/Fs的周期來輸出該計數值，進而形成該計數值數列。
3.如權利要求2所述的時鐘脈衝信號產生裝置，其特徵在於該除頻器包含一向下計數器，其響應該第一時鐘脈衝信號的觸發而由該預設計數值Ns開始向下計數，進而產生一向下計數值；以及一比較器，電連接於向下計數器，其響應該向下計數值為0時發出該第二時鐘脈衝信號。
4.如權利要求3所述的時鐘脈衝信號產生裝置，其特徵在於該計數值數列產生器還包含一同步電路，電連接於該比較器與該計數器之間，用來使其兩端電路裝置維持同步。
5.如權利要求1所述的時鐘脈衝信號產生裝置，其特徵在於該參考計數值產生器包含一第一緩存器，電連接於該計數值數列產生器，用來暫存該計數值數列產生器所輸出該計數值數列中的一計數值；一減法器，電連接至該計數值數列產生器與該第一緩存器，在一時間間距中，將該計數值數列產生器所產生的計數值與該第一緩存器中所暫存的該計數值相減而獲得一第一差值；一第二緩存器，電連接於該減法器，其用來暫存該第一差值；以及一平均緩衝器，電連接於該減法器與該第二緩存器，在下一時間間距中，其用來將該減法器所輸出的一第二差值與第二緩存器所暫存的該第一差值相加後除以2，得到該參考計數值Nr。
6.如權利要求5所述的時鐘脈衝信號產生裝置，其特徵在於還包含一同步電路，電連接於該平均緩衝器與比例計數器之間，用來使其兩端電路裝置維持同步。
7.如權利要求1所述的時鐘脈衝信號產生裝置，其特徵在於該比例計數器為一PQ比例計數器，其中Q為一預設係數，而P＝Nr。
8.一種時鐘脈衝信號產生方法，其方法包含下列步驟提供一第一時鐘脈衝信號與一參考時鐘脈衝信號，其中該第一時鐘脈衝信號的頻率為Fs，而該參考時鐘脈衝信號的頻率為Fr；根據一預設計數值Ns並響應該第一時鐘脈衝信號、該參考時鐘脈衝信號的觸發而每隔一Ns/Fs的周期來產生一計數值，進而形成一計數值數列；響應該計數值數列與該參考時鐘脈衝信號而產生一參考計數值Nr，而該參考計數值Nr由該計數值數列中最新計數值與相隔k個間距的一先前計數值的差值再除以k所定義，而k大於或等於2；以及響應該參考計數值Nr以及該第一時鐘脈衝信號而產生一輸出時鐘脈衝信號。
9.如權利要求8所述的時鐘脈衝信號產生方法，其特徵在於該計數值數列由下列步驟產生響應第一時鐘脈衝信號與預設計數值Ns而產生一第二時鐘脈衝信號，而該第二時鐘脈衝信號的頻率為Fs/Ns；以及響應該參考時鐘脈衝信號而進行計數並根據該第二時鐘脈衝信號的周期性觸發，進而每隔一Ns/Fs的周期來產生該計數值，形成該計數值數列。
10.如權利要求9所述的時鐘脈衝信號產生方法，其特徵在於該第二時鐘脈衝信號由下列步驟產生響應該第一時鐘脈衝信號的觸發而由該預設計數值Ns開始向下計數，進而產生一向下計數值；以及響應該向下計數值為0時發出該第二時鐘脈衝信號。
11.如權利要求8所述的時鐘脈衝信號產生方法，其特徵在於該輸出時鐘脈衝信號的頻率由(P/Q)×Fs所定義，其中Q為一預設係數，而P＝Nr，Nr為參考計數值，Fs為第一時鐘脈衝信號的頻率。
全文摘要
本發明為一種時鐘脈衝信號產生裝置與方法，其裝置包含一計數值數列產生器；一參考計數值產生器及一比例計數器，該方法包含提供一第一時鐘脈衝信號與一參考時鐘脈衝信號，第一時鐘脈衝信號頻率為Fs，參考時鐘脈衝信號頻率為Fr；計數值數列產生器根據一預設計數值Ns響應第一時鐘脈衝信號、參考時鐘脈衝信號的觸發每隔一Ns/Fs周期來產生一計數值，進而形成一計數值數列；參考計數值產生器響應計數值數列與參考時鐘脈衝信號產生一參考計數值Nr，參考計數值Nr為計數值數列中最新計數值與相隔k個間距的一先前計數值的差值再除以k，而k大於或等於2；比例計數器響應參考計數值Nr以及第一時鐘脈衝信號產生一輸出時鐘脈衝信號。
文檔編號H04N7/24GK1463159SQ0313806
公開日2003年12月24日 申請日期2003年5月29日 優先權日2003年5月29日
發明者戴嘉良, 黃逸傑, 李娟禎 申請人:威盛電子股份有限公司