同步整流控制電路、變換器和同步整流控制方法
2024-03-08 05:57:15
專利名稱：同步整流控制電路、變換器和同步整流控制方法
技術領域：
本發明涉及同步整流技術領域，更具體地，涉及一種同步整流控制電路、變換器和同步整流控制方法。
背景技術：
開關電源(例如，變換器)可以包括變壓器、諧振電路、同步整流電路以及同步整流控制電路。例如，變換器可以將第一直流電源直流電壓經過諧振電路變成第一交流電壓，交流電壓經過變壓器變成第二交流電壓，第二交流電壓經過同步整流電路轉換成第二直流電壓加在負載上，從而完成從第一直流電壓到第二直流電壓的轉換，其中同步整流控制電路通過控制同步整流電路中的同步整流開關管的開通和關斷來實現同步整流。同步整流技術是開關電源領域中應用廣泛的技術，其採用通態電阻極低的專用功率金屬氧化層半導體場效應電晶體(Metal Oxide Semiconductor Field Effect·Transistor, MOSFET)取代整流二極體，以降低整流損耗。同時，在輕載時，將同步整流開關管工作在仿二極體模式(Ideal DiodeEmulation, IDE)。根據同步整流開關管關斷時電感電流是否為零，可以將開關電源的工作模式分為連續模式(Continuous Current mode, CCM)、斷續模式(Discontinuous Currentmode, DCM)以及臨界模式(Critical Current mode, CrCM) 在CCM模式下，同步整流開關管關斷時電感電流不為零，而在DCM/CrCM模式下，同步整流開關管關斷時電感電流為零。在DCM模式下，可以消除輸出濾波環流，減小磁損和開關損耗，同時防止反灌電流，從而提高可靠性。目前智能整流(Smart Rectifier)電路一般採用模擬器件來實現同步整流。在同步整流過程中，可以檢測同步整流開關管(例如，MOSFET)的源極與漏極之間的電壓Vds，並且利用比較器比較電壓Vds與三個電平閾值Vthl、Vth2和Vth3。Vthl為關斷電平閾值，即關斷臨界電壓，Vth2為開通電平閾值，即開通臨界電壓，Vth3為復位電平閾值，即復位臨界電壓。當電壓Vds達到電平閾值Vth2時，產生同步整流驅動信號，並維持一個預設的最小導通時間(Minimum On Time, MOT);當Vds達到電平閾值Vthl時，同步整流的驅動信號被關閉，且產生自鎖，從而防止關斷時所產生的振蕩電壓使得同步整流開關管誤導通；當Vds達到Vth3時，最小關斷時間復位，從而又開始下一個周期的檢測和控制。通常，同步整流開關管與主開管不能同時導通，兩者之間存在死區時間。然而，不同同步整流開關管的導通電阻(Rllm)有差異，由於採用比較器來比較電壓Vds和電平閾值，使得電平閾值不容易調節到最佳值，因此，使得同步整流的死區時間的調節不靈活。
發明內容
本發明的實施例提供了一種同步整流控制電路、變換器和同步整流控制方法，能夠靈活地調節同步整流的死區時間。
一方面提供了一種同步整流控制電路，包括檢測模塊，用於檢測同步整流開關管的漏極和源極之間的電壓，並且將該電壓與至少一個電平閾值進行比較得到至少一個比較結果，並且分別根據上述至少一個比較結果生成與上述至少一個電平閾值相對應的至少一個脈衝序列；微處理器，用於設置並提供與上述至少一個脈衝序列相對應的至少一個前沿消隱閾值；控制模塊，用於接收該檢測模塊生成的上述至少一個脈衝序列和該微處理器提供的上述至少一個前沿消隱閾值，分別對上述至少一個脈衝序列的脈衝數目進行計數得到至少一個計數值，並且在上述至少一個計數值達到上述至少一個前沿消隱閾值時，生成驅動控制信號；驅動器，用於接收該控制模塊輸出的該驅動控制信號，並且根據該驅動控制信號驅動該同步整流開關管。另一方面，提供了一種變換器，包括上述同步整流控制電路。另一方面，提供了一種同步整流控制方法，包括將同步整流開關管的漏極和源極之間的電壓與至少一個電平閾值進行比較得到至少一個比較結果；分別根據上述至少一個比較結果生成與上述至少一個電平閾值相對應的至少一個脈衝序列；分別對上述至少一個脈衝序列的脈衝數目進行計數得到至少一個計數值，並且在上述至少一個計數值達到至少·一個前沿消隱閾值時，生成驅動控制信號；根據該驅動控制信號驅動該同步整流開關管。根據本發明的實施例可以將同步整流開關管的漏極和源極之間的電壓與電平閾值的比較結果離散化成脈衝序列，並且對該脈衝序列的脈衝數目進行計數得到計數值，並在該計數值達到微處理器設置的前沿消隱閾值時才發出控制同步整流開關管的開關的控制信號。由於該前沿消隱閾值可以利用微處理器設置，因此，可以通過該前沿消隱閾值控制同步整流開關管導通或關斷的時刻，從而能夠靈活地調整死區時間。
為了更清楚地說明本發明實施例的技術方案，下面將對本發明實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面所描述的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖I是根據本發明的一個實施例的同步整流控制電路的電路框圖。圖2是根據本發明的另一實施例的同步整流控制電路的電路框圖。圖3是根據本發明的另一實施例的同步整流控制電路的電路框圖。圖4是根據本發明的另一實施例的變換器的電路5是根據本發明的另一實施例的CCM模式下同步整流控制的時序圖。圖6是根據本發明的另一實施例的DCM/CrCM模式下同步整流控制的時序圖。圖7是根據本發明的另一實施例的DCM/CrCM模式下同步整流控制的時序圖。圖8是根據本發明的另一實施例的同步整流控制方法的示意性流程圖。
具體實施例方式下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。常規的智能整流電路除了同步整流的死區時間的調節不靈活外，由於沒有DPWM同步信號，在CCM模式下不容易控制關斷時間，只有在DCM模式下才能獲得較好的同步整流控制狀態。根據本發明的實施例通過將實時信號(例如，同步整流開關管的漏極和源極之間的電壓)進行離散化處理，以實現靈活的數字檢測和控制，達到更好的同步整流控制效果。圖I是根據本發明的一個實施例的同步整流控制電路100的電路框圖。同步整流控制電路100包括檢測模塊110，控制模塊120、微處理器130、驅動器140。檢測模塊110檢測同步整流開關管的漏極和源極之間的電壓Vds，並且將該電壓Vds與至少一個電平閾值進行比較得到至少一個比較結果，並且分別根據上述至少一個比較結果生成與上述至少一個電平閾值相對應的至少一個脈衝序列。微處理器140設置並提供與上述至少一個脈衝序列相對應的至少一個前沿消隱閾值。控制模塊120接收檢測模塊·110生成的上述至少一個脈衝序列和微處理器130提供的上述至少一個前沿消隱閾值，分別對上述至少一個脈衝序列的脈衝數目進行計數得到至少一個計數值，並且在上述至少一個計數值達到上述至少一個前沿消隱閾值時，生成驅動控制信號。驅動器130接收控制模塊120輸出的該驅動控制信號，並且根據該驅動控制信號驅動同步整流開關管Q1。例如，上述至少一個電平閾值可以是同步整流的電平閾值Vthl和Vth2中的至少一個，Vthl和Vth2均為負值，並且Vthl大於Vth2，其中Vthl用於控制同步整流開關管Ql的關斷，例如，在上述電壓Vds大於Vthl時發出關斷同步整流開關管的控制信號，Vth2用於控制同步整流開關管的開通，例如，在上述電壓Vds小於Vth2時，發出開通同步整流開關管Ql的控制信號。本發明的實施例將同步整流開關管的漏極和源極之間的電壓大於Vthl的狀態稱為續流過零狀態，而將該電壓小於Vth2的狀態稱為續流狀態。控制模塊120可以通過編程的形式來實現，例如，採用現場可編程門陣列(FieldProgrammable Gate Array, FPGA)以編程的形式來實現。本發明的實施例並不限於此，例如，還可以採用複雜可編程邏輯器件(Complex Programmable Logic Device,CPLD)等以可編程的形式來實現。根據本發明的實施例將通過比較上述電平閾值和上述電壓Vds得到的比較結果(即續流過零狀態和/或續流狀態)離散化成高頻序列，對該高頻序列的脈衝數目進行計數得到計數值，並且在該計數值達到微處理器設置的前沿消隱閾值時才發出控制信號，以控制驅動器開關或關斷同步整流開關管。例如，該前沿消隱閾值設置為5，則控制模塊120接收到5個檢測模塊110輸出的第5個脈衝時才發出控制信號。根據本發明的實施例可以在先設置Vthl和Vth2，然後通過調節前沿消隱閾值的大小來調整同步整流開關管關斷或導通的時機。換句話說，通過Vthl和Vth2可以粗略調整同步整流開關管關斷或導通的時機，進一步通過調節前沿消隱閾值的大小來精細地調整同步整流開關管關斷或導通的時機。根據本發明的實施例可以將同步整流開關管的漏極和源極之間的電壓與電平閾值的比較結果離散化成脈衝序列，並且對該脈衝序列的脈衝數目進行計數得到計數值，並在該計數值達到微處理器設置的前沿消隱閾值時才發出用於驅動同步整流開關管的控制信號。由於該前沿消隱閾值可以利用微處理器設置，因此，可以通過該前沿消隱閾值調整同步整流開關管導通或關斷的時機，從而能夠靈活地調整死區時間。另外，設置前沿消隱時間還可以避免檢測到的電壓信號中的毛剌造成誤發控制信號。圖2是根據本發明的另一實施例的同步整流控制電路200的電路框圖。200包括檢測模塊210、控制模塊220、微處理器MCU、驅動器U6。圖2的實施例的檢測模塊210、控制模塊220、MCU、驅動器U6與圖I的實施例的檢測模塊110，控制模塊120、微處理器130、驅動器140類似，在此適當省略詳細的描述。根據本發明的實施例，檢測模塊210包括第一比較器Compl、第二比較器Comp2、第一與門U3、第二與門U4和預設頻率的時鐘，所述至少一個電平閾值包括關斷電平閾值和開通電平閾值，其中第一比較器Compl比較上述電壓Vds與關斷電平閾值，並且在該電壓大於關斷電平閾值時輸出第一比較結果，第一與門接收第一比較器Compl輸出的第一比較結果和預設頻率的時鐘輸出的時鐘序列，並且輸出第一脈衝序列，關斷電平閾值為負值；第二比較器Comp2比較上述電壓與開通電平閾值，並且在該電壓小於開通電平閾值時輸出第二比較結果，第二與門U4接收第二比較器Comp2輸出的第二比較結果和該預設頻率的時鐘輸出的時鐘序列，並且輸出第二脈衝序列，其中開通電平閾值為負值，開通電平閾值小於關斷·電平閾值，關斷電平閾值是用於關斷所述同步整流開關管的電平閾值，並且開通電平閾值是開通所述同步整流開關管的電平閾值。例如，關斷電平閾值為Vthl，開通電平閾值為Vth2，第一比較結果為續流過零狀態，第二比較結果為續流狀態。例如，時鐘的預設頻率可以是33MHz，本發明的實施例並不限於此，例如，還可以是25MHz、50MHz、100M等其它頻率。可以根據檢測精度的要求選擇合適的時鐘頻率，例如，時鐘頻率越高，檢測精度越高。根據本發明的實施例，微處理器MCU設置並提供與第一脈衝序列和第二脈衝序列相對應的第一前沿消隱閾值和第二前沿消隱閾值，其中控制模塊220包括關斷單元U1，用於接收微處理器MCU提供的第一前沿消隱閾值和檢測模塊220提供的第一脈衝序列，對第一脈衝序列的脈衝數目進行計數得到第一計數值，並且在第一計數值大於第一前沿消隱閾值的情況下，輸出低電平的第一控制信號；開通單元U2，用於接收微處理器MCU提供的第二前沿消隱閾值和檢測模塊210提供的第二脈衝序列，對第二脈衝序列的脈衝數目進行計數得到第二計數值，並且在第二計數值大於第二前沿消隱閾值的情況下，輸出高電平的第二控制信號；第四與門U7，用於接收關斷單元Ul的輸出的第一控制信號和開通單元U2的輸出的第二控制信號，並且根據第一控制信號和第二控制信號輸出上述驅動控制信號控制驅動器開通或關斷同步整流開關管，其中，驅動控制信號為高電平時控制驅動器開通同步整流開關管，驅動控制信號為低電平時控制驅動器關斷同步整流開關管。例如,在DCM模式下，當第一控制信號為低電平時，第四與門U7輸出低電平,從而控制驅動器U6關斷同步整流開關管Ql ;當第一控制信號和第二控制信號均為高電平時，第四與門U7輸出低電平，從而控制驅動器U6開通同步整流開關管Ql。圖2的同步整流控制電路200還包括數字脈寬調製(Digital Pulse WidthModulation, DPWM)引擎，用於產生DPWM同步信號(例如，DPWM方波信號)，第四與門U7還接收DPWM引擎輸出的該DPWM同步信號，其中第四與門U7在第一控制信號為低電平時關斷該DPWM同步信號，在第二控制信號和第二控制信號均為高電平時，輸出該DPWM同步信號，並且在該DPWM同步信號為低電平時，控制驅動器U6關斷該同步整流開關管，在該DPWM同步信號為高電平時，控制驅動器U6開通同步整流開關管Ql。根據本發明的實施例在第四與門U7的輸入端添加DPWM同步信號可以進一步控制同步整流開關管的關斷，例如，在CCM模式下，當DPWM同步信號變為低電平時，上述電壓Vds可能還未超Vthl，這時，可以通過低電平的DPWM同步信號使同步整流開關管關斷。由於開關同步信息是可以已知的，因此，同步關斷時間的控制可以更優化。可選地，作為另一實施例，開通單元U2和關斷單元Ul還從上述DPWM引擎接收該DPWM同步信號，並且在每個同步整流周期利用該DPWM同步信號各自進行復位。例如，在每個同步整流周期中，開通單元U2和關斷單元Ul中的計數器或者用於鎖存信號的寄存器可以通過DPWM同步信號的高電平或低電平進行復位，以便進行下一周期的同步整流控制。圖2是根據本發明的另一實施例的同步整流控制電路300的電路框圖。300包括·檢測模塊310、控制模塊320、微處理器MCU、驅動器U6。圖3的實施例的檢測模塊310、控制模塊320、MCU、驅動器U6與圖2的實施例的圖2的實施例的檢測模塊210、控制模塊220、MCU、驅動器U6類似，在此適當省略詳細的描述。根據本發明的實施例，微處理器MCU還設置並提供第三前沿消隱閾值上述至少一個電平閾值還包括復位電平閾值，。檢測模塊310還包括第三比較器Comp3和第三與門U5，其中第三比較器Comp3比較該電壓與復位電平閾值輸出第三比較結果，第三與門U5接收第三比較器Comp3輸出的第三比較結果和該預設頻率的時鐘輸出的時鐘序列，並且輸出第三脈衝序列，其中關斷單元Ul和開通單元U2還從第三與門U5接收第三脈衝序列，對第三脈衝序列的脈衝數目進行計數得第三計數值，並且在每個同步整流周期在第三計數值達到第三前沿消隱閾值的情況下各自進行復位。例如，在每個同步整流周期中，開通單元U2和關斷單元Ul中的計數器或者用於鎖存信號的寄存器可以通過第三脈衝序列進行復位，以便進行下一周期的同步整流控制，例如，第三前沿消隱閾值被設置為5，則可以在脈衝序列的第5個脈衝進行復位。可選地，作為另一實施例，微處理器MCU還為關斷單元Ul設置並提供最小關斷時間閾值，關斷單元Ul還在第一計數值大於第一前沿消隱閾值的情況下，觸發計數得到最小關斷時間計數值，並且關斷單元Ul還在最小開通時間計數值小於最小開通時間閾值時向第四與門U7輸出低電平的第一控制信號，以便第四與門U7控制驅動器U6關斷同步整流開關管Ql。例如，最小關斷時間閾值可以通過微處理器MCU設置，可以方便地通過調節該最小關斷時間閾值來調整合適的最小關斷時間。可選地，第一控制信號也可以輸出給開通單元U2，以便開通單元U2向和四與門U7輸出低電平信號來關斷同步整流開關管Q1。可選地，作為另一實施例，微處理器MCU還為開通單元U2設置並提供最小開通時間閾值，開通單元U2還在第二計數值大於第二前沿消隱閾值的情況下，觸發計數得到最小開通時間計數值，在最小開通時間計數值小於最小開通時間閾值時向關斷單元Ul發送第三控制信號，用以使關斷單元Ul向第四與門U7輸出高電平的第一控制信號。例如，最小開通時間閾值可以通過微處理器MCU設置，可以方便地通過調節該最小開通時間閾值來調整合適的最小開通時間。可選地，作為另一實施例，關斷單元Ul在第一計數值大於第一前沿消隱閾值時，向開通單元U2輸出過零狀態信號，開通單元U2在最小開通時間計數達到該最小開通時間閾值時，檢測該過零狀態信號，如果該過零狀態信號為高電平，則確定該同步整流開關管所在的同步整流電路的負載為輕載，並且向第四與門U7輸出低電平的第二控制信號。例如，在輕載模式下，控制第四與門U7不輸出DPWM同步信號，則同步整流開關管無驅動，只通過其體二級管續流。不同的同步整流開關管的導通電阻存在差異，因此檢測到的信號的大小會有差異，通過調節最小開通時間閾值和第一前沿消隱閾值，可以獲得最佳的續流過零點的檢測。進一步，在接下來的某個同步整流周期中，通單元U2還在最小開通時間計數達到該最小開通時間閾值時，檢測該過零狀態信號，如果該過零狀態信號為低電平，則確定負載為重載，並且可以根據上述計數值與前沿消隱閾值和最小開通時間閾值控制DPWM同步信·號的輸出，以驅動同步整流開關管。可選地，作為另一實施例，同步整流控制電路100還包括電壓箝位電路Q2，連接在檢測模塊310與同步整流開關管Ql的漏極或源極之間，用於對上述電壓進行箝位控制。根據本發明的實施例，提供了一種包括上述實施例中的同步整流控制電路的變換器。該變換器可以包括變壓器；諧振電路；同步整流電路，包括同步整流開關管；以及同步整流控制電路，包括用於檢測同步整流開關管的漏極和源極之間的電壓，將所述電壓與至少一個電平閾值進行比較得到至少一個比較結果，並且分別根據上述至少一個比較結果生成與上述至少一個電平閾值相對應的至少一個脈衝序列；設置並提供與上述至少一個脈衝序列相對應的至少一個前沿消隱閾值；分別對上述至少一個脈衝序列的脈衝數目進行計數得到至少一個計數值，並且在上述至少一個計數值達到所述至少一個前沿消隱閾值時，生成驅動控制信號；根據該驅動控制信號驅動同步整流開關管。圖4是根據本發明的另一實施例的變換器的電路圖。圖4的實施例的變換器可以包括BUCK電路、主開關管Q3的驅動器U8、待控制的同步整流開關管Ql的同步整流控制電路400。圖4的實施例的變換器採用非隔離BUCK電路，可以包括同步整流開關管Q1、主開關管Q3以及線圈L。同步整流控制電路400可以包括電壓箝位電路Q2、檢測模塊410、控制模塊420、DPWM引擎、微處器MCU以及驅動器U6。檢測模塊410可以包括比較器Compl、比較器Comp2、電平閾值VTH1、電平閾值VTH2、與門U3、與門U4和33MHz的高頻時鐘。控制模塊420可以包括關斷單元Ul和開通單元U2以及與門U7。主開關管Q3的源極和同步整流開關管Ql的漏極可以連接到線圈L的同一端。主開關管Q3連接到電源Vl的正極。Vl的負極接地。同步整流開關管Ql的源極接地，其柵極接收同步整流控制電路400的驅動。主開關管Q3接收驅動器U8的驅動，即驅動器U8的輸出端連接到主開關管Q3的柵級。驅動器U8接收DPWM引擎輸出的控制信號(例如，DPWM方波)。DPWM引擎用於輸出用於驅動同步整流開關管Ql的DPWM同步信號SYN和用於驅動主開關管Q3的控制信號，兩個信號不能同時為高電平，使得主開關管Q3與同步整流開關管Ql不能同時導通。同步整流電路400還包括電壓箝位電路Q2，檢測模塊410通過電壓箝位電路Q2連接到同步整流開關管Ql的漏極。電壓箝位電路Q2的漏極連接到同步整流開關管Ql的漏極，電壓箝位電路Q2的源極連接到檢測模塊410，電壓箝位電路Q2的柵極通過電平閾值Vclamp接地,用於將被檢測的電壓Vds抑制在Vclamp以下，以便消除Vds信號中的毛刺。電壓箝位電路Q2是可選的，檢測電路410也可以直接連接到同步整流開關管Ql的漏極。檢測模塊410可以對同步整流開關管Ql進行續流狀態檢測和續流過零狀態檢測，例如，可以通過檢測同步整流開關管Ql的漏極和源極之間的電壓來檢測同步整流開關管Ql是否處於續流狀態或者續流過零狀態。同步整流開關管Ql處於續流狀態時，同步整流開關管Ql的漏極和源極之間的電壓Vds為負。電平閾值VTHl (絕對值較小)設定了續流過零狀態閾值，電平閾值VTH2 (絕對值較大)設定了續流狀態閾值。比較器Compl的同相輸入端接地，Compl的反相輸入端連接到電平閾值VTHl的正極，電平閾值VTHl的負極連接到電壓箝位電路Q2的源極。比較器Comp2的同相輸入端接地，Comp2的同相輸入端連接到電平閾值VTH2的正極，電平閾值VTH2的負極連接到電壓箝位電路Q2的源極。比較器Compl比較從電壓箝位電路Q2接收到的電壓Vds與電平閾值·VTH1，並且輸出續流過零狀態(比較結果)，比較器Comp2比較電壓Vds與電平閾值VTH2，並且輸出續流狀態。換句話說，當Vds>VTHl時，Compl輸出續流過零狀態，當Vds〈VTH2時，Comp2輸出續流狀態。比較器Compl的輸出端連接到與門U3的一個輸入端，比較器Comp2的輸出端連接到與門U4的一個輸入端。高頻時鐘連接到與門U3的另一輸入端，並且連接到與門U4的另一輸入端。高頻時鐘產生的高頻脈衝通過與門U3將比較器Compl輸出的比較結果(或續流過零狀態)離散化，從而輸出一系列的高頻脈衝序列，同樣，高頻時鐘產生的高頻脈衝通過與門U4將比較器Comp2輸出的比較結果(或續流狀態)離散化，從而輸出一系列的高頻脈衝序列。高頻時鐘需要的頻率需要足夠高(例如，33MHz)，以獲得需要的檢測精度。微處理器單元MCU設置並提供第一前沿消隱時間閾值、第二前沿消隱時間閾值、最小開通時間閾值和最小關斷時間閾值。控制模塊420可以根據檢測模塊410輸出的離散化信號(例如，高頻脈衝序列)以及MCU提供第一前沿消隱時間閾值、第二前沿消隱時間閾值、最小開通時間閾值和最小關斷時間閾值控制DPWM同步信號SYN輸出到驅動器U6，從而控制同步整流開關管Ql開通和關斷。具體而言，關斷單元Ul的關斷邏輯用於關斷與門U7輸出DPWM同步信號SYN，即使與門U7不能輸出DPWM同步信號SYN。開通單元U2的開通邏輯用於使與門U7輸出DPWM同步信號SYN。DPWM同步信號SYN為低電平時，與門U7輸出低電平。與門U7的輸出端連接到驅動器U6的輸入端，與門U7輸出高電平時，驅動器U6輸出開通同步整流開關管的驅動信號。當與門U7輸出低電平時，驅動器U6輸出關斷同步整流開關管的驅動信號。換句話說，本發明的實施例可以對採集的實時信號(例如，同步整流開關管Ql的漏極與源極之間的電壓)進行離散化處理，以便控制模塊可以對離散化後的信號進行數字處理，並且控制同步整流開關管Ql工作在同步整流狀態。關斷單元Ul的關斷邏輯和開通單元U2的開通邏輯可以通過編程的形式來實現，例如，採用現場可編程門陣列(Field Programmable Gate Array, FPGA)以編程的形式來實現。根據本發明的實施例並不限於此，例如，還可以採用複雜可編程邏輯器件(ComplexProgrammable Logic Device, CPLD)等以可編程的形式來實現。
可選地，作為另一實施例，與門U3或與門U4可以替換為非門，使用非門的實施例同樣可以將Compl或者Comp2的輸出結果離散化。應理解，根據本發明的實施例也可以採用隔離式BUCK電路(例如，包括原邊繞組和副邊繞組的變壓器)。在BUCK電路包括原邊繞組和副邊繞組的情況下，同步整流開關管Ql的漏極可以連接副邊繞組，主開關管Q3的源極可以連接到原邊繞組。下面結合圖5、圖6和圖7的同步整流控制的時序圖描述Ul的關斷邏輯和U2的開通邏輯。同步整流開關管在CCM模式和DCM/CrCM模式下開通過程相同，但同步整流開關管在CCM模式下的關斷過程不同於在DCM/CrCM模式下的關斷過程。圖5是根據本發明的另一實施例的CCM模式下同步整流控制的時序圖。下面參見圖5描述關斷單元Ul的關斷邏輯和開通單元U2的開通邏輯。在CCM模式下，由關斷單元Ul實現的關斷邏輯如下·關斷單元Ul可以是用於使與門U7對DPWM同步信號SYN進行關斷的邏輯處理器，換句話說，當關斷單元Ul輸出低電平時，與門U7為低電平，不再輸出DPWM同步信號SYN。關斷單元U2可在其輸入端Xl接收DPWM引擎輸出的DPWM同步信號SYN。關斷單元Ul可以在其輸入端X2接收與門U3輸出的第一高頻脈衝序列，並且可以利用過零狀態計數器對第一高頻脈衝序列的脈衝數目進行計數(即對Ql的續流過零狀態進行計數)得到第一計數值。關斷單元Ul還可以在其輸入端X3接收微處理器MCU提供的第一前沿消隱閾值和最小關斷時間閾值。關斷單元Ul可以在其輸入端X4接收開通單元U2在開通單元U2的輸出端Y2輸出的控制信號(該控制信號是U2發出的最小開通時間狀態信號)。參見圖5，在t3時刻，在同步整流開關管Ql開通後，通過同步整流開關管Ql的續流電流逐漸減小。在t4時刻，DPWM同步信號SYN變為低電平(這時Vds仍然小於VTHl )，因此，與門U7輸出低電平，使得驅動器U6輸出低電平，從而將同步整流開關管Ql關斷。在這種情況下，由於DPWM同步信號SYN為低電平，因此，無論關斷單元Ul的輸出端Yl和開通單元U2的輸出端Yl的輸出結果如何，U6都將輸出低電平，從而確保不會出現誤開通。在CCM模式下，由開通單元U2實現的開通邏輯如下開通單元U2可以是用於使與門U7輸出DPWM同步信號SYN的邏輯處理器。開通單元U2可以在其輸出端Xl上接收DPWM引擎輸出的DPWM同步信號SYN。開通單元U2可以在其輸入端X2接收與門U4輸出的第二高頻脈衝序列，並且可以利用續流狀態計數器對第二高頻脈衝序列的脈衝數目進行計數(即對同步整流開關管Ql的續流狀態進行計數)得到第二計數值。開通單元U2可以在其輸入端X3接收微處理器MCU提供的第二前沿消隱閾值和最小開通時間閾值。開通單元U2還可以在其輸入端X4接入關斷單元Ul在關斷單元Ul的輸出端Y2上輸出的控制信號。在tl時刻，DPWM引擎輸出給驅動器U8的控制信號為低電平，使得U8輸出關斷主開關管Ql的驅動信號，主開關管Ql被關斷。在經過死區時間(DeadTime，DT)之後，在t2時刻，DPWM弓丨擎輸出的DPWM同步信號SYN變為高電平。同時，DPWM同步信號SYN將關斷單元Ul復位，例如，將關斷單元Ul的各個計數器復位，並且使得關斷單元Ul在其輸出端Yl輸出高電平，在其輸出端Y2輸出低電平。參見圖5在主關管Q3關斷後，流過同步整流開關管Ql的續流電流增大，Vds減小。當Vds電壓〈VTH2時(即在t3時刻)，開通單元Ul中的續流狀態計數器開始對第二高頻脈衝序列計數得到第二計數值，開通單元U2可以將第二計數值與第二前沿消隱閾值(圖中忽略了前沿消隱時間)進行比較，並且在第二計數值達到第二前沿消隱閾值時，在其輸出端Yl上輸出用於使與門U7輸出DPWM同步信號SYN的高電平的控制信號，使得驅動器U6和與門U7輸出高電平的驅動信號，從而控制同步整流開關管Ql開通。同時，在第二計數值達到第二前沿消隱閾值時，開通單元U2還在其輸出端Y2輸出低電平(這段時間為最小開通時間)控制信號給關斷單元Ul的輸入端X4，使得關斷單元Ul在該最小開通時間內不會輸出低電平給U7。在開通單元U2的輸出端Yl上輸出的控制信號在U2所設定的最小開通時間計數結束時自動恢復為高電平。換句話說，在Vds的電壓小於VTH2時，與門U4輸出的續流狀態(即第二脈衝序列)被開通單元U2進行計數得到第二計數值，並且在第二計數值大於第二前沿消隱閾值時，使U6輸出高電平的驅動信號，即由DPWM引擎控制Ql的開通，同時開通單元U2向關斷單元Ul發送控制信號，使得關斷單元Ul在開通單元U2設定的最小開通計數時間內，屏蔽Ul對DPWM同步信號SYN的關斷控制，以防止驅動信號產生振蕩。圖6是根據本發明的另一實施例的DCM/CrCM模式下同步整流控制的時序圖。在·DCM/CrCM模式下，同步整流開關管Ql的開通過程與CCM模式下相同，在此不再贅述。與CCM模式不同的是，在DCM/CrCM模式下，當Vds電壓>VTH1時，DPWM同步信號SYN還沒有變為低電平，這時，關斷單元U2可以根據檢測到的Vds電壓>VTH1的結果關斷同步整流開關管Ql0下面主要描述DCM/CrCM模式下同步整流開關管Ql的關斷過程。參見圖6，在t3時刻，Vds>VTHl，關斷單元Ul中的過零狀態計數器開始對第一高頻脈衝序列計數得到第一計數值，關斷單元Ul可以將第一計數值與第一前沿消隱閾值進行比較，並且在第一計數值達到第一前沿消隱閾值(圖中忽略了前沿消隱時間)時，在關斷單元Ul的輸出端Yl上輸出用於關斷DPWM同步信號SYN的低電平的控制信號，使得U6和U7輸出低電平的驅動信號，從而控制同步整流開關管Ql關斷。同時，在第一計數值達到第一前沿消隱閾值時，關斷單元Ul還在輸出端Y2高電平的續流過零狀態信號給開通單元U2的輸入端X4，使得開通單元U2鎖定U6和U7輸出的控制信號為低電平，直到下一個同步整流開關周期，當DPWM同步信號SYN為高時復位。當關斷單元Ul在輸入端X4上接收的開通單元U2在其輸出端Y2上輸出的控制信號為低電平時(即U2預設的最小開通時間閾值)，關斷單元Ul在輸出端X4上接收低電平的控制信號時，在輸出端Yl上保持高電平，即避免同步整流開關管Ql因為Vds的振蕩造成Vds電壓>VTH1而產生誤關斷。圖7是根據本發明的另一實施例的DCM/CrCM模式下同步整流控制的時序圖。下面參見圖7描述判斷輕載模式的過程。開通單元U2還可以根據在其輸入端X4從關斷單元Ul的輸出端Y2接收的續流過零狀態進行輕載模式判斷。在輕載模式下，開通單元U2可以控制與門U7不輸出DPWM同步信號SYN，在這種情況下，同步整流開關管Ql無驅動，而是僅僅通過同步整流開關管Ql的體
二級管續流。參見圖7，當Vds電壓〈VTH2時，開通單元Ul中的續流狀態計數器開始對第二高頻脈衝序列計數得到第二計數值，並且在第二計數值達到第二前沿消隱閾值時，開通單元U2輸出高電平，這時DPWM同步信號SYN為高電平，關斷單元Ul輸出高電平，因此，U7和U6輸出為高電平。同時，在第二計數值達到第二前沿消隱閾值時，開通單元U2開始最小開通時間計數，並且當最小開通時間計數值達到最小開通時間閾值時，開通單元U2可以向關斷單元Ul發送最小開通時間控制信號，同時接收並檢測關斷單元Ul發送的過零狀態信號。如果開通單元U2在最小開通時間控制信號的上升沿(即最小開通時間計數值達到最小開通時間閾值時)檢測到該過零狀態信號為高電平，則確定進入輕載模式。在輕載模式下，開通單元U2在Yl輸出端始終輸出低電平，使得與門U7輸出低電平，使得驅動器U6始終輸出低電平的驅動信號，從而關斷同步整流開關管Q1，這時，同步整流開關管僅通過體二極體續流。可選地，也可以是向關斷單元Ul的輸入端X4輸出高電平，即鎖存Vds>VTHl的狀態，使得與門U7輸出低電平，使得驅動器U6始終輸出低電平的驅動信號。如果在最小開通時間信號的上升沿檢測到該過零狀態信號為低電平，則開通單元U2進入重載模式。在重載模式下，U2按照圖5或圖6的實施例的時序圖工作。換句話說，開通單元U2還可以根據關斷單元Ul的輸出端Y2輸出狀態判斷輕載模式。具體來說，當Vds〈VTH2時，開通單元U2會觸發其輸出端Yl輸出高電平的控制信號，並在其輸出端Y2輸出低電平的控制信號(即最小開通時間狀態信號)，開通單元U2在輸出端·Y2輸出的低電平的控制信號受開通單元U2內部最小開通時間計數器的控制，在計數時間結束時，會使其輸出端Y2輸出高電平的控制信號，在這個時刻開通單元U2會檢測從關斷單元Ul在輸出端Y2輸出的控制信號(當Vds>VTHl時，在關斷單元Ul的輸出端Y2輸出高電平的控制信號，表示流過同步整流開關管Ql的電流已反向過零；在Ul的輸出端Y2輸出低電平的控制信號時，表示流過同步整流開關管Ql的電流沒有過零)，該控制信號輸出到開通單元U2的輸入端X4，當X4的輸入信號為高電平時，判斷為輕載模式。在輕載模式下，開通單元U2可以控制與U7不輸出DPWM同步信號SYN，則同步整流開關管Ql無驅動，而是僅僅通過同步整流開關管Ql的體二級管續流。如果開通單元U2在下一同步整流周期的最小開通時間狀態信號的上升沿檢測到其輸入端X4接收的續流狀態信號為低電平，則開通單元U2從輕載模式恢復，下一個同步周期，U2恢復對DPWM的控制信號輸出。圖8是根據本發明的另一實施例的同步整流控制方法的示意性流程圖。810，將同步整流開關管的漏極和源極之間的電壓與至少一個電平閾值進行比較得到至少一個比較結果。820，分別根據上述至少一個比較結果生成與上述至少一個電平閾值相對應的至少一個脈衝序列。830，分別對上述至少一個脈衝序列的脈衝數目進行計數得到至少一個計數值，並且在上述至少一個計數值達到至少一個前沿消隱閾值時，生成驅動控制信號。840，根據該驅動控制信號驅動該同步整流開關管。在810中，可以比較該電壓與關斷電平閾值，並且在該電壓大於關斷電平閾值時輸出第一比較結果；比較該電壓與開通電平閾值，並且在該電壓小於開通電平閾值時輸出第二比較結果。在820中，利用第一與門接收第一比較結果和預設頻率的時鐘輸出的時鐘序列，並且輸出第一脈衝序列，關斷電平閾值為負值；利用第二與門接收第二比較結果和該預設頻率的時鐘輸出的時鐘序列，並且輸出第二脈衝序列，其中開通電平閾值為負值，開通電平閾值小於關斷電平閾值，關斷電平閾值是用於關斷同步整流開關管的電平閾值，並且開通電平閾值是用於開通同步整流開關管的電平閾值。
在830，可以對第一脈衝序列的脈衝數目進行計數得到第一計數值，並且在第一計數值大於第一前沿消隱閾值的情況下，輸出低電平的第一控制信號；可以對第二脈衝序列的脈衝數目進行計數得到第二計數值，並且在第二計數值大於第二前沿消隱閾值的情況下，輸出高電平的第二控制信號；並且利用第四與門接收第一控制信號和第二控制信號，並且根據第一控制信號和第二控制信號輸出該驅動控制信號控制驅動器開通或關斷同步整流開關管，其中，驅動控制信號為高電平時控制驅動器開通同步整流開關管，驅動控制信號為低電平時控制驅動器關斷同步整流開關管。可選地，作為另一實施例，圖8的方法還包括產生DPWM同步信號，其中在830中，可以利用第四與門接收第一控制信號、第二控制信號和該DPWM同步信號，在第一控制信號為低電平時關斷該DPWM同步信號，在第二控制信號和第二控制信號均為高電平時，輸出該DPWM同步信號作為驅動控制信號。在840中，在該DPWM同步信號為低電平時，控制該驅動器關斷該同步整流開關管，並且在該DPWM同步信號為高電平時，控制該驅動器開通該同步整流開關管。可選地，作為另一實施例，圖8的方法還包括在每個同步整流周期利用該DPWM同·步信號對執行上述同步整流控制方法的電路進行復位。可選地，作為另一實施例，圖8的方法還包括比較該電壓與復位電平閾值輸出第三比較結果；利用第三與門接收第三比較結果和該預設頻率的時鐘輸出的時鐘序列，並且輸出第三脈衝序列；對第三脈衝序列的脈衝數目進行計數得第三計數值，並且在每個同步整流周期在第三計數值達到第三前沿消隱閾值的情況下進行復位。可選地，作為另一實施例，圖8的方法還包括在第一計數值大於第一前沿消隱閾值的情況下，觸發計數得到最小關斷時間計數值；在最小開通時間計數值小於最小開通時間閾值時向第四與門輸出低電平的第一控制信號，以便第四與門控制該驅動器關斷該同步整流開關管。可選地，作為另一實施例，圖8的方法還包括在第二計數值大於第二前沿消隱閾值的情況下，觸發計數得到最小開通時間計數值；在最小開通時間計數值小於最小開通時間閾值時向第四與門輸出高電平的第一控制信號。可選地，作為另一實施例，圖8的方法還包括在第一計數值大於第一前沿消隱閾值的情況下，生成過零狀態信號；在最小開通時間計數達到該最小開通時間閾值時，檢測該過零狀態信號；如果該過零狀態信號為高電平，則確定負載為輕載，並且向第四與門輸出低電平的第二控制信號。根據本發明的實施例通過微處理器向控制模塊提供可設置或調節的數字參數來實現靈活的同步整流控制。根據本發明的實施例可以通過邏輯控制算法完成自適應死區補償。另外，由於同步整流開關的同步信息是已知的，使得同步關斷時間的控制可以更優化。換句話說，根據本發明的實施例可以基於數字方式靈活配置偏置電壓VTH1/VTH2、前沿消隱時間、最小開通時間和最小關斷時間以及根據續流過零狀態(Vds大於Vthl)進行輕載模式判斷，來實現死區的自適應優化。由於根據本發明的實施例的參數可以配置，使得死區調節更靈活。另外，不同的同步開關管的導通電阻存在差異，因此，檢測信號的大小就有差異，而通過調節這些參數可以獲得最佳續流過零點的檢測。本領域普通技術人員可以意識到，結合本文中所公開的實施例描述的各示例的單元及算法步驟，能夠以電子硬體、或者計算機軟體和電子硬體的結合來實現。這些功能究竟以硬體還是軟體方式來執行，取決於技術方案的特定應用和設計約束條件。專業技術人員可以對每個特定的應用來使用不同方法來實現所描述的功能，但是這種實現不應認為超出本發明的範圍。所屬領域的技術人員可以清楚地了解到，為描述的方便和簡潔，上述描述的系統、裝置和單元的具體工作過程，可以參考前述方法實施例中的對應過程，在此不再贅述。在本申請所提供的幾個實施例中，應該理解到，所揭露的系統、裝置和方法，可以通過其它的方式實現。例如，以上所描述的裝置實施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實際實現時可以有另外的劃分方式，例如多個單元或組件可以結合或者可以集成到另一個系統，或一些特徵可以忽略，或不執行。另一點，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口，裝置或單元的間接耦合或通信連接，可以是電性，機械或其它的形式。所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯·示的部件可以是或者也可以不是物理單元，即可以位於一個地方，或者也可以分布到多個網絡單元上。可以根據實際的需要選擇其中的部分或者全部單元來實現本實施例方案的目的。另外，在本發明各個實施例中的各功能單元可以集成在一個處理單元中，也可以是各個單元單獨物理存在，也可以兩個或兩個以上單元集成在一個單元中。所述功能如果以軟體功能單元的形式實現並作為獨立的產品銷售或使用時，可以存儲在一個計算機可讀取存儲介質中。基於這樣的理解，本發明的技術方案本質上或者說對現有技術做出貢獻的部分或者該技術方案的部分可以以軟體產品的形式體現出來，該計算機軟體產品存儲在一個存儲介質中，包括若干指令用以使得一臺計算機設備(可以是個人計算機，伺服器，或者網絡設備等)執行本發明各個實施例所述方法的全部或部分步驟。而前述的存儲介質包括U盤、移動硬碟、只讀存儲器(ROM，Read-Only Memory)、隨機存取存儲器(RAM, RandomAccess Memory)、磁碟或者光碟等各種可以存儲程序代碼的介質。以上所述，僅為本發明的具體實施方式
，但本發明的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本發明揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本發明的保護範圍之內。因此，本發明的保護範圍應以權利要求的保護範圍為準。
權利要求
1.一種同步整流控制電路，其特徵在於，包括 檢測模塊，用於檢測同步整流開關管的漏極和源極之間的電壓，並且將所述電壓與至少一個電平閾值進行比較得到至少一個比較結果，並且分別根據所述至少一個比較結果生成與所述至少一個電平閾值相對應的至少一個脈衝序列； 微處理器，用於設置並提供與所述至少一個脈衝序列相對應的至少一個前沿消隱閾值； 控制模塊，用於接收所述檢測模塊生成的所述至少一個脈衝序列和所述微處理器提供的所述至少一個前沿消隱閾值，分別對所述至少一個脈衝序列的脈衝數目進行計數得到至少一個計數值，並且在所述至少一個計數值達到所述至少一個前沿消隱閾值時，生成驅動控制信號； 驅動器，用於接收所述控制模塊輸出的所述驅動控制信號，並且根據所述驅動控制信號驅動所述同步整流開關管。
2.根據權利要求I所述的同步整流控制電路，其特徵在於， 所述檢測模塊包括第一比較器、第二比較器、第一與門、第二與門和預設頻率的時鐘，所述至少一個電平閾值包括關斷電平閾值和開通電平閾值， 其中所述第一比較器比較所述電壓與所述關斷電平閾值，並且在所述電壓大於所述關斷電平閾值時輸出第一比較結果，所述第一與門接收所述第一比較器輸出的所述第一比較結果和所述預設頻率的時鐘輸出的時鐘序列，並且輸出第一脈衝序列； 所述第二比較器比較所述電壓與所述開通電平閾值，並且在所述電壓小於所述開通電平閾值時輸出第二比較結果，所述第二與門接收所述第二比較器輸出的所述第二比較結果和所述預設頻率的時鐘輸出的時鐘序列，並且輸出第二脈衝序列，其中所述開通電平閾值和所述關斷電平閾值為負值，所述開通電平閾值小於所述關斷電平閾值，所述關斷電平閾值是用於關斷所述同步整流開關管的電平閾值，並且所述開通電平閾值是用於開通所述同步整流開關管的電平閾值。
3.根據權利要求2所述的同步整流控制電路，其特徵在於，所述微處理器設置並提供與所述第一脈衝序列和所述第二脈衝序列相對應的第一前沿消隱閾值和第二前沿消隱閾值， 其中所述控制模塊包括 關斷單元，用於接收所述微處理器提供的所述第一前沿消隱閾值和所述檢測模塊提供的第一脈衝序列，對所述第一脈衝序列的脈衝數目進行計數得到第一計數值，並且在所述第一計數值大於所述第一前沿消隱閾值的情況下，輸出低電平的第一控制信號； 開通單元，用於接收所述微處理器提供的所述第二前沿消隱閾值和所述檢測模塊提供的第二脈衝序列，對所述第二脈衝序列的脈衝數目進行計數得到第二計數值，並且在所述第二計數值大於所述第二前沿消隱閾值的情況下，輸出高電平的第二控制信號； 第四與門，用於接收所述關斷單元的輸出的所述第一控制信號和所述開通單元的輸出的所述第二控制信號，並且根據所述第一控制信號和所述第二控制信號輸出所述驅動控制信號控制所述驅動器開通或關斷所述同步整流開關管，其中，所述驅動控制信號為高電平時控制所述驅動器開通所述同步整流開關管，所述驅動控制信號為低電平時控制所述驅動器關斷所述同步整流開關管。
4.根據權利要求3所述的同步整流控制電路，其特徵在於，還包括 數字脈寬調製引擎，用於產生數字脈寬調製同步信號， 其中所述第四與門還接收所述數字脈寬調製引擎輸出的所述數字脈寬調製同步信號，其中所述第四與門在所述第一控制信號為低電平時關斷所述數字脈寬調製同步信號，在所述第二控制信號和所述第二控制信號均為高電平時，輸出所述數字脈寬調製同步信號，並且在所述數字脈寬調製同步信號為低電平時，控制所述驅動器關斷所述同步整流開關管，在所述數字脈寬調製同步信號為高電平時，控制所述驅動器開通所述同步整流開關管。
5.根據權利要求4所述的同步整流控制電路，其特徵在於，所述開通單元和所述關斷單元還從所述數字脈寬調製引擎接收所述數字脈寬調製同步信號，並且在每個同步整流周期利用所述數字脈寬調製同步信號各自進行復位。
6.根據權利要求3所述的同步整流控制電路，其特徵在於，所述微處理器還提供設置並第三前沿消隱閾值，所述至少一個電平閾值還包括復位電平閾值， 所述檢測模塊還包括 第三比較器和第三與門，其中所述第三比較器比較所述電壓與所述復位電平閾值輸出第三比較結果，所述第三與門接收所述第三比較器輸出的所述第三比較結果和所述預設頻率的時鐘輸出的時鐘序列，並且輸出第三脈衝序列， 其中所述關斷單元和所述開通單元還從所述第三與門接收所述第三脈衝序列，對所述第三脈衝序列的脈衝數目進行計數得第三計數值，並且在每個同步整流周期在所述第三計數值達到所述第三前沿消隱閾值的情況下各自進行復位。
7.根據權利要求3至6所述的同步整流控制電路，其特徵在於，所述微處理器還為所述關斷單元設置並提供最小關斷時間閾值，所述關斷單元還在所述第一計數值大於所述第一前沿消隱閾值的情況下，觸發計數得到最小關斷時間計數值，並且還在所述最小關斷時間計數值小於所述最小關斷時間閾值時向所述第四與門輸出低電平的所述第一控制信號，以便所述第四與門控制所述驅動器關斷所述同步整流開關管。
8.根據權利要求3至6所述的同步整流控制電路，其特徵在於，所述微處理器還為所述開通單元設置並提供最小開通時間閾值，所述開通單元還在所述第二計數值大於所述第二前沿消隱閾值的情況下，觸發計數得到最小開通時間計數值，並且還在所述最小開通時間計數值小於所述最小開通時間閾值時向所述關斷單元發送第三控制信號，用以使所述關斷單元向所述第四與門輸出高電平的第一控制信號。
9.根據權利要求8所述的同步整流控制電路，其特徵在於，所述關斷單元在所述第一計數值大於所述第一前沿消隱閾值時，向所述開通單元輸出過零狀態信號；所述開通單元在最小開通時間計數達到所述最小開通時間閾值時，檢測所述過零狀態信號，如果所述過零狀態信號為高電平，則確定所述同步整流開關管所在的同步整流電路的負載為輕載，並且向所述第四與門輸出低電平的所述第二控制信號。
10.根據權利要求I至6中的任一項所述的同步整流控制電路，其特徵在於，還包括電壓箝位電路，連接在所述檢測模塊與所述同步整流開關管的漏極或源極之間，用於對所述電壓進行箝位控制。
11.一種變換器，其特徵在於，包括 變壓器；諧振電路； 同步整流電路，包括同步整流開關管；以及 同步整流控制電路，包括用於檢測所述同步整流開關管的漏極和源極之間的電壓，將所述電壓與至少一個電平閾值進行比較得到至少一個比較結果，並且分別根據所述至少一個比較結果生成與所述至少一個電平閾值相對應的至少一個脈衝序列；設置並提供與所述至少一個脈衝序列相對應的至少一個前沿消隱閾值；分別對所述至少一個脈衝序列的脈衝數目進行計數得到至少一個計數值，並且在所述至少一個計數值達到所述至少一個前沿消隱閾值時，生成驅動控制信號；根據所述驅動控制信號驅動所述同步整流開關管。
12.—種同步整流控制方法，其特徵在於，包括 將同步整流開關管的漏極和源極之間的電壓與至少一個電平閾值進行比較得到至少一個比較結果； 分別根據所述至少一個比較結果生成與所述至少一個電平閾值相對應的至少一個脈衝序列； 分別對所述至少一個脈衝序列的脈衝數目進行計數得到至少一個計數值，並且在所述至少一個計數值達到至少一個前沿消隱閾值時，生成驅動控制信號； 根據所述驅動控制信號驅動所述同步整流開關管。
13.根據權利要求12所述的同步整流控制方法，其特徵在於，所述將所述電壓與至少一個電平閾值進行比較得到至少一個比較結果，包括 比較所述電壓與關斷電平閾值，並且在所述電壓大於所述關斷電平閾值時輸出第一比較結果；比較所述電壓與開通電平閾值，並且在所述電壓小於所述開通電平閾值時輸出第二比較結果； 其中所述分別根據所述至少一個比較結果生成與所述至少一個電平閾值相對應的至少一個脈衝序列包括 利用第一與門接收所述第一比較結果和預設頻率的時鐘輸出的時鐘序列，並且輸出第一脈衝序列，並且利用第二與門接收所述第二比較結果和所述預設頻率的時鐘輸出的時鐘序列，並且輸出第二脈衝序列； 其中所述開通電平閾值和所述關斷電平閾值為負值，所述開通電平閾值小於所述關斷電平閾值，所述關斷電平閾值是用於關斷所述同步整流開關管的電平閾值，並且所述開通電平閾值是用於開通所述同步整流開關管的電平閾值。
14.根據權利要求13所述的同步整流控制方法，其特徵在於，所述分別對所述至少一個脈衝序列的脈衝數目進行計數得到至少一個計數值，並且在所述至少一個計數值達到至少一個前沿消隱閾值時，生成驅動控制信號，包括 對所述第一脈衝序列的脈衝數目進行計數得到第一計數值，並且在所述第一計數值大於所述第一前沿消隱閾值的情況下，輸出低電平的第一控制信號； 對所述第二脈衝序列的脈衝數目進行計數得到第二計數值，並且在所述第二計數值大於所述第二前沿消隱閾值的情況下，輸出高電平的第二控制信號； 利用第四與門接收所述第一控制信號和所述第二控制信號，並且根據所述第一控制信號和所述第二控制信號輸出所述驅動控制信號控制驅動器開通或關斷所述同步整流開關管，其中，所述驅動控制信號為高電平時控制所述驅動器開通所述同步整流開關管，所述驅動控制信號為低電平時控制所述驅動器關斷所述同步整流開關管。
15.根據權利要求14所述的同步整流控制方法，其特徵在於，還包括 產生數字脈寬調製同步信號； 其中所述利用第四與門接收所述第一控制信號和所述第二控制信號，並且根據所述第一控制信號和所述第二控制信號輸出所述驅動控制信號，包括 利用所述第四與門接收所述第一控制信號、所述第二控制信號和所述數字脈寬調製同步信號； 在所述第一控制信號為低電平時關斷所述數字脈寬調製同步信號； 在所述第二控制信號和所述第二控制信號均為高電平時，輸出所述數字脈寬調製同步信號作為所述驅動控制信號； 其中所述根據所述驅動控制信號驅動所述同步整流開關管，包括 在所述數字脈寬調製同步信號為低電平時，控制所述驅動器關斷所述同步整流開關管； 在所述數字脈寬調製同步信號為高電平時，控制所述驅動器開通所述同步整流開關管。
16.根據權利要求15所述的同步整流控制方法，其特徵在於，還包括 在每個同步整流周期利用所述數字脈寬調製同步信號對執行所述同步整流控制方法的電路進行復位。
17.根據權利要求14所述的同步整流控制方法，其特徵在於，還包括 比較所述電壓與復位電平閾值輸出第三比較結果； 利用所述第三與門接收所述第三比較結果和所述預設頻率的時鐘輸出的時鐘序列，並且輸出第三脈衝序列， 對所述第三脈衝序列的脈衝數目進行計數得第三計數值，並且在每個同步整流周期在所述第三計數值達到所述第三前沿消隱閾值的情況下進行復位。
18.根據權利要求14至17所述的同步整流控制方法，其特徵在於，還包括 在所述第一計數值大於所述第一前沿消隱閾值的情況下，觸發計數得到最小關斷時間計數值； 在所述最小開通時間計數值小於所述最小開通時間閾值時向所述第四與門輸出低電平的所述第一控制信號，以便所述第四與門控制所述驅動器關斷所述同步整流開關管。
19.根據權利要求14至18所述的同步整流控制方法，其特徵在於，還包括 在所述第二計數值大於所述第二前沿消隱閾值的情況下，觸發計數得到最小開通時間計數值； 在所述最小開通時間計數值小於所述最小開通時間閾值時向所述第四與門輸出高電平的第一控制信號。
20.根據權利要求19所述的同步整流控制方法，其特徵在於，還包括 在所述第一計數值大於所述第一前沿消隱閾值的情況下，生成過零狀態信號； 在最小開通時間計數達到所述最小開通時間閾值時，檢測所述過零狀態信號； 如果所述過零狀態信號為高電平，則確定所述同步整流開關管所在的同步整流電路的負載為輕載，並且向所述第四與門輸出低電平的所述第二控制信號。
全文摘要
本發明提供了一種同步整流控制電路、變換器和同步整流控制方法，該同步整流控制電路包括檢測模塊，檢測同步整流開關管的漏極和源極之間的電壓，將該電壓與至少一個電平閾值進行比較得到至少一個比較結果，分別根據至少一個比較結果生成與至少一個電平閾值相對應的至少一個脈衝序列；微處理器，提供與至少一個脈衝序列相對應的至少一個前沿消隱閾值；控制模塊，接收至少一個脈衝序列和至少一個前沿消隱閾值，分別對至少一個脈衝序列的脈衝數目進行計數得到至少一個計數值，在至少一個計數值達到至少一個前沿消隱閾值時，生成驅動控制信號；驅動器，接收該驅動控制信號，並且根據該驅動控制信號驅動該同步整流開關管。本發明能夠靈活地調整死區時間。
文檔編號H02M7/12GK102790542SQ20121026534
公開日2012年11月21日 申請日期2012年7月30日 優先權日2012年7月30日
發明者侯召振, 劉志華, 樊曉東 申請人:華為技術有限公司