基於查找表的近地通信中qc-ldpc並行編碼方法

2023-04-30 11:25:21 3

專利名稱：基於查找表的近地通信中qc-ldpc並行編碼方法
技術領域：
本發明涉及近地太空數據通信領域，特別涉及一種CCSDS近地通信系統中QC-LDPC碼編碼器的並行實現方法。
背景技術：
由於在傳輸信道中存在的各種失真和噪聲會對發送信號產生幹擾，接收端不可避免地會出現數位訊號產生誤碼的情況。為了降低誤碼率，需要採用信道編碼技術。低密度奇偶校驗(Low-Density Parity-Check, LDPC)碼以其逼近Shannon限的優異性能成為信道編碼領域的研究熱點。準循環LDPC碼(Quasic-LDPC，QC-LDPC)碼是一種特殊的LDPC碼,其編碼可採用移位寄存器加累加器(Shift-Register-Adder-Accumulator，SRAA)加以實現。 SRAA法是利用生成矩陣G進行編碼。QC-LDPC碼的生成矩陣G是由aXt個bXb階循環矩陣Gi,」(I彡i彡a, I彡j彡t)構成的陣列，t=a+c。與信息向量對應的一部分生成矩陣是單位矩陣，與校驗向量對應的其餘部分生成矩陣是高密度矩陣。a路並行SRAA法完成一次編碼需要b+t個時鐘周期，需要(ac+t)b個寄存器、acb個二輸入與門和acb個二輸入異或門。CCSDS 近地通信系統推薦了一種 QC-LDPC 碼，其中，a=14，c=2，t=16，b=511。CCSDS近地通信系統中QC-LDPC高速編碼的現有解決方案是採用a路並行SRAA法，實現並行編碼器共需22484個寄存器、14308個二輸入與門和14308個二輸入異或門。當採用FPGA實現時，需要較多的邏輯資源，勢必會造成設備成本高，功耗大。

發明內容
針對CCSDS近地通信系統QC-LDPC碼高速編碼的現有實現方案中存在的資源需求量大缺點，本發明提供了一種基於查找表的並行編碼方法，充分利用FPGA邏輯資源中的查找表功能，能在保持編碼速度不變的前提下，有效減少資源需求。如圖I所示，CCSDS近地通信系統中QC-LDPC碼的並行編碼器主要由4部分組成寄存器、查找表、2b位二輸入異或門和b位二輸入異或門。整個編碼過程分4步完成第I步，輸入信息向量S，保存至寄存器R1 R14,清零寄存器R15和R16 ;第2步，寄存器R1 R14串行左移I次，查找表L1和L2分別輸入向量Ii1和h2和輸出向量V1和v2，2b位二輸入異或門B1對向量V1和V2求和，得到向量v3，b位二輸入異或門A1 (I ( I彡2)將向量V3的第I段b比特與寄存器Ra+1串行循環左移I次的結果相加，和存回寄存器Ra+1 ;第3步，重複第2步b次；第4步，並行輸出碼字(S，P)。本發明提供的QC-LDPC並行編碼器，能在保持編碼速度不變的前提下有效減少資源需求，從而達到降低硬體成本和功耗的目的。關於本發明的優點與精神可通過接下來的發明詳述及附圖得到進一步的了解。


圖I是CCSDS近地通信系統中QC-LDPC碼的並行編碼器整體結構；圖2比較了傳統的a路並行SRAA法與本發明的資源消耗。
具體實施例方式下面結合附圖和具體實施例對本發明作進一步說明，但不作為對本發明的限定。QC-LDPC碼是一類特殊的LDPC碼，它的生成矩陣G和校驗矩陣H都是由循環矩陣構成的陣列，具有分段循環特點，故被稱為準循環LDPC碼。從行的角度看，循環矩陣的每一行都是上一行(首行是末行)循環右移一位的結果；從列的角度看，循環矩陣的每一列都是前一列(首列是末列)循環下移一位的結果。循環矩陣的行向量構成的集合與列向量構成的集合完全相同，因此，循環矩陣完全可由它的首行或首列來表徵。QC-LDPC碼的生成矩陣G是由aXt個bXb階循環矩陣Gi,」(I彡i彡a, I彡j彡t)構成的陣列
權利要求
1.一種適合於CCSDS近地通信系統採用的QC-LDPC碼的並行編碼器，QC-LDPC碼的生成矩陣G是由aXt個bXb階循環矩陣Gm構成的陣列,其中，a=14, t=16,b=511, c=t_a=2,I≤i≤a, I≤j≤t, a=ux的一種分解方法是u=7, x=2,生成矩陣G對應碼字(s, p), G的前a塊列對應的是信息向量S，後c塊列對應的是校驗向量P，以b比特為一段，信息向量s被等分為a段，即S=G1, S2,…，S14),第i段信息向量Si= (Si, sij2,…，SiJ),校驗向量P被等分為c段，即P= (Pl，P2)，其特徵在於，所述編碼器包括以下部件 寄存器R1 R16,寄存器R1 R14用於緩存信息向量S= (Sl，S2,…，S14)，寄存器R15和R16用於計算和存儲校驗向量P= (P1, P2)； 查找表L1和L2,分別並行輸入u位信息比特構成的向量hm={smu_u+1，k, smu_u+2，k,…，smu,J，並行輸出2b位向量Vm，其中，I彡m彡X，I彡k彡b ; 2b位二輸入異或門B1，將向量V1和V2加在一起，得到向量V3 ； b位二輸入異或門A1和A2, A1將向量V3的第I段連續b比特累加到寄存器Ra+1中，其中，I < I < C。
2.如權利要求I所述的並行編碼器，其特徵在於，所述查找表L1和L2分別完成不同的u位信息比特與子塊首行矩陣F1和F2的乘積,查找表Lm的輸入是hm,每一路輸出是hm與子塊首行矩陣Fm對應列的乘積，總輸出構成了向量vm。
3.如權利要求I所述的並行編碼器，其特徵在於，所述向量V3中的每個元素是向量Ih1, h2}與塊首行矩陣F對應列的乘積，V3是向量Ih1, h2}與塊首行矩陣F的乘積。
4.一種適合於CCSDS近地通信系統採用的QC-LDPC碼的並行編碼方法，QC-LDPC碼的生成矩陣G是由aXt個bXb階循環矩陣Gi,」構成的陣列，其中，a=14, t=16, b=511,c=t-a=2,1 < i < a, I < j < t, a=ux的一種分解方法是u=7, x=2,生成矩陣G對應碼字(s, p) ,G的前a塊列對應的是信息向量s,後c塊列對應的是校驗向量P,以b比特為一段，信息向量s被等分為a段,即S=G1, S2,…，S14)，第i段信息向量Si= (Si, P si；2,…，Si, b)，校驗向量P被等分為c段，即P= (Pl，P2)，其特徵在於，所述編碼方法包括以下步驟 第I步，輸入信息向量s，保存至寄存器R1 R14，清零寄存器R15和R16 ； 第2步，寄存器R1 R14串行左移I次，查找表L1和L2分別輸入向量Ii1和h2和輸出向量V1和v2，2b位二輸入異或門B1對向量V1和V2求和，得到向量v3，b位二輸入異或門A1將向量V3的第I段b比特與寄存器Ra+1串行循環左移I次的結果相加，和存回寄存器Ra+1，其中，I < I < c ; 第3步，重複第2步b次，完成後，寄存器R1 R14存儲的是信息向量S= (Sl，S2,…，S14)，寄存器R15和R16存儲的是校驗向量P= (P1, P2); 第4步，並行輸出碼字(s, P)。
全文摘要
本發明涉及一種解決CCSDS近地通信系統中QC-LDPC碼並行編碼的方案，其特徵在於，所述系統的QC-LDPC碼的並行編碼器主要由寄存器、查找表、2b位二輸入異或門和b位二輸入異或門四部分組成。本發明提供的QC-LDPC並行編碼器，能充分利用FPGA邏輯資源中的查找表功能，在保持編碼速度不變的條件下有效減少資源需求，具有控制簡單、資源消耗少、功耗小、成本低等優點。
文檔編號H03M13/15GK102932013SQ20121047606
公開日2013年2月13日 申請日期2012年11月21日 優先權日2012年11月21日
發明者張鵬, 陳晉倫, 蔣藍祥 申請人:蘇州威士達信息科技有限公司