處理數字媒體流的製作方法

2023-04-27 10:11:16 4

專利名稱：處理數字媒體流的製作方法
技術領域：
本發明一般地涉及處理數字媒體流領域。更具體地說，在一個實施例 中，本發明涉及在時域和頻域中處理數字數據的方法和系統。
背景技術：
在對數字媒體流(例如，數字音頻流)進行處理時，需要兩類算法 1)基於塊的(BB)算法，其中音頻數據塊被累積然後作為一個單元處
理，以及2)逐採樣(SS)算法，該算法以每次一個採樣的方式處理音頻 數據。頻域或者BB算法具有計算靈活性更大的優點，例如，可以實現更 長的有限衝激響應或者FIR濾波器，能夠實現基於快速傅立葉變換或者 FFT的算法，其代價是在可以開始處理之前必須累積數據塊，從而添加了 等待時間。SS處理具有等待時間和開銷非常低、對參數改變基本上立即作 出響應的優點，這在例如改變到圖形均衡器的參數的應用中可能非常有 益。SS處理的低開銷極大地簡化了音頻系統中不同SS軟體算法的動態加 載和卸載，這使得能夠實現響應於實時輸入對音頻流的效果處理進行快速 修改。
現有數位訊號處理或者DSP系統被設計為專門充當BB和SS處理 器，而不是同時充當二者。因此，標準的現有方法要麼在單獨的引擎中處 理SS和BB算法，要麼將SS算法轉換成BB算法，並且承受等待時間和 開銷對SS算法的性能的不利影響。

發明內容
根據本發明，提供了一種用於處理媒體數據(例如，數字音頻、視頻 等)的數字處理設備和方法。
本發明擴展到包含指令序列的機器可讀介質，所述指令序列在被機器
執行時致使所述機器執行這裡所述的任何方法。
從所附附圖和下面的詳細描述將清楚看出本發明的其他特徵。


現在參考附圖通過示例描述本發明。在附圖中，
圖1示出了根據本發明一個實施例的示例性數字處理器模塊的示意框 圖，該數字處理器模塊用於在單個設備中在時域和頻域中處理數據；
圖2示出了根據本發明的示例性方法的示意流程圖，該方法用於處理 時域數據或者逐採樣數據；
圖3示出了也是根據本發明的示例性時域中斷子例程(TDISR)的示 意流程圖4示出了示例性數位訊號處理器(DSP)內的前臺和後臺處理的示 意流程圖5示出了也是根據本發明的示例性DSP的示意框圖； 圖6示出了圖5的示例性DSP的進一步細節；
圖7示出了用於執行前臺例程或處理的示例性基本方法的示意流程
圖8示出了利用公共存儲器或共享存儲器的逐採樣和基於塊的功能之 間的示例性交互的示意流程圖9示出了根據本發明一個實施例的示例性數字處理系統或子系統的 示意流程圖，該系統或子系統包括根據本發明的DSP模塊；
圖10示出了根據本發明實施例的示例性路由控制器或主機接口的示 意框圖，該路由控制器或主機接口用於在圖9的數字處理系統中路由數字 數據；以及
圖11示出了示例性主機接口與圖5和圖6的DSP之間的示例性互連 的示意框圖。
具體實施例方式
下面描述用於處理數字媒體數據的方法和設備。在下面的描述中，為
了說明目的，闡述了許多具體細節，以便於充分理解本發明。但是，對於 本領域的技術人員來說很明顯的，沒有這些具體細節也可以實施本發明。 此外，儘管通過參考處理音頻數據的示例描述了本發明，但是應當注意到 本發明可以用來處理任何數字數據(包括視頻數據)。
參考圖1，標號20總地指示數位訊號處理器(DSP)模塊的體系結
構，在一個實施例中，該體系結構給出了用於在同一處理引擎中處理逐採
樣(SS)或時域處理算法，以及基於塊的(BB)或頻域算法的統一編程 環境。該處理引擎可以是包括用於在SS和BB域之間傳遞數據的共享存儲 器接口 24 (參見圖5)的DSP 22。例如，可以在BB或頻域處理引擎26 和SS或時域處理引擎28之間傳遞數據。因此，由DSP 22處理的不同效 果可以在不同處理或效果引擎之間被連結或傳遞。在圖1所示的處理引擎 22中，為了清楚起見，省略了這種引擎中包括的各種標準組件。本領域技 術人員將容易地認識到已被省略的標準組件。在一個實施例中，DSP模塊 20限定或者形成音頻處理設備(例如音效卡等)的一部分。因此，DSP模塊 20可以是個人計算機、MP3播放器、可攜式數字媒體播放器、個人數字助 理(PDA)、蜂窩電話，或者用於對諸如音頻和/或視頻之類的數字媒體進 行處理的任何其他裝置或設備的一部分。
DSP 22的示例性體系結構可以將具有本地通用寄存器(GPR) 30的 標準DSP編程模塊和X和Y存儲器32組合起來。在一個實施例中，與具 有非常大的寄存器空間(例如，通用寄存器30)和用於在其他音頻處理引 擎(其可能是採樣鎖定的)之間傳遞數據的緩衝器(例如，採樣速率鎖定 往復式緩衝器(sample rate locked ping-pong buffers) 34，參見圖1)的逐 採樣編程模塊一起提供有並行地址產生。BB和SS環境可通過中斷(例 如，低等待時間採樣速率鎖定中斷36)被連結到一起，該中斷對示例採樣 速率鎖定往復式緩衝器34的切換進行同步。在一個實施例中，採樣速率 鎖定中斷36是由採樣鎖定時基(timebase)模塊38產生的。在一個實施 例中，DSP 22、採樣鎖定時基模塊38和緩衝器34都被集成在單個VLSI 晶片或電路上。採樣鎖定時基模塊38和緩衝器34同樣也可以被集成在 DSP 22的電路內。
在一個示例性實施例中，在共享存儲器環境40 (參見圖5)中提供對 多個軟體DSP效果(例如，混響、回聲、合聲、圖形均衡、空間化等)的 同時動態分配，該共享存儲器環境40採用用於DSP 22的線程交織處理器 體系結構。例如，每個DSP線程可以對用於SS處理的唯一的或專用的大 寄存器組進行處理，但是可以通過可以被映射到特定線程的1/0空間中的 採樣速率鎖定往復式緩衝器34或者通過共享存儲器40 (在傳遞數據塊用 於BB處理時可能有用)通信。從而每個DSP線程能夠將採樣速率鎖定數 據發送和接收到/自另一個線程，或者例如經由音頻總線42或者DMA接 口或控制器44將採樣速率鎖定數據發送和接收到/自DSP 22外的外部採樣 速率鎖定處理引擎。每個交織線程可以被同一個低等待時間採樣鎖定中斷 源(例如中斷36)中斷，以進行同步SS處理。共享存儲器環境40可以被 集成在DSP 22內，並且可以被映射到DSP的I/O空間中。
在一個實施例中，往復式緩衝器34在其輸入和輸出上是雙緩衝的。 採樣速率鎖定多路復用器可以對位於音頻總線42和DSP 22之間的往復式 緩衝器34進行控制，使得在給定的採樣周期中DSP 22和音頻總線42中 只有一個可以訪問給定的緩衝器。因此，在一個實施例中，DSP22和音頻 總線42同時訪問給定的緩衝器是不允許的。在往復式緩衝器34中，當一 個緩衝器正接收或發送新數字數據發送時，另一個緩衝器保持對正被操作 的數據的先前發送。
圖1的示例性DSP模塊22可以是線程交織的DSP，其包括嵌套中斷 控制器46，嵌套中斷控制器46接收來自採樣鎖定時基模塊38的採樣速率 鎖定中斷36 (採樣鎖定中斷通知)，採樣鎖定時基模塊38又被與示例採 樣同步音頻總線42的採樣速率同步(例如，經由採樣時鐘參考)。DSP 22還被耦合到採樣速率鎖定往復式緩衝器34，具體而言，耦合到其採樣 同步輸入緩衝器48和其採樣同步輸出緩衝器50。輸入和輸出緩衝器48和 50是與前述採樣鎖定中斷36同步地切換的往復式緩衝器。每個往復式緩 衝器48和50的一側通過I/O數據路徑52和54對DSP 22可見，I/O數據 路徑52和54可以通過DSP 22的I/O寄存器圖56被讀取和寫入。每個往 複式緩衝器48和50的另一側對採樣同步音頻數據總線42可見，通過總線
42可以在DSP和其他音頻處理塊或模塊(例如，在VLSI晶片中)之間傳 遞採樣同步數據。
在一個實施例中，嵌套中斷控制器46允許採樣鎖定中斷先佔任何其 他中斷或DSP線程的前臺活動，從而導致DSP 22進入時域中斷子例程 (TDISR)，在此期間SS處理被執行。中斷控制器46的用於這種時域中 斷子例程的先佔特性可以向每個DSP線程提供有保證的最大中斷等待時 間。例如，4線程流水線交織DSP體系結構向每個線程提供了非常低的流 水線等待時間，可以確保這種最大等待時間相當低，並且是可預測的，這 一般要求3-4線程指令周期。
標號70總地指示根據本發明的用於處理時域或逐採樣數據的示例方 法。方法70可以作為響應於對前臺例程的中斷而被執行的後臺例程。如 判決操作72所示，方法70監控中斷(例如，採樣鎖定中斷36)發生的時 間，並且如果發生了，方法70則前進到操作74。中斷36可能先佔所有其 他DSP中斷和任何DSP線程的前臺活動(參見操作74)。此後，如76所 示，方法70致使DSP進入特定線程的時域中斷子例程。
在時域中斷子例程中執行的功能可能隨效果而不同，並且每個DSP 22 可以包括多個不同的子例程，每個子例程專用於不同的效果。例如，可以 提供用於回聲的時域中斷子例程，並且可以提供用於混響的另一個不同的 時域中斷子例程，等等。每種效果都具有專用的通用寄存器(參見通用寄 存器30)，用於處理該效果。返回到判決操作72，在沒有中斷36時，方 法70如操作78所示可繼續其他前臺活動。
時域中斷子例程的示例性功能在圖3中示出。如操作80所示， 一旦 接收到中斷通知，就可以從輸入緩衝器48讀入傳入採樣。可以為每個正 被處理的音頻流讀入一個傳入採樣。在一個實施例中，音頻緩衝器48中 的採樣數據針對每種效果布置，並且因此可以針對每種效果從輸入緩衝器 48讀入採樣數據。此後，利用單獨引用DSP 22中的塊分配的寄存器位置 的指令代碼，該採樣數據被處理(參見操作82)。塊分配寄存器位置可以 不需要保存和恢復開銷。在一個實施例中，DSP22中的非常大(一般 1000+)的寄存器空間使得這種寄存器的專用分配成為可能。如上所述，
塊分配寄存器位置可以針對每種效果布置。
一旦數據採樣被處理，處理後
的採樣就被寫入到音頻輸出緩衝器50，如操作84所示。將認識到，逐採 樣處理的數據採樣也可以從DMA控制器44接收到和被寫到DMA控制器 44。 DMA控制器44可以將DSP模塊20接口到個人計算機等中的主機存 儲器。但是，應當意識到在DSP模塊20中包括DMA控制器44是可選 的，數據採樣可以僅源自音頻總線42。
在一個實施例中，時域中斷子例程是中斷服務例程，該中斷訪問例程 在每個採樣周期中被調用一次，並且被設計為對於每個中斷處理每個音頻 通道的一個音頻採樣。例如，採樣速率可以是48KHz，但可以意識到其他 採樣速率也是可以的，並且因此每秒鐘時域中斷子例程可以被執行48000 次。在一個實施例中，為了允許每個採樣周期執行有保證的最少數目的 DSP線程指令，除了前述有保證的最大中斷等待時間之外，時域中斷子例 程還具有額外的品質，即它是優先級最高的中斷，從而不能被任何其他中 斷先佔。在一個實施例中， 一旦接收到在數據總線42上提供的每個音頻 或數據通道的採樣，就產生中斷36。因此，數據採樣進入DSP 22可以與 數據採樣在音頻總線42上傳輸或傳送同步。
在時域中斷子例程(例如，每種效果一個)在一個或多個DSP線程的 後臺中執行的同時，前臺程序代碼可以專用於等待時間不那麼重要的基於 塊的算法(頻域處理)。基於塊的代碼可以利用標準的DSP結構，例如， 循環、調用和跳轉，並且還可以對優先級比時域中斷子例程低的其他中斷 作出響應。
時域中斷子例程的最高優先級狀態在示例性DSP 22的體系結構中可 能具有某些微妙的後果。在一個實施例中，DSP22包括專用硬體程序計數 器棧(HCPS) 86 (參見圖5) ， HCPS 86可以針對每個線程單獨地被分 配。出於成本原因，在某些實施例中，這些示例性硬體棧86不能如給定 的程序所需的那麼大。因此，硬體棧84可能變滿。在每個線程中可以提 供棧接近滿指令陷阱(trap)，用於檢測硬體棧84接近滿的時間，並且如 果接近滿的話，可以調用訪問例程將特定硬體棧84部分清空到存儲器緩 衝器中，以使得可以繼續利用特定硬體棧86。這可以允許程序計數器棧
86擴展到存儲器緩衝器允許的任何大小。在一個實施例中，僅允許時域中 斷子例程中斷棧接近滿指令陷阱，以增強時域中斷子例程的較低的可預測 的等待時間。作為這種情形的必然結果，在一個實施例中，可能不向時域 中斷子例程提供棧接近滿陷阱，並且時域中斷子例程不能利用多於固定數 目的硬體棧位置，其在棧接近滿陷阱被斷言時必然小於剩餘的可用硬體棧 位置的數目。在一個實施例中，時域中斷子例程代碼的可以加強各自每次 處理一個採樣的專用寄存器組之間的瞬時切換的性質可以與不要求程序計 數器棧空間一致。可以觸發棧接近滿陷阱的棧水平可由軟體(例如，軟體 指令)設置為可調節的，以允許在不同的實施例中對時域中斷子例程可用 的棧位置的數目可以不同。
應當意識到，其他方法也可以用於處理較大的棧需求。 一種示例性方
法是使硬體棧86較大，並且不支持超過硬體棧86大小的棧擴展。然而， 在這種示例性實施例中，可能有額外的硬體成本，並且對於某些軟體環境 硬體棧可能太小。在另一個示例性實施例中，可以不使用棧接近滿中斷， 並且每當硬體棧86變滿，示例性DSP控制單元88就可以直接將程序棧值 寫到存儲器和直接從存儲器讀取它們。然而，在棧水平高時這可能導致 CPU性能降低，並且額外的不能預測的等待時間可能被添加到時域中斷子
如上所述，採樣同步音頻緩衝器48和50可以是雙嚮往複式緩衝器， 並且可以與用於產生時域中斷36的時鐘同步地切換。在一個實施例中， 緩衝器48和50被實現為隨機存取存儲器(RAM)，其中高位地址可以選 擇"ping"和"pong"功能。如上所述，DSP 22和採樣同步音頻數據總線 42可能總是訪問緩衝器48和55的相對側。因此，當DSP 22正訪問RAM 地址空間的上半部分時，採樣同步音頻數據總線42將正訪問RAM地址空 間的下半部分。在連續的採樣周期中，DSP 22和採樣同步音頻數據總線 42交換地址空間，產生往復式行為。時域中斷子例程與對往復式緩衝器 48的切換的同步使得DSP 22能夠在採樣周期(其是時域中斷子例程的長 度上限)中的任何時刻訪問傳入採樣，而不管時域中斷子例程內的正訪問 緩衝器48的指令的位置如何。類似地，DSP 22可以在時域中斷子例程內
的任何時刻對輸出緩衝器50進行寫入。在利用多線程交織DSP的DSP系 統中，採樣同步緩衝器48和50對於所有線程可以具有全局可見性。
在一個示例性實施例中，採樣同步音頻總線輸入和輸出緩衝器48和 50可以具有很大數目的位置，例如，256或512個位置，每個位置可以對 應於一個音頻流。音頻總線可以包括多個音頻通道和任何下述採樣同步音 頻總線輸入或輸出通道，所述採樣同步音頻總線輸入或輸出通道沒有正被 用來接收或發送音頻數據採樣，並且沒有正被採樣同步音頻數據總線更 新，並且可用作對所有DSP線程可見的採樣鎖定線程間數據通道。這種配 置可以提供一種機構(例如，主要機構)，用於在運行於不同DSP線程中 的時域中斷子例程之間傳遞數據。當未使用的輸出緩衝器通道被用於線程 間數據傳遞時，被傳遞的數據在被分配用於該輸出緩衝器通道的DSP採樣 同步音頻總線中的釆樣同步音頻總線上可能仍看起來像有效數據。應當意 識到，被輸出到音頻總線42的數據採樣可能隨後經由音頻採樣總線42被 返回到DSP22，以便由另一個不同的DSP線程處理。
被寫到用於線程間數據傳遞的可用輸入或輸出採樣同步音頻總線緩衝 器48和50的數據在其被寫的採樣周期中的剩餘時間中可能立即對所有的 線程可見。這種約束可能僅適用於線程間數據傳遞，而不適用於如上所述 正被傳遞到和傳遞自採樣同步音頻總線42的數據。在從採樣周期開始到 線程向可用緩衝器位置寫的時間中，根據所使用的前述雙緩衝往復式方 案，由另一個不同DSP線程從同一緩衝器位置讀出的任何數據的年齡可能 是兩個採樣周期。
因此，在每個DSP線程處理不同效果的實施例中，線程間傳遞可以被 用來在正被處理的不同效果之間傳遞採樣數據。因此，採樣數據可以從時 域處理或者逐採樣效果/算法被傳遞到頻域效果或者基於塊的效果/算法。 一種示例性的頻域效果是音頻清空(clean-up)效果，該效果可以消除音 頻流中的噼啪聲，或者增強音頻頻譜中的某些子帶。
當要求對採樣單元或塊執行基於塊的處理時，個體採樣可以隨後經由 音頻總線42被接收到，並且被存儲在DSP 22的存儲器中。當包括該塊或 單元的所有數據採樣都已被接收到時，該數據採樣塊可被處理。例如，時
域DSP線程可以從音頻總線42讀取個體採樣，並且將這些採樣每次一個
地寫到於該線程相關聯的循環緩衝器中。當關聯的緩衝器已滿時，時域線
程可以ping或者告知頻域例程數據塊可用於頻域處理。從而，在一個實 施例中，時域線程可以收集用於頻域線程的數據。類似地，已被DSP22 處理的數據塊可以每次一個採樣地被寫到音頻總線42。此外，頻域算法 (例如，低音增強)或過程的輸出數據採樣可以作為輸入數據採樣被傳遞 到時域算法或過程(例如，混響)。
具體參考圖6，該圖示出了示例性DSP 22的一個更詳細實施例。DSP 22包括DSP控制單元88、 X和Y存儲器32、通用寄存器30、嵌套中斷控 制器46，以及可選的DMA控制器44。在一個示例性實施例中，通用寄存 器30可以是相對較大的寄存器組，用於存儲多個音頻通道的數據採樣。X 和Y存儲器32可以包括X係數RAM IOO和X數據存儲器102。類似地， X和Y存儲器32也可以包括Y係數RAM 104和Y數據存儲器106。例 如，X係數RAM IOO和Y係數RAM 104可以是32位寬，並且X數據存 儲器102和Y數據存儲器106也可以是32位寬。X和Y存儲器32限定由 頻域和時域引擎26和28用來處理頻域線程和時域線程的公共或者共享存 儲器。因此，X和Y存儲器32是共享存儲器，並且允許線程彼此傳遞或 交換採樣數據。通用寄存器30包括X通用RAM (X-GPRAM) 108， X、 Y、 A、 B旋轉寄存器陣列110，以及Y通用RAM (Y-GPRAM) 112。在 一個示例性實施例中，X-GPRAM 108和Y-GPRAM 112是256X32位的。 來自X-GPRAM 108， X、 Y、 A、 B旋轉寄存器陣列IIO和Y-GPRAM 112 的輸出被饋送到操作數多路復用器114中。在一個實施例中，X-GPRAM 108， X、 Y、 A、 B旋轉寄存器陣列110和Y-GPRAM 112可以針對每個 DSP線程布置，並且採樣數據被逐採樣地饋送到操作數選擇多路復用器 114中。操作數選擇多路復用器114為執行算術和邏輯操作的雙路徑流水 線FPU/整數單元/ALU 116提供饋送，雙路徑流水線FPU/整數單元/ALU 116又為用於結果寫回和轉發的電路118提供饋送。處理過的採樣隨後經 由I/O數據路徑54被寫到採樣同步音頻緩衝器50中的寄存器文件和 RAM。地址發生器120被連接到DSP控制單元88、中斷控制器46和間隔定 時器122。 DSP控制單元88還被連接到全局交織指令存儲器124 (例如， 包括頻域和時域算法)，並且還通過總線126被連接到所示各個功能單元
(例如，效果處理器)。另外，在一個實施例中，DSP控制單元88被連 接到DMA控制器44和信號量(semaphore)寄存器128。作為示例，DSP 控制單元88被示為包括程序計數器陣列單元或模塊130、指令取得和解碼 單元或模塊132、操作數選擇控制單元134、分支控制單元136、並發移動 單元138、分頁(每線程)循環棧140和分頁(每線程)程序計數器
(PC)棧142。
具體參考圖7，標號150總地指示一種根據本發明的示例性方法，用 於在DSP 22中執行前臺例程或功能。方法150可以首先(如操作152所 示)執行檢查來確定輸入緩衝器48是否填充有要處理的新數據。如果 是，則方法然後可以獲得指向適當緩衝器的指針(如操作154所示)，然 後處理該緩衝器中的該數據(見操作156)。此後，如操作158所示，數 據被寫回音頻輸出緩衝器50。如上所述，方法150—般用在前臺循環中執 行頻域算法或者基於塊的算法。此外，當DSP22接收到時域中斷36時， 它退出方法152，並且執行後臺時域中斷子例程。在一個實施例中，方法 150可由DSP 22的線程執行，並且可以運行類似於"微型作業系統"或者 OS的微內核程序，從而控制DSP22的操作。因此，線程可以負責路由傳 入採樣流，將每個流路由到DSP 22的適當的效果引擎以便處理，並且將 處理後的採樣流寫或者傳輸回音頻總線42。
具體參見圖8，標號160示出了前臺例程162和後臺例程164之間的 示例性交互(另參見圖4)。如上所述，當中斷36發生時，進入示例性後 臺例程。如操作166所示，輸入採樣數據被讀入通用寄存器30，並且在一 個實施例中，通用寄存器30是針對每種效果分配的。因此，DSP22處理 的每種效果具有其自己專用的通用寄存器。此後，如操作168和170所 示，每種效果隨後被單獨地處理。例如，效果1可以在操作168中被處 理，並且在處理該效果時，用於效果1的通用寄存器30可以被讀取，寄 存器中的數據採樣可以被處理，然後被寫到通用寄存器輸出。該過程可以
繼續，直到所有效果都已被處理(參見操作170)。
然而，如上所述，數據採樣可以在後臺例程164和前臺例程162之間 被傳遞。具體而言，數據採樣可以從逐採樣處理被傳送到基於塊的處理線 程，如箭頭172總地指示。類似地，數據採樣可以從基於塊的處理線程被 傳送到逐採樣處理線程，如箭頭174總地指示。
返回到從逐採樣到基於塊的線程的數據傳送(參見箭頭172)，在操 作176中，數據可以從後臺例程164被接收到，並且緩衝器收集例程可以 讀通用寄存器30，並且將它們的寄存器中的數據採樣拷貝到所提供的共享 存儲器中，例如，X和Y存儲器32中。在一個示例性實施例中，緩衝器 可以是循環緩衝器。此後，如判決操作178所示，確定是否己達到緩衝器 的末尾，並且如果是，則數據傳送例程可以返回到後臺例程，如線180所 示。但是，如果否，則如操作182所示，指針可以被交換，並且產生信號 指示新緩衝器應當被加載，此後，如操作184所示，數據傳送例程可以返 回到後臺例程164。
類似地，利用傳送例程可以實現從基於塊的算法到逐採樣算法的數據 採樣傳送(參見箭頭174)。如操作186所示，緩衝器分派例程可以讀共 享存儲器(例如，X和Y RAM 32)，並且例如循環緩衝器可以將數據採 樣寫到通用寄存器30。如判決操作188所示，如果尚未達到緩衝器的末 尾，則數據傳送例程可以返回到後臺例程164。但是，如果已達到緩衝器 末尾，則對於給定的DSP體系結構可以以適當的方式處理達到緩衝器末尾 的情形(參見操作190)。此後，可以退出前臺例程162，並且後臺例程 164可以再次接手。
DSP模塊22的一種示例性實現方式在圖9中示出。具體而言，標號 200總地指示根據本發明一個方面的示例性數字處理設備的示意性框圖。 設備200被示為包括多個處理模塊，S卩，數位訊號處理(DSP)模塊22、 延遲模塊202、採樣速率轉換器(SRC)模塊204、濾波器模塊206和混頻 器模塊208。設備200還包括數字音頻輸入/輸出(I/O)模塊210和音頻存 儲器傳輸模塊218。模塊22、 202-210經由數據路徑212串行互連，數據 路徑212被布置為環形配置，其中數據從任一處理模塊順序被傳輸到任何 其他處理模塊。不同於傳統數字處理設備，根據本發明的設備200允許每
個模塊22、 202-210與連接到數據路徑212的任何其他模塊22、 202-210 進行數據通信，下面將更詳細地描述。在本發明的一個實施例中，數據路 徑212是時分復用的，其中路由控制器控制各個模塊22、 202-210之間的 數據通信。此外，應當意識到，模塊22、 202-210僅是示例性的模塊，並 且其他模塊(具有相同或不同處理能力)也可以被包括在設備200中，並 且/或者這些模塊中的任何一個或多個可以被去除，而其功能例如被包括在 任何其他模塊中。
因此，在一個實施例中，模塊22、 202-210中的任何一個可以在路由 控制器的控制下將數據傳輸到其他模塊22、 202-210中的任何一個或多 個。因此，正被數字處理設備200處理的數據可以在不同模塊22、 202-210之間被靈活地路由，並且不需要被限制為像傳統設備中那樣的預定通 路。將意識到，模塊22、 202-210也可以經由音頻總線214將數據傳輸回 其自身。因此，可由同一個處理模塊對數據執行重複處理。將數據提供到 數據路徑212的處理模塊22、 202-210可以被看作源處理模塊，而要對該 數據進行處理的特定處理模塊22、 202-210可以被看作目標或者目的地處 理模塊。由於處理模塊22、 202-210可以將處理過的數據返回到其自身， 因此在一種操作模式中，處理模塊22、 202-210可以定義源和目的地處理 模塊二者。因此，例如，濾波器模塊206可以形成級聯濾波器布置，其中 其輸出或者被處理過的數據在被發送到另一個處理模塊22、 202-210之前 可以被發送回其自身以便進行進一步處理。
音頻存儲器傳輸模塊218經由總線220與接口模塊222通信，接口模 塊222例如可以形成計算機設備(例如，個人計算機或者說PC)的總線 的一部分。在一個實施例中，接口模塊222包括橋接器224和將橋接器 224接口到傳統PC總線228的兩個PCI-X總線接口 226。數字I/O模塊 210可以接收數字音頻輸入，並且提供數字音頻輸出到輸出設備。數據路 徑212將模塊22、 202-210和218串行互連。
設備200的數據路徑212包括採取音頻數據路徑或音頻總線214這一 示例性形式的媒體數據路徑(在本實施例中其對應於圖1中的數據總線
42)，以及採取參數總線216這一示例性形式的處理控制路徑。在一個實 施例中，音頻總線214和參數總線216都被布置為環形配置，其中數據以 時分復用的方式在各個處理模塊22、 202-210之間被傳輸。因此，採樣數 據可由採樣同步音頻輸入緩衝器48順序接收到，並且被饋送到DSP 22 中。類似地，處理後的採樣數據可以從採樣同步音頻輸出緩衝器50被輸 出到音頻總線214。採樣鎖定時基模塊38可以監控音頻總線214，並且在 檢測到已從音頻環或總線214讀出的數據採樣的完整循環時輸出其中斷 36。由於各個模塊沿音頻總線214布置，所以音頻數據可以在模塊之間路 由，而不要求該數據通過中央集線器(例如，DSP22)被路由。在某些實 施例中，設備200包括傳輸總線215，傳輸總線215經由音頻存儲器傳輸 模塊218將外部計算機接口到處理模塊22、 208-210。
為了控制在數據路徑212 (包括例如音頻總線214、參數總線216和 傳輸總線215)上路由數據，在某些實施例中設備200包括主機接口或路 由控制器230 (參見圖10)，路由控制器230對沿數據路徑212路由數據 進行控制。具體而言，如標號232總地指示，在一個實施例中，路由控制 器230對經由片選線路236和地址、寫數據和寫使能線路238將數據路由 到每個處理模塊22、 202-210和218進行控制。每個模塊22、 202-210和 218經由讀數據和確認線路240將數據傳輸到主機接口或路由控制器 230。在一個實施例中，路由控制器230限定使用完全同步握手方法並接 口到設備200的各個處理模塊22、 202-210和218的主機接口。例如，路 由控制器230可以產生片選信號，該片選信號被保持活動直到從所選中的 處理模塊22、 202-210和218接收到確認信號為止。在一個實施例中，路 由控制器230對主機地址的最高有效位進行解碼，並且響應於此產生片選 信號，該片選信號使能所選中的處理模塊22、 202-210和218。每個模塊 22、 202-210和218可以在本地對主機地址的有效的剩餘最低有效位進行 解碼，從而標識出數據要被路由到的特定模塊22、 202-210和218。
在本發明的一個實施例中，DSP模塊被以下述方式接口到路由控制器 230:該方式使得DSP模塊22可以訪問在模塊22、 202-210和218中每一 個中設置的寄存器和隨機存取存儲器(RAM)。具體而言，如圖11所
示，DSP模塊22可以經由數據總線242、地址總線244、確認線路248、 寫使能線路250、請求線路252和片選線路254與路由控制器230通信。 為了訪問可能在模塊202-210和218中設置的寄存器和RAM, DSP模塊 22經由線路252傳輸請求到路由控制器230。路由控制器230隨後可以經 由確認線路248對該請求作出確認，此後可以利用地址總線244和數據總 線242執行所請求的功能。
在在數字音頻I/O模塊210內設置了採樣速率跟蹤器的實施例中，其 也可以被接口到路由控制器230，從而提供對模塊22、 202-210和218中 的寄存器和/或RAM的訪問。在一個實施例中，設備200具有兩個基址寄 存器， 一個映射到I/O，另一個映射到存儲器。這兩個寄存器可以同時是 活動的，並且兩個地址寄存器可以允許訪問其上設置著設備200的晶片的 相同內部寄存器和存儲器。
在本發明的一個實施例中，音頻總線214提供時分復用的音頻通道。 每個處理模塊22、 202-210和218可以具有分配給其的固定輸出時隙和可 編程或可變輸入時隙。因此，在這種實施例中，模塊22、 202-210和218 在路由控制器230控制下，可以始終在相同的預定時隙中輸出數據到音頻 總線214，而在不同的時隙中接收數據。因此，由於與每個模塊22、 202-210和218相關聯的輸入時隙是可編程的，所以可以以靈活的方式在各個 模塊22、 202-210和218之間路由數據。通道標識總線可以被提供來標識 時隙被關聯到的模塊22、 202-210和218。在一個實施例中，通道標識總 線標識源處理模塊22、 202-210和218，並且目標或目的地處理模塊22、 202-210和218包括用於標識將要被處理的數據來自的數據源的列表。然 而，應當意識到，通道標識也可以標識目標處理模塊22、 202-210和 218。在一個實施例中，通道標識可被採樣鎖定時基模塊38監控，以在來 自每個通道的採樣被接收到之後產生中斷36。因此，在接收到新的採樣組 或群(對每個通道提供一個採樣)之前，已產生了中斷36。因此，如上所 述，DSP 22隨後將利用例如時域中斷子例程對採樣數據組進行處理。因 此，對經由音頻總線42接收到的數據採樣進行時域處理或著逐採樣處理 可以與經由音頻總線214傳輸數據同步。就此而言，往復式緩衝器48和
50可以在每次產生中斷36時翻轉。在一個示例性實施例中，圖1的音頻 總線42 (例如，對應於圖9中的音頻總線214)可被視為類似於包括多個 數據通道的數據採樣的循環緩衝器，並且一旦每個通道的數據採樣已被讀 取，該"循環緩衝器"就巻繞。就此示例而言，可以產生中斷36，以提供 採樣同步數據到DSP 22。
在某些實施例中，設備200允許數字數據(例如，數字音頻數據)以 不同的採樣速率(例如，由DSP模塊22設置的採樣速率)沿音頻總線 214被傳輸。例如，在本發明的一個實施例中，在音頻總線214上提供 4096個緩衝通道或者時隙。在這種示例性配置中，音頻總線214可以通過 為48 kHz分配一個時隙、為96 kHz分配兩個時隙、為192 kHz分配四個 時隙並且為384 kHz分配八個時隙，來支持最高達384 kHz的採樣速率。 因此，由於在給定的採樣中有總共4096個通道或者時隙，因此僅2048個 通道或時隙在96 kHz下可用，1024個時隙在192 kHz下可用，512個時隙 在384 kHz下可用。但是，應當意識到，在設備200工作期間，在任何給 定時刻用於每種採樣速率的時隙數可以不同，並且例如可能發生以下情 形提供3348個48 kHz時隙、提供204個96 kHz時隙，並且提供85個 192kHz時隙。但是，各種配置(例如，比特速率)或者時隙數目可以根 據要由設備200執行的功能而變。例如，在其他實施例中，可以提供可編 程操作時鐘頻率。例如，可以提供150MHz、 175 MHz和200 MHz的時鐘 頻率，分別對應於20072、 3584和4096個時隙。然而，應當意識到，這 些僅是頻率和時隙的示例，並且它們可能隨實施例不同而改變。因此，在 一個實施例，媒體數據路徑可能包括用於以多種不同的比特速率傳輸媒體 數據的多個時隙，其中分配給這多種比特速率中每種的時隙數目的總和等 於時隙總數。採樣鎖定時基模塊210將產生中斷36作為依賴於音頻總線 214上的採樣速率的頻率。
在某些實施例中，任意的採樣速率(例如，44.1 kHz的CD標準)可 以利用指示符位(例如，有效位)經由音頻總線46被傳輸或路由，其中 指示符位向接收模塊22、 202-210和218指示新的有效採樣將從音頻總線 214被取得或提取以用於處理。當任意的採樣速率(例如，44.1 kHz採樣
速率)經由音頻總線214被傳輸，並且示例性有效位為高時，相應模塊
22、 202-210和218可以將數據作為有效數據接受。反之，當有效位變低 時，模塊22、 202-210和218從而被告知後續採樣可以不考慮。
儘管在一個實施例中，可變採樣速率可以經由音頻總線214被傳輸， 但是參數總線216可以以獨立於音頻總線214的採樣速率的固定採樣速率 (例如，48 kHz)傳輸控制數據。
在一個實施例中，音頻總線214傳輸將由各個模塊22、 202-210和 218處理的音頻數據。然而，參數總線216包括參數或處理數據，該數據 由關聯模塊22、 202-210和218用來定義關聯模塊22、 202-210和218的 功能(例如，算法)。因此，控制數據從而可以控制特定模塊22、 202-210和218將如何處理音頻總線214上的數據。例如，參數總線214可以 用來將濾波器參數傳輸到濾波器模塊206，將採樣速率轉換器參數傳輸到 採樣速率轉換器模塊204，將延遲數據傳輸到限定音頻數據將被延遲的期 間的模塊202，等等。因此，逐採樣或者基於時間的算法數據和基於塊的 算法數據可以被傳輸到DSP 22以執行所選算法。
將意識到，為了減少設備200中的任何處理等待時間，參數數據應當 在每個特定處理模塊22、 202-210和218將輸出處理過的音頻數據之前被 提供給每個處理模塊22、 202-210和218。因此，參數數據在音頻數據經 由音頻總線214到達特定處理模塊22、 202-210和218之前經由參數總線 216被傳輸到特定處理模塊22、 202-210和218。
本發明延伸到包括在被機器(例如，PC、處理器等)執行時致使該機 器執行這裡所述的任何功能的指令/軟體的機器可讀介質(例如， RAM)。在本說明書中，術語"機器可讀介質"應當被理解為包括能夠存 儲或者編碼用於由機器執行並且致使該機器執行本發明的任何方法之一的 指令序列的任何介質。因此，術語"機器可讀介質"應當被理解為包括但 不限於固態存儲器、光碟和磁碟以及載波信號。
因此，已描述了用於處理數字媒體流的方法和設備。儘管結合對數字 音頻流形式的數字媒體流的處理描述了本發明，但是應當意識到本發明可 以適用於處理任何其他數字媒體流，例如數字視頻流等。此外，儘管已結
合特定示例性實施例描述了本發明，但是很明顯在不脫離本發明寬廣的精 神和範圍的情況下，可以對這些實施例作出修改和改變。因此，說明書和 附圖應當被認為是說明性的而非限制性的。
權利要求
1.一種用於處理數字採樣的數字處理器，該處理器包括時域處理引擎，用於在時域中處理數字採樣；頻域處理引擎，用於在頻域中處理數字採樣；在所述數字處理器中設置的共享存儲器，利用所述共享存儲器可交換經時域處理的採樣和經頻域處理的採樣。
2. 如權利要求1所述的處理器，其中，所述時域處理引擎以逐採樣方 式處理數據採樣，並且所述頻域處理引擎以基於塊的方式處理數據採樣。
3. 如權利要求1所述的處理器，其中，所述時域處理引擎和所述頻域 處理引擎被集成在數位訊號處理器(DSP)晶片中。
4. 如權利要求3所述的處理器，其中，所述共享存儲器是所述DSP芯 片上設置的X和Y隨機存取存儲器(RAM)。
5. 如權利要求1所述的處理器，包括將所述處理器接口到數字採樣總 線的至少一個輸入/輸出緩衝器，所述數字採樣總線將所述數字採樣提供給 所述處理器並且從所述處理器接收經處理的數字採樣。
6. 如權利要求5所述的處理器，其中，所述數字採樣總線是採樣同步 的數字音頻總線和數字視頻總線之一。
7. 如權利要求6所述的處理器，其中，所述數字採樣總線在多個時隙 中傳輸所述數字採樣，所述多個時隙將數據採樣提供給所述處理器和從所 述處理器接收數據採樣。
8. 如權利要求5所述的處理器，包括用於從所述數字採樣總線接收數 據採樣的輸入緩衝器和用於將數據採樣提供給所述數字採樣總線的輸出緩 衝器。
9. 如權利要求8所述的處理器，其中，所述輸入緩衝器和輸出緩衝器 是往復式緩衝器。
10. 如權利要求9所述的處理器，包括基於所述數字採樣總線產生中 斷的中斷發生器，其中所述輸入緩衝器響應於所述中斷將輸入數據採樣傳 輸到所述處理器，並且所述輸出緩衝器響應於所述中斷將輸出數據採樣傳 輸到所述數字採樣總線。
11. 如權利要求5所述的處理器，其中，所述數字採樣被逐採樣地在所述DSP和所述數字採樣總線之間交換。
12. 如權利要求1所述的處理器，其中，所述處理器是線程交織數字 信號處理器(DSP)，並且數字採樣可經由所述共享存儲器在所述時域處 理引擎的線程和所述頻域處理引擎之間交換。
13. 如權利要求1所述的處理器，包括輸入緩衝器和輸出緩衝器，其 中所述處理器-從數字採樣總線有選擇地提取數字採樣以進行處理，所述數字採樣是 在分配給所述處理器的所述數字採樣總線的至少一個時隙中提供的； 有選擇地將經處理的數字採樣插入分配給其的時隙中；並且 沿所述數字採樣總線不加改變地傳遞其接收到的並且與其他處理設備 相關聯的數字採樣。
14. 如權利要求1所述的處理器，其 以逐採樣方式累積來自數字採樣總線的數字採樣； 標識已接收到一塊數字採樣的時間；在已接收到一個完整的塊後在所述頻域中處理所述塊；並且 將經處理的採樣塊以逐採樣方式傳輸到所述數字採樣總線。
15. 如權利要求1所述的處理器，其中，頻域處理在前臺例程中執 行，並且時域處理在後臺例程中執行，響應於中斷進入所述後臺例程。
16. 如權利要求15所述的處理器，其中，所述數字採樣總線是以環形 配置布置的時分復用總線。
17. 如權利要求16所述的處理器，其中，所述數字採樣總線包括 由時分復用時隙限定的多個媒體通道；以及包括用來向所述處理器標識每個媒體通道的通道標識數據的通道標識 路徑。
18. 如權利要求17所述的處理器，包括用來標識所述處理器接收到來 自每個通道的數字採樣的時間的標識符，其中所述中斷響應於所述標識符 而被產生。
19. 如權利要求1所述的處理器，其中，所述處理器被設置在數字音頻處理設備的超大規模集成電路(VLSI)中。
20. —種用於數字處理器中處理數據採樣的方法，該方法包括 在設置在所述數字處理器中的共享存儲器中存儲數據採樣存儲； 在時域中對在所述共享存儲器中提供的數字採樣進行處理；以及 在頻域中對在所述共享存儲器中提供的數字採樣進行處理，其中經時域處理的採樣和經頻域處理的採樣可經由所述共享存儲器交換。
21. 如權利要求20所述的方法，其中，在時域處理期間，數據採樣以 逐採樣方式被處理，並且在頻域中，數據採樣以基於塊的方式被處理。
22. 如權利要求20所述的方法，包括在單個集成數位訊號處理器 (DSP)晶片中在所述時域和所述頻域數據中處理數據採樣。
23. 如權利要求20所述的方法，其中，所述共享存儲器是所述DSP芯 片上設置的X和Y隨機存取存儲器(RAM)，該方法包括在所述RAM和 時域處理引擎之間以及所述RAM和頻域處理引擎之間交換採樣數據。
24. 如權利要求20所述的方法，包括經由至少一個輸入/輸出緩衝器將 所述處理器接口到數字採樣總線，所述輸入/輸出緩衝器將所述數字採樣提 供給所述處理器並且從所述處理器接收經處理的數字採樣。
25. 如權利要求24所述的方法，其中，所述數字採樣總線是採樣同步 的數字音頻總線和數字視頻總線之一。
26. 如權利要求25所述的方法，包括在多個時隙中在所述處理器和所 述採樣總線之間傳輸所述數字採樣，所述多個時隙將數據採樣提供給所述 處理器和從所述處理器接收數據採樣。
27. 如權利要求24所述的方法，包括從所述數字採樣總線經由輸入緩 衝器接收數據採樣和經由輸出緩衝器將數據採樣提供給所述數字採樣總 線。
28. 如權利要求27所述的方法，其中，所述輸入緩衝器和輸出緩衝器 是往復式緩衝器。
29. 如權利要求28所述的方法，包括基於所述數字採樣總線產生中 斷，其中所述輸入緩衝器響應於所述中斷將輸入數據採樣傳輸到所述處理 器，並且所述輸出緩衝器響應於所述中斷將輸出數據採樣傳輸到所述數字 採樣總線。
30. 如權利要求24所述的方法，其中包括在所述處理器和所述數字採 樣總線之間逐採樣地交換數字採樣。
31. 如權利要求20所述的方法，其中，所述處理器是線程交織數字信 號處理器(DSP)，並且該方法包括經由所述共享存儲器在時域處理引擎 的線程和頻域處理引擎之間交換數字採樣。
32. 如權利要求20所述的方法，其中所述處理器包括輸入緩衝器和輸 出緩衝器，該方法包括從數字採樣總線有選擇地提取數字採樣以進行處理，所述數字採樣是 在分配給所述處理器的所述數字採樣總線的至少一個時隙中提供的； 有選擇地將經處理的數字採樣插入分配給其的時隙中；並且 沿所述數字採樣總線不加改變地傳遞其接收到的並且與其他處理設備 相關聯的數字採樣。
33. 如權利要求20所述的方法，包括 以逐採樣方式累積來自數字採樣總線的數字採樣； 標識己接收到一塊數字採樣的時間；在己接收到一個完整的塊後在所述頻域中處理所述塊；並且 將經處理的採樣塊以逐採樣方式傳輸到所述數字採樣總線。
34. 如權利要求20所述的方法，包括 在前臺例程中執行頻域處理； 在後臺例程中執行時域處理；以及 響應於中斷進入所述後臺例程。
35. 如權利要求34所述的方法，包括以環形配置將所述數字採樣總線 布置為時分復用總線。
36. 如權利要求35所述的方法，包括在時分復用時隙中提供多個媒體通道；以及提供包括用來向所述處理器標識每個媒體通道的通道標識數據的通道 標識路徑。
37. 如權利要求36所述的方法，包括標識所述處理器接收到來自每個 通道的數字採樣的時間，並且響應於所述標識符而產生所述中斷。
38. 如權利要求20所述的方法，其中，該方法是在數字音頻處理設備 的超大規模集成電路(VLSI)中執行的。
39. —種機器可讀介質，該機器可讀介質包含在被所述機器執行時致 使所述機器執行以下步驟的指令序列在設置在數字處理器中的共享存儲器中存儲數據採樣； 在時域中對在所述共享存儲器中提供的數字採樣進行處理；以及在頻域中對在所述共享存儲器中提供的數字採樣進行處理，其中經時 域處理的採樣和經頻域處理的採樣可經由所述共享存儲器交換。
40. 如權利要求39所述的機器可讀介質，其中，所示指令致使所述機 器在時域處理期間以逐採樣方式處理數據採樣，並且在頻域處理期間以基 於塊的方式處理數據採樣。
41. 如權利要求39所述的機器可讀介質，其中，所述指令致使所述機 器在單個集成數位訊號處理器(DSP)晶片中在所述時域和所述頻域中處 理數據採樣。
42. 如權利要求39所述的機器可讀介質，其中，所述共享存儲器是所 述DSP晶片上設置的X和Y隨機存取存儲器(RAM),並且所述指令致 使所述機器在所述RAM和時域處理引擎之間以及所述RAM和頻域處理 引擎之間交換採樣數據。
43. 如權利要求39所述的機器可讀介質，其中，所述指令致使所述機 器在多個時隙中在所述處理器和採樣總線之間傳輸所述數字採樣，所述多 個時隙將數據採樣提供給所述處理器和從所述處理器接收數據採樣。
44. 如權利要求39所述的機器可讀介質，其中，所述指令致使所述機 器基於數字採樣總線產生中斷，並且其中輸入緩衝器響應於所述中斷將輸 入數據採樣傳輸到所述處理器，輸出緩衝器響應於所述中斷將輸出數據採 樣傳輸到所述數字採樣總線。
45. 如權利要求39所述的機器可讀介質，其中，所述指令致使所述機 器在所述處理器和所述數字採樣總線之間逐採樣地交換數字採樣。
46. 如權利要求39所述的機器可讀介質，其中，所述處理器是線程交 織數位訊號處理器(DSP)，並且其中所述指令致使所述機器經由所述共 享存儲器在時域處理引擎的線程和頻域處理引擎之間交換數字採樣。
47. 如權利要求39所述的機器可讀介質，其中，所述指令致使所述機器以逐採樣方式累積來自數字採樣總線的數字採樣； 標識已接收到一塊數字採樣的時間；在已接收到一個完整的塊後在所述頻域中處理所述塊；並且 將經處理的採樣塊以逐採樣方式傳輸到所述數字採樣總線。
48. 如權利要求39所述的機器可讀介質，其中，所述指令致使所述機器在前臺例程中執行頻域處理； 在後臺例程中執行時域處理；以及 響應於中斷進入所述後臺例程。
49. 如權利要求39所述的機器可讀介質，其中，所述指令致使所述機器在時分復用時隙中提供多個媒體通道；提供包括用來向所述處理器標識每個媒體通道的通道標識數據的通道 標識路徑；以及標識所述處理器接收到來自每個通道的數字採樣的時間，並且響應於 所述標識符而產生所述中斷。
全文摘要
本發明提供了用於處理數字採樣的方法和數字處理器。該處理器(20)可以包括用於在時域中處理數字採樣的時域處理引擎和用於在頻域中處理數字採樣的頻域處理引擎。在該處理器(20)中設置有共享存儲器(34)，利用該共享存儲器可交換經時域處理的採樣和經頻域處理的採樣。時域處理引擎可以以逐採樣的方式處理數據採樣，而頻域處理引擎以基於塊的方式處理數據採樣。處理引擎可以被集成在單個DSP晶片中。提供了產生中斷的中斷發生器，輸入緩衝器響響應於中斷將輸入數據採樣傳輸到處理器，並且輸出緩衝器響應於中斷將輸出數據採樣傳輸到數字採樣總線。
文檔編號G06F7/00GK101185057SQ200580021126
公開日2008年5月21日 申請日期2005年6月22日 優先權日2004年6月23日
發明者卡爾·K·威克蘭德 申請人:創新科技有限公司