納米晶體器件編程/擦除的方法
2023-05-07 08:43:06 3
專利名稱：納米晶體器件編程/擦除的方法
技術領域：
本發明涉及一種提高納米晶體器件耐用性的編程/擦除的方法。
背景技術
目前存儲器技術正向提高集成度以及縮小元件尺寸的方向發展，用戶使用存儲 器時，經常要對存儲器進行保存和刪除信息並更新資料，因此，就涉及到存儲器的編程 (Program)和擦除(Erase)問題。除要求存儲器具有高存儲能力，低功耗及高可靠性外，對 存儲器的耐久性(Endurance)也提出了高要求，所述耐久性即存儲器可以經受編程/擦除 循環(P/E cycling)的總次數。例如，快閃記憶體一般要求耐久性在1萬次到10萬次以上，有些 特殊應用(如智慧卡，微控制器)甚至要求高於100萬次的耐久性。
通常，存儲器都是由晶體單元組織成的，請參閱圖1，圖1是一種現有技術的納米 晶體(Nanocrystal)的結構示意圖。所述納米晶體包括襯底11、設置於所述襯底11的漏極 12、源極13、隧穿氧化層(Tunneling Oxide) 14、柵極18以及設置與所述柵極18和所述隧 穿氧化層14之間的多晶矽(Polysilicon)層17、高溫氧化物(High Temperature Oxide, HT0)層16、電荷捕獲層15。優選的，所述電荷捕獲層15是氮化矽內嵌納米矽晶體(Si-NCs) 層。
當對所述納米晶體進行編程時，在所述柵極18上施加偏壓Vgp、所述漏極12上施 加偏壓Vdp、所述源極13上施加偏壓Vsp、所述襯底11上施加偏壓Vsp。在偏壓作用下，即 會產生大的溝道電流，且所述漏極12或者所述源極13端被高溝道電場所加速而產生熱電 子，其動能足可克服所述隧穿氧化層14的能量阻礙，再加上所述柵極18上施加的偏壓，使 得熱電子從所述漏極12或者所述源極13端注入所述電荷捕獲層15中，從而在接近所述漏 極12或者所述源極13端上方的電荷捕獲層15中局部性地存儲。
當對所述納米晶體進行擦除時，在所述柵極18上施加偏壓Vge、所述漏極12上施 加偏壓Vde、所述源極13上施加偏壓Vse、所述襯底11上施加偏壓Vse。在偏壓作用下，所 述襯底11與所述柵極18之間形成電壓差，從而建立一個大的電場，並可以利用負柵極電壓 F-N隧穿效應使電子從所述電荷捕獲層15中拉出至溝道中。
請參閱圖2，圖2是現有技術的納米晶體的編程控制電壓和擦除控制電壓的示意 圖。由圖可見，在一個編程或者擦除周期內，所述編程控制電壓或者擦除控制電壓保持不變 (mono pulse)，即在編程或者擦除開始的時間時，會產生較大的瞬間溝道電場。當對所述納 米晶體的編程/擦除循環次數增加時，所述納米晶體的編程閾值電壓(Vtp)和擦除閾值電 壓(Vte)快速升高，如圖3所示，所述納米晶體的耐用性較差。發明內容
本發明的目的在於提供一種能夠提高耐用性的納米晶體器件編程/擦除的方法。
一種納米晶體器件編程/擦除的方法，所述納米晶體器件的編程控制電壓或者擦 除控制電壓幅值漸變升高。
本發明優選的一種技術方案，所述納米晶體器件的編程控制電壓或者擦除控制電 壓幅值呈階梯狀漸變升高。
本發明優選的一種技術方案，所述納米晶體器件的編程控制電壓或者擦除控制電 壓幅值線性漸變升高。
本發明優選的一種技術方案，所述納米晶體器件為納米晶體存儲器。
本發明優選的一種技術方案，所述納米晶體為半導體或金屬納米晶。
與現有技術相比，本發明的方法將納米晶體器件的編程控制電壓或者擦除控制電 壓漸變升高，從而使得施加在所述納米晶體的溝道電場漸變升高，當對所述納米晶體的編 程/擦除循環次數增加時，所述納米晶體的編程閾值電壓和擦除閾值電壓保持穩定，從而 提高了所述納米晶體的耐用性。
圖1是一種現有技術的納米晶體的結構示意圖。
圖2是現有技術的納米晶體的編程控制電壓和擦除控制電壓的示意圖。
圖3是現有技術的納米晶體的編程閾值電壓和擦除閾值電壓隨編程/擦除循環次 數的變化趨勢圖。
圖4是本發明的納米晶體的編程控制電壓和擦除控制電壓的示意圖。
圖5是本發明的納米晶體的編程閾值電壓和擦除閾值電壓隨編程/擦除循環次數 的變化趨勢圖。
具體實施方式
為使本發明的目的、技術方案和優點更加清楚，下面結合附圖對本發明作進一步 的詳細描述。
本發明的納米晶體器件的編程控制電壓或者擦除控制電壓漸變升高。請參閱圖4， 圖4是本發明的納米晶體的編程控制電壓和擦除控制電壓的示意圖。所述納米晶體器件的 編程控制電壓或者擦除控制電壓呈階梯狀漸變升高。當對所述納米晶體進行編程時，在所 述柵極18上施加偏壓Vgp、所述漏極12上施加偏壓Vdp、所述源極13上施加偏壓Vsp、所述 襯底11上施加偏壓Vsp。通常，所述襯底偏壓Vsp為0，所述源極13偏壓Vsp或者所述漏 極12偏壓Vdp中的一個為0，因此，所述柵極18與所述源極13或者所述柵極18與所述漏 極12之間形成編程控制電壓，所述編程控制電壓呈階梯狀漸變升高，如圖所示。在所述偏 壓作用下，編程開始一段時間內，所述源極13端產生較小的溝道電場，電子在所述較小的 溝道電場下加速，然後，所述偏壓作用階段性逐步增大，所述源極13端產生的溝道電場也 階段性逐步增大，最終使得熱電子從所述漏極12或者所述源極13端注入所述電荷捕獲層 15中，從而在接近所述漏極12或者所述源極13端上方的電荷捕獲層15中局部性地存儲。
當對所述納米晶體進行擦除時，在所述柵極18上施加偏壓Vge、所述漏極12上施 加偏壓Vde、所述源極13上施加偏壓Vse、所述襯底11上施加偏壓Vse。通常，所述襯底偏 壓Vsp、所述源極13偏壓Vsp、所述漏極12偏壓Vdp為0，因此，所述柵極18與所述襯底11 之間形成擦除控制電壓，所述擦除控制電壓呈階梯狀漸變升高。在所述擦除控制電壓作用 下，所述襯底11與所述柵極18之間逐步形成較大的電壓差，從而逐步建立一個大的電場，並可以利用負柵極電壓F-N隧穿效應使電子從所述電荷捕獲層15中拉出至溝道中。
與現有技術相比，本發明的方法將納米晶體器件的編程控制電壓或者擦除控制電 壓漸變升高，即在一個編程或者擦除周期內，所述編程控制電壓或者擦除控制電壓分階段 逐步升高(multiple stress)，從而降低了編程/擦除初期隧穿氧化層上的瞬態電場，同時 保持相當的存儲窗口。當對所述納米晶體的編程/擦除循環次數增加時，所述納米晶體的 編程閾值電壓和擦除閾值電壓保持穩定，如圖5所示，從而提高了所述納米晶體的耐用性。
在上述的納米晶體器件編程/擦除的方法中，所述納米晶體器件的編程控制電壓 或者擦除控制電壓呈階梯狀漸變升高，但並不限於上述實施方式所述，所述納米晶體器件 的編程控制電壓或者擦除控制電壓也可線性漸變升高。
本發明的納米晶體器件編程/擦除的方法也可以應用在其他晶體器件的編程/擦 除過程中，並不限於上述實施方式所述。
本發明的納米晶體器件可以為快閃記憶體、智慧卡，微控制器或者其他具有存儲功能的 晶體存儲器。
本發明的納米晶體可以為半導體或金屬納米晶。
在不偏離本發明的精神和範圍的情況下還可以構成許多有很大差別的實施例。應 當理解，除了如所附的權利要求所限定的，本發明不限於在說明書中所述的具體實施例。
權利要求
1.一種納米晶體器件編程/擦除的方法，其特徵在於，所述納米晶體器件的編程控制 電壓或者擦除控制電壓幅值漸變升高。
2.如權利要求1所述的納米晶體器件編程/擦除的方法，其特徵在於，所述納米晶體器 件的編程控制電壓或者擦除控制電壓幅值呈階梯狀漸變升高。
3.如權利要求1所述的納米晶體器件編程/擦除的方法，其特徵在於，所述納米晶體器 件的編程控制電壓或者擦除控制電壓幅值線性漸變升高。
4.如權利要求1到3中任意一項所述的納米晶體器件編程/擦除的方法，其特徵在於， 所述納米晶體器件為納米晶體存儲器。
5.如權利要求1到3中任意一項所述的納米晶體器件編程/擦除的方法，其特徵在於， 所述納米晶體為半導體或金屬納米晶。
全文摘要
本發明涉及一種納米晶體器件編程/擦除的方法，所述納米晶體器件的編程控制電壓或者擦除控制電壓幅值漸變升高。本發明的納米晶體器件編程/擦除的方法能夠提高納米晶體器件的耐用性。
文檔編號G11C16/34GK102034539SQ201010519468
公開日2011年4月27日 申請日期2010年10月25日 優先權日2010年10月25日
發明者孔蔚然, 張博, 曹子貴, 王永 申請人:上海宏力半導體製造有限公司