利用低壓元件實現的低漏電高壓電源靜電放電保護電路的製作方法

2023-08-07 00:39:01 2

專利名稱：利用低壓元件實現的低漏電高壓電源靜電放電保護電路的製作方法
技術領域：
本發明涉及一種靜電放電(electrostatic discharge，簡稱ESD)保護電路(clamp circuit)，特別是涉及一種利用低壓元件實現的低漏電高壓電源靜電放電保護電路。
背景技術：
一般的靜電放電保護電路都配置在電子系統的電源端和接地端之間。理想的靜 電放電保護電路在電子系統正常操作時必須完全關閉，不應該有漏電。如果出現靜電放 電脈衝(ESD pulse)，靜電放電保護電路必須導通，將靜電放電脈衝自電源端導入接地 端，以保護電子系統。在納米級的互補金屬氧化物半導體(complementary metal oxidesemiconductor，簡 稱CMOS)製程中，柵極氧化物(gate oxide)隨著製程技術的演進而變薄，工作電壓也隨 著降低。然而在一個電子系統中，經常存在多個操作在不同工作電壓的子系統，集成電 路為了相容於不同的工作電壓，傳統方法會以較厚的柵極氧化層來製造可承受較高電壓 的子系統，藉此避免柵極氧化層遭受過度電性應力(electrical overstress，EOS)的問題。 然而，在製造過程中增加一道額外的光掩膜來製造厚柵極氧化層，會增加製程複雜度， 產品良率可能因此下降，整體生產成本也隨之增加。為了降低生產成本，只使用薄柵極氧化層的低壓元件來實現可耐高工作電壓的 電路已經是熱門的研究主題，靜電放電保護電路也不例外。圖1是現有習知的一種靜電放電保護電路的電路圖。圖1的靜電放電保護電路 全部使用低壓元件，假設這些低壓元件本身只能承受VDD的工作電壓，圖1的電路則能 承受兩倍VDD的工作電壓。也就是說，電源端210所提供的工作電壓Hi-Vcc為VDD 的兩倍。圖1的靜電放電保護電路分為三部分放電路徑202、控制電路204、以及 P通道金屬氧化物半導體場效應電晶體(p-channel metal oxidesemiconductor field effect transistor,簡稱PMOS電晶體)302和304組成的分壓電路。PMOS電晶體302和304皆 以二極體方式連接(diode-connected)。上述的分壓電路將工作電壓Hi-Vcc均分為二等 份，使電源端210和節點303之間的跨壓等於VDD，並且使節點303和接地端之間的跨 壓也等於VDD。如此就能使圖1電路中的每一個低壓元件正常操作，不至於遭受過度電 性應力。控制電路204在電子系統正常工作時會關閉PMOS電晶體206和208，使放電路 徑202截止。如果電源端210出現靜電放電脈衝，控制電路204會開啟PMOS電晶體206 和208，使放電路徑202導通，將靜電放電脈衝導入接地端，以保護電子系統。圖2是現有習知的另一種靜電放電保護電路的電路圖。圖2和圖1的靜電放電 保護電路有相同的工作原理，差別是圖2的控制電路204比較簡化。在傳統的製程下，電路元件的漏電都很輕微。以圖1和圖2的電路為例，其中的 控制電路204和放電路徑202漏電並不明顯，所以分壓電路不需要提供太大的驅動電流，靜電放電保護電路的整體漏電並不嚴重。然而，在目前的納米級先進位程，因為低壓元件各方面的尺寸都有縮減，控制 電路204和放電路徑202的漏電會顯著增加，因此分壓電路必須提供很大的驅動電流，來 維持正確的分壓，例如將節點303的電壓維持在VDD。由於分壓電路必須提供大電流， 而且分壓電路本身也是由低壓元件組成，使得分壓電路的漏電更加嚴重，佔了整個靜電 放電保護電路的漏電流(leakage current)的絕大部分；此外，分壓電路所佔用的電路布局 面積也無法縮減。由於漏電問題，在先進位程中使用如圖1和圖2所示的靜電放電保護 電路，已經不符合節約能源和降低成本的考量原則。圖3是現有習知的另一種靜電放電保護電路的電路圖。圖3的靜電放電保護電 路同樣使用低壓元件，假設這些低壓元件本身只能承受VDD的工作電壓，圖3的電路則 能承受三倍VDD的 工作電壓。圖3的靜電放電保護電路，其工作原理和圖1、圖2的靜電放電保護電路相同。 圖3的靜電放電保護電路包括放電路徑110、控制電路120、以及分壓電路130，其中放電 路徑110包括矽控整流器(silicon-controlledrectifier，簡稱SCR) 115。分壓電路130利用 六個串聯的以二極體方式連接的PMOS電晶體Mdl_Md6，將三倍VDD的工作電壓均分 為三等份，以確保圖3電路中的每一個低壓元件不會遭受過度電性應力。控制電路120 會在發生靜電放電脈衝時，輸出觸發電流I_trig，使放電路徑110導通，將靜電放電脈衝 導入接地端。由於工作原理和圖1、圖2的靜電放電保護電路相同，圖3的靜電放電保護電路 在先進位程下同樣有嚴重漏電的問題。由此可見，上述現有的靜電放電保護電路在結構與使用上，顯然仍存在有不便 與缺陷，而亟待加以進一步改進。為了解決上述存在的問題，相關廠商莫不費盡心思來 謀求解決之道，但長久以來一直未見適用的設計被發展完成，而一般產品又沒有適切結 構能夠解決上述問題，此顯然是相關業者急欲解決的問題。因此如何能創設一種新型結 構的利用低壓元件實現的低漏電高壓電源靜電放電保護電路，實屬當前重要研發課題之 一，亦成為當前業界極需改進的目標。

發明內容
本發明的目的在於，克服現有的靜電放電保護電路存在的缺陷，而提供一種新 型結構的利用低壓元件實現的低漏電高壓電源靜電放電保護電路，所要解決的技術問題 是使其以低壓元件構成，可承受高壓電源，而且可解決傳統電路在先進位程的漏電問 題，適用於有多種工作電壓的電子系統，非常適於實用。本發明的目的及解決其技術問題是採用以下技術方案來實現的。為達到上述目 的，依據本發明的利用低壓元件實現的低漏電高壓電源靜電放電保護電路，包括完全相 同的多個模塊電路，其中第一個模塊電路的電源端耦接靜電放電保護電路的電源端，其 餘每一個模塊電路的電源端耦接上一個模塊電路的接地端，最後一個模塊電路的接地端 耦接靜電放電保護電路的接地端。每一上述模塊電路包括一傳導路徑以及一偵測電路。 傳導路徑耦接所屬模塊電路的電源端。偵測電路耦接所屬模塊電路的電源端、接地端與 上述傳導路徑。若模塊電路的電源端的電壓上升速度超過一臨界值，則偵測電路使傳導路徑導通。在本發明的一實施例中，每一上述模塊電路的傳導路徑耦接於模塊電路的電源 端與接地端之間，將一靜電放電脈衝自模塊電路的電源端傳導至模塊電路的接地端。在本發明的一實施例中，上述的靜電放電保護電路更包括一放電路徑。此放電 路徑耦接於靜電放電保護電路的電源端與接地端之間，將靜電放電脈衝自上述電源端導 入上述接地端。其中，最後一個模塊電路的傳導路徑耦接此放電路徑，並輸出一觸發信 號，使放電路徑導通。其餘每一模塊電路的傳導路徑耦接於所屬模塊電路的電源端與接 地端之間，傳送上述觸發信號。在本發明的一實施例中，每一上述偵測電路包括PMOS電晶體、電阻、電容、 以及三個反相器。PMOS電晶體耦接於所屬模塊電路的電源端與第一節點之間。電阻耦 接於第一節點與第二節點之間。電容耦接於第二節點與所屬模塊電路的接地端之間。第 一反相器耦接第二節點，接收第二節點的電壓。第二反相器耦接第一反相器，接收第一 反相器的輸出。第三反相器耦接第一節點與第二反相器，接收 第一節點的電壓。第三反 相器的輸出使對應的傳導路徑導通或截止。在本發明的一實施例中，上述的第一反相器和第二反相器的高壓端皆耦接第一 節點。第一反相器和第二反相器的低壓端皆耦接所屬模塊電路的接地端。第三反相器的 高壓端耦接所屬模塊電路的電源端。第三反相器的低壓端耦接第二反相器的輸出端。在本發明的一實施例中，上述的靜電放電保護電路更包括一分壓電路。此分壓 電路耦接於靜電放電保護電路的電源端與接地端之間，並耦接每一上述模塊電路的電源 端與接地端。此分壓電路將靜電放電保護電路的電源端與接地端之間的跨壓均分，使每 一上述模塊電路的電源端與接地端之間的跨壓相等。本發明的目的及解決其技術問題還採用以下的技術方案來實現。為達到上述目 的，依據本發明的利用低壓元件實現的低漏電高壓電源靜電放電保護電路，包括PMOS 電晶體、電容、電阻、三個反相器、以及傳導路徑。PMOS電晶體耦接於電源端與第一 節點之間。電阻耦接於第一節點與第二節點之間。電容耦接於第二節點與接地端之間。 第一反相器耦接第二節點，接收第二節點的電壓。第二反相器耦接第一反相器，接收第 一反相器的輸出。第三反相器耦接第一節點與第二反相器，接收第一節點的電壓。傳導 路徑耦接電源端，根據第三反相器的輸出而導通或截止。本發明的目的及解決其技術問題另外還採用以下技術方案來實現。為達到上述 目的，依據本發明提出的利用低壓元件實現的低漏電高壓電源靜電放電保護電路，包括 PMOS電晶體、反應電路、反相器、以及傳導路徑。PMOS電晶體耦接於電源端與一第 一節點之間。反應電路耦接於第一節點，可偵測電源端的靜電放電脈衝，並將偵測結果 反映至一第二節點與上述第一節點。反相器耦接第一節點，接收第一節點的電壓，以根 據第一節點與第二節點的電壓作對應的輸出。傳導路徑耦接電源端，根據反相器的輸出 而導通或截止。本發明與現有技術相比具有明顯的優點和有益效果。藉由上述技術方案，本 發明利用低壓元件實現的低漏電高壓電源靜電放電保護電路至少具有下列優點及有益效 果本發明的靜電放電保護電路以完全對稱的模塊電路達成自我分壓，將較高的工作電 壓均分至低壓元件可承受的範圍，因此可完全以低壓元件組成。在製程中不需要厚柵極氧化層的額外光掩膜，可簡化製程，提高產品良率，降低成本。本發明的靜電放電保護 電路不需要額外的分壓電路，所以能大幅改善傳統電路在先進位程的漏電問題，每一個 模塊電路中也有降低漏電的設計。綜上所述，本發明是有關於一種利用低壓元件實現的低漏電高壓電源靜電放電 保護電路，包括完全相同的多個模塊電路，其中第一個模塊電路的電源端耦接靜電放電 保護電路的電源端，其餘每一個模塊電路的電源端耦接上一個模塊電路的接地端，最後 一個模塊電路的接地端耦接靜電放電保護電路的接地端。每一上述模塊電路包括一傳導 路徑以及一偵測電路。偵測電路耦接所屬模塊電路的電源端、接地端與上述傳導路徑。 若模塊電路的電源端的電壓上升速度超過一臨界值，則偵測電路使傳導路徑導通。上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的技術手 段，而可依照說明書的內容予以實施，並且為了讓本發明的上述和其他目的、特徵和優 點能夠更明顯易懂，以下特舉較佳實施例，並配合附圖，詳細說明如下。



圖1至圖3是現有習知的三種靜電放電保護電路的電路圖。圖4是依照本發明一實施例的一種靜電放電保護電路的示意圖。圖5是依照本發明另一實施例的一種靜電放電保護電路的示意圖。圖6是圖4的靜電放電保護電路的電路圖。圖7是圖5的靜電放電保護電路的電路圖。圖8是依照本發明另一實施例的一種靜電放電保護電路的電路圖。圖9是圖8的靜電放電保護電路在正常啟動時的各節點電壓和漏電流。圖10和圖11是圖8的靜電放電保護電路遭遇靜電放電脈衝時的各節點電壓和觸 發電流。圖12是現有習知的一種靜電放電保護電路遭遇電源雜訊時的工作電壓和觸發電壓。圖13是圖8的靜電放電保護電路遭遇電源雜訊時的工作電壓和觸發電壓。110:放電路徑115:矽控整流器120:控制電路130:分壓電路202:放電路徑204:控制電路210、303、315、346 電路節點 300:靜電放電保護電路206、208、302、304、306、318、340、344、348 PMOS 電晶體312、316、322、342 NMOS 電晶體 307 電阻308、324、326、345 電容 410、430 模塊電路420 偵測電路412、450 電源端414、455 接地端470 放電路徑801-805 電路節點810 模塊電路820:偵測電路850:電源端855 接地端870 放電路徑a-v 電路節點Cl 電容
Dl、D2 二極體I_trig:電流信號II、12、13:反相器 M1-M4、M6、Mdl_Md6、Mpl-Mp5 PMOS 電晶體M5、Mnl NMOS 電晶體Mcl 電容PU P2 PMOS 電晶體Rl、R2 電阻Hi-Vcc> VDD 工作電壓 VSS:接地電壓
具體實施例方式為更進 一步闡述本發明為達成預定發明目的所採取的技術手段及功效，以下結 合附圖及較佳實施例，對依據本發明提出的利用低壓元件實現的低漏電高壓電源靜電放 電保護電路其具體實施方式
、結構、特徵及其功效，詳細說明如後。有關本發明的前述及其他技術內容、特點及功效，在以下配合參考圖式的較佳 實施例的詳細說明中將可清楚呈現。通過具體實施方式
的說明，當可對本發明為達成預 定目的所採取的技術手段及功效獲得一更加深入且具體的了解，然而所附圖式僅是提供 參考與說明之用，並非用來對本發明加以限制。圖4是依照本發明一實施例的一種靜電放電保護電路的示意圖，圖6則是圖4的 靜電放電保護電路的電路圖，以下說明請參照圖4和圖6。本實施例的靜電放電保護電路包括多個完全相同的模塊電路，例如圖4所繪示 的模塊電路410和430，這些模塊電路以串聯方式耦接；各模塊電路具有相同的電路架 構、元件組合與組態配置(configuration)。每個模塊電路有一個電源端和接地端，例如模 塊電路410有電源端412和接地端414。這些模塊電路之中，第一個模塊電路的電源端耦 接靜電放電保護電路的電源端450，其餘每一個模塊電路的電源端耦接上一個模塊電路的 接地端，最後一個模塊電路的接地端耦接靜電放電保護電路的接地端455。本實施例的靜電放電保護電路可以完全用低壓元件組成。因為有多個完全相同 的模塊電路串接在靜電放電保護電路的電源端450與接地端455之間，這些模塊電路本身 就有分壓功能，可將電源端450提供的工作電壓均分至低壓元件可承受的程度。例如， 假設每個低壓元件在設計時的工作電壓是VDD，而靜電放電保護電路的工作電壓是η倍 VDD, η為2以上的正整數，則靜電放電保護電路可以包括η個模塊電路，將每個模塊 電路的跨壓均分為VDD。如此就能使每一個低壓元件正常操作，不至於遭受過度電性應 力。由於模塊電路自身具有分壓功能，本實施例的靜電放電保護電路不需要圖1、圖 2的202以及圖3的130這一類傳統的分壓電路。省去傳統的分壓電路，也就除去了傳統 分壓電路的嚴重漏電和大面積，如此可大幅改善整個靜電放電保護電路的漏電問題，也 能減少電路面積。每個模塊電路包括一個傳導路徑和一個偵測電路，例如圖6的模塊電路410包括 偵測電路420以及PMOS電晶體Ρ2所構成的傳導路徑。PMOS電晶體Ρ2根據偵測電路 420的輸出而導通或截止。偵測電路420耦接模塊電路410的電源端412、接地端414與 傳導路徑Ρ2。偵測電路420的作用是偵測靜電放電脈衝，如果電源端412的電壓上升速 度超過預設的臨界值，表示有靜電放電脈衝，偵測電路420會開啟PMOS電晶體Ρ2，使 傳導路徑導通。
如圖4所示，每一個模塊電路的傳導路徑P2耦接於所屬模塊電路的電源端與接 地端之間。如果靜電放電保護電路的電源端450出現靜電放電脈衝，每一個模塊電路其 中的偵測電路都會使對應的傳導路徑導通，將靜電放電脈衝自所屬模塊電路的電源端傳 導至所屬模塊電路的接地端。如此，靜電放電脈衝就會從電源端450被導入接地端455， 達到保護電子系統的目的。為了減少漏電，本發明可適當地限制上述PMOS電晶體P2的尺寸，雖然這可能 會使傳導路徑的導電能力降低，但本發明可使用如圖5和圖7所示的增強性設計。圖5 是依照本發明另一實施例的一種靜電放電保護電路的示意圖，而圖7是圖5的靜電放電保 護電路的電路圖。圖5的靜電放電保護電路增加了放電路徑470。放電路徑470耦接於 靜電放電保護電路的電源端450與接地端455之間。除了最後一個模塊電路以外，每一 個模塊電路的傳導路徑P2耦接於所屬模塊電路的電源端與接地端之間，如模塊電路410 所示。最後一個模塊電路的傳導路徑P2則耦接於所屬模塊電路的電源端與放電路徑470 之間，如模塊電路430所示。請注意模塊電路430和各模塊電路410仍可以是相同的電 路，具有相同的電路架構與元件組合。當靜電放電保護電路的電源端450出現靜電放電脈衝，每一個模塊電路內的偵 測電路會使對應的傳導路徑導通。靜電放電脈衝會產生觸發信號，觸發信號會沿著每一 個模塊電路的傳導路徑一路傳送至放電路徑470，使放電路徑470導通，將 靜電放電脈衝 自靜電放電保護電路的電源端450導入靜電放電保護電路的接地端455。上述的觸發信號 可以是電流信號或電壓信號。放電路徑470可以使用矽控整流器(SCR)或場氧化層晶體 管(field-oxide device,簡稱FOD)等元件來組成。如果放電路徑470使用不含氧化層的 元件，例如矽控整流器，則其漏電量可以忽略不計，可兼具提高導電能力與減少漏電的 功效。以下配合圖8至圖11說明本發明一實施例其中，偵測電路的細節與其運作原 理。圖8為依照本發明一實施例的一種靜電放電保護電路的電路圖。為了簡潔起見，圖 8的靜電放電保護電路僅包括一個模塊電路810。模塊電路810包括偵測電路820以及 PMOS電晶體P2構成的傳導路徑。850是圖8的靜電放電保護電路和模塊電路810的共 同電源端，855是圖8的靜電放電保護電路和模塊電路810的共同接地端。偵測電路820包括PMOS電晶體P1、電阻R1、電容Cl、以及三個反相器II、 12、13。每個反相器有四個端點，分別是輸入端、輸出端、高壓端、以及低壓端。其中， 高壓端也就是反相器的PMOS電晶體的源極(source)，低壓端也就是反相器的N通道金屬 氧化物半導體場效應電晶體(n-channelmetal oxide semiconductor field effect transistor,簡 稱NMOS電晶體)的源極。PMOS電晶體Pl耦接於電源端850與節點801之間。電阻 Rl耦接於節點801與節點802之間。電容Cl耦接於節點802與接地端855之間。電阻 Rl與電容Cl可形成一反應電路，節點801與802可分別視為一第一節點與一第二節點。 反相器Il的高壓端耦接節點801，低壓端耦接接地端855，輸入端耦接節點802，接收節 點802的電壓，輸出端耦接節點803，提供節點803的電壓。反相器12的高壓端同樣耦 接節點801，低壓端同樣耦接接地端855，輸入端耦接節點803，接收節點803的電壓，輸 出端耦接節點804，提供節點804的電壓。反相器Il與12可視為一組合電路。反相器 13的高壓端耦接電源端850，低壓端耦接節點804，輸入端耦接節點801，接收節點801的電壓，輸出端耦接節點805，提供節點805的電壓。節點805的電壓也就是PMOS晶體 管P2的柵極(gate)電壓。因此，反相器13的輸出可使傳導路徑P2導通或截止。偵測電路820是利用電容Cl的充電速度來區分正常的工作電壓和突發的靜電放 電脈衝；等效上，根據此充電速度，即可為電源端的電壓上升速度定義出一臨界值(臨 界速度)。根據一典型參數的實施例，圖9是圖8的靜電放電保護電路在正常啟動時的 工作電壓VDD、節點801至805的電壓、以及模塊電路810的漏電流。正常啟動時，電 源端850提供的工作電壓VDD約在100微秒(microsecond)的時間內從OV上升到1V(也 就是VDD的額定電壓值)，VDD的上升使PMOS電晶體Pl導通。此時VDD的上升速 度低於設計時的預設臨界速度，電容Cl的充電速度能跟上，所以節點801和802的電壓 同步上升。對於反相器Il和12而言，節點801的電壓是邏輯高電位，節點802的電壓同 樣是邏輯高電位。所以反相器Il接收節點802的邏輯高電位，輸出節點803的邏輯低電 位，而反相器12接收節點803的邏輯低電位，輸出節點804的邏輯高電位。但是對於反 相器13而言，電源端850的工作電壓VDD才是邏輯高電位，節點801和804的電壓只有 0.2V,相比之下都是邏輯低電位。所以反相器13的NMOS電晶體截止，而PMOS晶體 管導通，使節點805的電壓等於(或趨近於)工作電壓VDD，進而使傳導路徑的PMOS 電晶體P2截止，因此不會送出觸發電流使放電路徑870導通。
PMOS電晶體Pl是偵測電路820本身的低漏電設計。正常啟動時，節點805的 電壓逐步上升，最終會使PMOS電晶體Pl截止不導通，使電容Cl不再充電。如圖9所 示，電容Cl僅充電到0.2V為止，和IV的工作電壓VDD相比並不多，這樣可以減少電 容Cl和整個模塊電路810的漏電。如圖9所示，模塊電路810的漏電流不超過0.15微 安培(μΑ)。因為這樣，電容Cl不必為了減少漏電而特別使用厚氧化層，可以減少電路 面積。圖10是圖8的靜電放電保護電路在遭遇靜電放電脈衝時的工作電壓VDD、節點 801至805的電壓、以及傳導路徑Ρ2輸出的觸發電流。靜電放電脈衝使工作電壓VDD 在10納秒(nanosecond)之內就從OV上升到2V，VDD的上升使PMOS電晶體Pl導通。 此時VDD的上升速度高於設計時的預設臨界速度，電容Cl的充電速度無法跟上，所以 節點801的電壓和工作電壓VDD同步上升，而節點802的電壓卻不能同步上升。對於反 相器Il和12而言，節點801的電壓(2V)是邏輯高電位，節點802的電壓相對變成是邏輯 低電位。所以反相器Il接收節點802的邏輯低電位，輸出節點803的邏輯高電位，而反 相器12接收節點803的邏輯高電位，輸出節點804的邏輯低電位。對於反相器13而言， 電源端850和節點801的電壓都是邏輯高電位，節點804的電壓是邏輯低電位。所以反 相器13的PMOS電晶體截止，而NMOS電晶體導通，拉低節點805的電壓，進而使傳導 路徑的PMOS電晶體P2導通，並送出觸發電流進一步使放電路徑870也一併導通。圖11是圖8的靜電放電保護電路在遭遇另一個更強的靜電放電脈衝時的工作電 壓VDD、節點801至805的電壓、以及傳導路徑P2輸出的觸發電流。圖11的靜電放電 脈衝使工作電壓VDD在10納秒之內就從OV上升到5V。圖11和圖10的情況很類似， 故不予贅述。如圖12所示，某些傳統的靜電放電保護電路，在工作電壓VDD出現雜訊/突波 之後，用來開啟放電路徑的觸發電壓不會回到0V，而是出現栓鎖(latch)現象，維持在一個非零 電壓(在圖12的例子中，是維持於IV左右)。這樣的栓鎖現象會造成電路持續漏 電，並不理想。另一方面，圖8的本發明實施例沒有上述的栓鎖問題。如圖13所示， 工作電壓VDD的雜訊會使PMOS電晶體Pl和P2導通，提供觸發電壓(也就是電阻R2 的跨壓)。但因為電阻Rl和電容Cl的放電路徑，放電之後會使各節點電壓回到雜訊發 生前的電壓準位，雜訊消散之後會使PMOS電晶體Pl和P2截止，使觸發電壓回到0V。以上實施例的靜電放電保護電路本身就能分壓，並不需要額外的分壓電路。不 過，即使增加了分壓電路，也不會影響以上實施例的靜電放電保護電路的運作。例如圖4 和圖5的實施例中，可以在多個模塊電路旁邊增加一個分壓電路(未繪示)，提供驅動各 模塊電路的電流。這個分壓電路可以耦接於靜電放電保護電路的電源端450與接地端455 之間，並耦接每一個模塊電路的電源端與接地端，例如耦接模塊電路410的電源端412與 接地端414。如前所述，分壓電路可將靜電放電保護電路的電源端與接地端之間的跨壓 均分，進一步確保每一個模塊電路的電源端與接地端之間的跨壓相等。舉例來說，若有 η個模塊電路410應用於η倍VDD的電子系統中，則此分壓電路中可包括η個相同的分 壓元件(如電阻、二極體或電晶體)，每一分壓元件相互串連的兩端分別連接至一對應模 塊電路410的電源端與接地端。由於以上實施例的模塊電路本身就能分壓，上述的分壓 電路不需要很大的驅動能力，不會有嚴重漏電問題，也不需要佔用很大的布局面積。綜上所述，本發明的靜電放電保護電路完全以低壓元件組成，而且可承受高壓 電源，不會使其中的元件遭受過度電性應力，適用於有多種工作電壓的電子系統。由於 完全使用低壓元件，本發明的靜電放電保護電路不需要厚柵極氧化層的額外光掩膜，可 以簡化製程，提高產品良率，降低成本。本發明的靜電放電保護電路不需要傳統的分壓 電路，因此能降低漏電，並減少電路面積。此外，本發明的靜電放電保護電路其中的模 塊電路本身也有降低漏電和減少面積的設計。另外，本發明的模塊化設計概念可使本發 明能使相同設計的模塊電路適用於不同工作電壓的不同電子系統。在圖4、圖5的實施 例中，若有需要，模塊電路430與接地端455之間也可設置電路；而第一個模塊電路410 的電源端412與電源端450之間也可視需要設置相關電路。以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限 制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本專業 的技術人員，在不脫離本發明技術方案範圍內，當可利用上述揭示的技術內容作出些許 更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發 明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技 術方案的範圍內。
權利要求
1.一種利用低壓元件實現的低漏電高壓電源靜電放電保護電路，其特徵在於其包括完全相同的多個模塊電路，其中第一個模塊電路的電源端耦接該靜電放電保護電路 的電源端，其餘每一個模塊電路的電源端耦接上一個模塊電路的接地端，最後一個模塊 電路的接地端耦接該靜電放電保護電路的接地端，每一上述模塊電路包括 一傳導路徑，耦接該模塊電路的電源端；以及一偵測電路，耦接該模塊電路的電源端、接地端與該傳導路徑，若該模塊電路的電 源端的電壓上升速度超過一臨界值，則該偵測電路使該傳導路徑導通。
2.根據權利要求1所述的利用低壓元件實現的低漏電高壓電源靜電放電保護電路，其 特徵在於其中所述的傳導路徑包括一 PMOS電晶體，該PMOS電晶體根據該偵測電路的 輸出而導通或截止。
3.根據權利要求1所述的利用低壓元件實現的低漏電高壓電源靜電放電保護電路，其 特徵在於其中每一上述模塊電路的傳導路徑耦接於該模塊電路的電源端與接地端之間， 將一靜電放電脈衝自該模塊電路的電源端傳導至該模塊電路的接地端。
4.根據權利要求1所述的利用低壓元件實現的低漏電高壓電源靜電放電保護電路，其 特徵在於更包括一放電路徑，耦接於該靜電放電保護電路的電源端與接地端之間，將一靜電放電脈 衝自該靜電放電保護電路的電源端導入該靜電放電保護電路的接地端；其中最後一個模塊電路的傳導路徑耦接該放電路徑，輸出一觸發信號，使該放電路徑導通；其餘每一模塊電路的傳導路徑耦接於該模塊電路的電源端與接地端之間，傳送該觸 發信號。
5.根據權利要求1所述的利用低壓元件實現的低漏電高壓電源靜電放電保護電路，其 特徵在於其中每一上述偵測電路包括一 PMOS電晶體，耦接於所屬模塊電路的電源端與一第一節點之間； 一電阻，耦接於該第一節點與一第二節點之間； 一電容，耦接於該第二節點與所屬模塊電路的接地端之間； 一第一反相器，耦接該第二節點，接收該第二節點的電壓； 一第二反相器，耦接該第一反相器，接收該第一反相器的輸出；以及 一第三反相器，耦接該第一節點與該第二反相器，接收該第一節點的電壓，該第三 反相器的輸出使對應的該傳導路徑導通或截止。
6.根據權利要求5所述的利用低壓元件實現的低漏電高壓電源靜電放電保護電路，其 特徵在於其中所述的第一反相器和該第二反相器的高壓端皆耦接該第一節點，該第一反 相器和該第二反相器的低壓端皆耦接所屬模塊電路的接地端，該第三反相器的高壓端耦 接所屬模塊電路的電源端，該第三反相器的低壓端耦接該第二反相器的輸出端。
7.根據權利要求1所述的利用低壓元件實現的低漏電高壓電源靜電放電保護電路，其 特徵在於更包括一分壓電路，耦接於該靜電放電保護電路的電源端與接地端之間，並耦接每一上 述模塊電路的電源端與接地端，將該靜電放電保護電路的電源端與接地端之間的跨壓均分，使每一上述模塊電路的電源端與接地端之間的跨壓相等。
8.—種利用低壓元件實現的低漏電高壓電源靜電放電保護電路，其特徵在於其包括一第一 PMOS電晶體，耦接於一電源端與一第一節點之間；一電阻，耦接於該第一節點與一第二節點之間；一電容，耦接於該第二節點與一接地端之間；一第一反相器，耦接該第二節點，接收該第二節點的電壓；一第二反相器，耦接該第一反相器，接收該第一反相器的輸出；一第三反相器，耦接該第一節點與該第二反相器，接收該第一節點的電壓；以及一傳導路徑，耦接該電源端，根據該第三反相器的輸出而導通或截止。
9.根據權利要求8所述的利用低壓元件實現的低漏電高壓電源靜電放電保護電路，其 特徵在於其中所述的傳導路徑包括一第二 PMOS電晶體，該第二 PMOS電晶體根據該第 三反相器的輸出而導通或截止。
10.根據權利要求8所述的利用低壓元件實現的低漏電高壓電源靜電放電保護電路， 其特徵在於更包括一放電路徑，耦接該傳導路徑與該接地端，將一靜電放電脈衝導入該接地端，其中 該傳導路徑輸出一觸發信號，使該放電路徑導通。
11.一種利用低壓元件實現的低漏電高壓電源靜電放電保護電路，其特徵在於其包括一第一 PMOS電晶體，耦接於一電源端與一第一節點之間；一反應電路，耦接於該第一節點；該反應電路偵測該電源端的靜電放電脈衝並將偵 測結果反映至一第二節點與該第一節點；一反相器，耦接該第一節點，接收該第一節點的電壓，以根據該第一節點與該第二 節點的電壓作對應的輸出；以及一傳導路徑，耦接該電源端，根據該反相器的輸出而導通或截止。
全文摘要
本發明是有關於一種利用低壓元件實現的低漏電高壓電源靜電放電保護電路，包括完全相同的多個模塊電路，其中第一個模塊電路的電源端耦接靜電放電保護電路的電源端，其餘每一個模塊電路的電源端耦接上一個模塊電路的接地端，最後一個模塊電路的接地端耦接靜電放電保護電路的接地端。每一上述模塊電路包括一傳導路徑以及一偵測電路。偵測電路耦接所屬模塊電路的電源端、接地端與上述傳導路徑。若模塊電路的電源端的電壓上升速度超過一臨界值，則偵測電路使傳導路徑導通。藉此本發明可解決傳統電路在先進位程的漏電問題，適用於有多種工作電壓的電子系統。
文檔編號H02H9/04GK102013672SQ20091017169
公開日2011年4月13日 申請日期2009年9月8日 優先權日2009年9月8日
發明者林群祐, 柯明道, 蔡富義 申請人:智原科技股份有限公司