非易失性存儲元件、非易失性存儲裝置、非易失性存儲元件的製造方法及非易失性存儲裝...的製作方法

2023-08-13 16:35:01 2

非易失性存儲元件、非易失性存儲裝置、非易失性存儲元件的製造方法及非易失性存儲裝 ...的製作方法
【專利摘要】非易失性存儲元件（20）具備：第1電極（105）；第2電極（107）；電阻變化層（106），介於第1電極（105）與第2電極（107）之間，將與第1電極（105）連接的第1電阻變化層（1061）和與第2電極（107）連接的第2電阻變化層（1062）層疊而構成；以及側壁保護層（108），具有氧阻擋性，將上述電阻變化層（106）的側面覆蓋；第1電阻變化層（1061）由第1金屬氧化物（106a）和形成在第1金屬氧化物的周圍且氧不足度比第1金屬氧化物（106a）小的第3金屬氧化物（106c）構成，第2電阻變化層（1062）由氧不足度比第1金屬氧化物（106a）小的第2金屬氧化物（106b）構成。
【專利說明】非易失性存儲元件、非易失性存儲裝置、非易失性存儲元件的製造方法及非易失性存儲裝置的製造方法
【技術領域】
[0001]本發明涉及通過電壓脈衝的施加而電阻值變化的電阻變化型的非易失性存儲元件及具備它的非易失性存儲裝置。
【背景技術】
[0002]近年來，隨著數位技術的進展，便攜型信息設備及信息家電等電子設備更加高性能化。因此，非易失性存儲元件的大容量化、寫入電力的降低、寫入/讀出時間的高速化及長壽命化的要求提高。
[0003]對於這樣的要求，在已有的使用浮柵的快閃記憶體存儲器的微細化方面被認為有限制。另一方面，在使用電阻變化層作為存儲部的材料的非易失性存儲元件(電阻變化型存儲器)的情況下，由於能夠通過由非易失性存儲元件形成的構造簡單的存儲元件來構成，所以被期待進一步的微細化、高速化及低功耗化。
[0004]在使用電阻變化材料作為存儲部的情況下，例如通過電脈衝的輸入等，使其電阻值從高電阻向低電阻、或從低電阻向高電阻變化。在此情況下，需要將低電阻及高電阻這兩個電阻值明確地區別、使電阻值在低電阻與高電阻之間高速且穩定地變化、並且將這兩個電阻值非易失性地保持。以這樣的存儲器特性的穩定以及存儲元件的微細化為目的，以往以來做出了各種提案。
[0005]作為該非易失性存儲元件的一例，提出了將氧不足度不同的過渡金屬氧化物層疊而用於電阻變化層的非易失性存儲裝置。例如，在專利文獻I中公開了這樣一種技術，使在與氧不足度較低的電阻變化層接觸的電極界面上有選擇地發生氧化、還原反應，使電阻變
化穩定化。
[0006]上述以往的非易失性存儲元件具有下部電極、電阻變化層和上部電極，該非易失性存儲元件以二維狀或三維狀配置，構成存儲器單元陣列。在各個非易失性存儲元件中，電阻變化層由第I電阻變化層與第2電阻變化層的層疊構造構成，並且第I及第2電阻變化層由同種過渡金屬氧化物構成。構成第2電阻變化層的過渡金屬氧化物的氧不足度比構成第I電阻變化層的過渡金屬氧化物的氧不足度小。
[0007]通過做成這樣的構造，在對非易失性存儲元件施加了電壓的情況下，在氧不足度較小、顯現更高的電阻值的第2電阻變化層上被施加幾乎全部的電壓。此外，在第2電阻變化層的與上部電極的界面附近，也豐富地存在有助於反應的氧。由此，在上部電極與第2電阻變化層的界面處，有選擇地發生氧化、還原的反應，能夠穩定地實現電阻變化。
[0008]現有技術文獻
[0009]專利文獻
[0010]專利文獻1:國際公開第2008/149484號
[0011]專利文獻2:國際公開第2008/126365號
[0012]但是，在以往的非易失性存儲元件中，為了使非易失性存儲元件從剛製造後的初始狀態轉變為電阻變化穩定地呈現的動作狀態，需要進行被稱作初始擊穿的處理。所謂初始擊穿，是指對處於初始狀態的非易失性存儲元件施加與在動作狀態下產生電阻變化的電壓相比振幅更大的電壓、使氧不足度較小的電阻變化層的一部分局部地短路的處理。將在初始擊穿處理中對非易失性存儲元件施加的電壓稱作初始擊穿電壓。
[0013]在需要初始擊穿處理的非易失性存儲元件中，為了降低在初始擊穿處理中非易失性存儲元件發生意料之外的電氣破壞的可能性、並且高效率地進行初始擊穿處理，希望能夠儘可能施加低的電壓而達到初始擊穿。
[0014]此外，從非易失性存儲裝置的動作的控制性及穩定性的觀點看，對於非易失性存儲元件，還同時希望在非易失性存儲裝置中形成的多個非易失性存儲元件的電阻變化特性良好且均勻(所謂的偏差較小)。
[0015]但是，在以往的非易失性存儲裝置中，對於這些希望還存在改善的餘地。

【發明內容】

[0016]本發明是為了應對上述希望而做出的，目的是提供一種能夠降低初始擊穿電壓並使電阻變化特性穩定化的非易失性存儲元件、以及使用這樣的非易失性存儲元件的非易失性存儲裝置。
[0017]為了解決上述問題，本發明的非易失性存儲元件具備--第I電極；第2電極；電阻變化層，介於上述第I電極與上述第2電極之間，將與上述第I電極連接的第I電阻變化層和與上述第2電極連 接的第2電阻變化層層疊而構成，基於施加在上述第I電極與上述第2電極之間的電信號而電阻值可逆地變化；以及側壁保護層，具有氧阻擋性，將未與上述第I電極及上述第2電極中的任一個連接的上述電阻變化層的側面覆蓋；上述第I電阻變化層由第I金屬氧化物和第3金屬氧化物構成，該第3金屬氧化物形成在該第I金屬氧化物的周圍並且氧不足度比該第I金屬氧化物的氧不足度小，上述第2電阻變化層由氧不足度比上述第I金屬氧化物的氧不足度小的第2金屬氧化物構成。
[0018]根據本發明的非易失性存儲元件，上述第3金屬氧化物使上述第2金屬氧化物的平面方向、即與在非易失性存儲元件中流動的驅動電流的方向交叉的方向上的最大面積縮小，由此，使上述電阻變化層的漏電流減小，流過上述第I金屬氧化物的電流的密度增加。由此，能夠容易地形成上述第I金屬氧化物的導電通路，初始擊穿電壓被降低，所以能夠實現元件的低電壓下的初始化。
[0019]同時，通過側壁保護層，將上述第3金屬氧化物的側壁覆蓋，由此，能夠抑制由於非易失性存儲元件形成後的製造工序中的層間絕緣層的成膜工序及熱處理工序、向上述第3金屬氧化物供給氧、上述第3金屬氧化物進一步被氧化以及其氧化層的偏差增加從而引起的非易失性存儲元件的電阻變化特性的劣化及偏差增加。
[0020]這些特徵特別給存儲器的微細化、大容量化帶來很大的貢獻。
【專利附圖】

【附圖說明】
[0021]圖1是表示本發明第I實施方式的非易失性存儲裝置的一結構例的剖視圖。
[0022]圖2A是表示本發明第I實施方式的非易失性存儲裝置的主要部分的製造方法的剖視圖。[0023]圖2B是表示本發明第I實施方式的非易失性存儲裝置的主要部分的製造方法的首1J視圖。
[0024]圖2C是表示本發明第I實施方式的非易失性存儲裝置的主要部分的製造方法的首1J視圖。
[0025]圖2D是表示本發明第I實施方式的非易失性存儲裝置的主要部分的製造方法的首1J視圖。
[0026]圖2E是表示本發明第I實施方式的非易失性存儲裝置的主要部分的製造方法的首1J視圖。
[0027]圖2F是表示本發明第I實施方式的非易失性存儲裝置的主要部分的製造方法的首1J視圖。
[0028]圖2G是表示本發明第I實施方式的非易失性存儲裝置的主要部分的製造方法的首1J視圖。
[0029]圖2H是表示本發明第I實施方式的非易失性存儲裝置的主要部分的製造方法的首1J視圖。
[0030]圖21是表示本發明第I實施方式的非易失性存儲裝置的主要部分的製造方法的首1J視圖。
[0031]圖2J是表示本發明第I實施方式的非易失性存儲裝置的主要部分的製造方法的首1J視圖。
[0032]圖3是將本發明的實施例及比較例的電阻變化層的側壁氧化量進行比較的圖表。
[0033]圖4是將在本發明實施例的非易失性存儲元件和比較例的非易失性存儲元件中流動的HR電流及LR電流的評價結果進行比較的圖表。
[0034]圖5是將在本發明實施例的非易失性存儲元件和比較例的非易失性存儲元件中流動的LR電流的評價結果進行比較的圖表。
[0035]圖6是表示在本發明第I實施方式的非易失性存儲元件中寫入信息的情況下的動作例的圖。
[0036]圖7是表示在本發明第I實施方式的非易失性存儲元件中讀出信息的情況下的動作例的圖。
[0037]圖8A是表示比較例I的非易失性存儲裝置的一結構例的剖視圖。
[0038]圖8B是表示比較例2的非易失性存儲裝置的一結構例的剖視圖。
[0039]圖SC是表示本發明實施例的非易失性存儲裝置的結構例的剖視圖。
[0040]圖9是將比較例1、比較例2及實施例的電阻變化層的側壁氧化量進行比較的圖表。
[0041]圖10是表示本發明第I實施方式的變形例的非易失性存儲元件的一結構例的剖視圖。
[0042]圖11是表示非易失性存儲元件的電阻變化層的結構與耐久性特性之間的關係的圖表。
[0043]圖12是表示本發明第2實施方式的非易失性存儲裝置的一結構例的剖視圖。
[0044]圖13A是表示本發明第2實施方式的非易失性存儲裝置的主要部分的製造方法的剖視圖。[0045]圖13B是表示本發明第2實施方式的非易失性存儲裝置的主要部分的製造方法的首1J視圖。
[0046]圖13C是表示本發明第2實施方式的非易失性存儲裝置的主要部分的製造方法的首1J視圖。
[0047]圖13D是表示本發明第2實施方式的非易失性存儲裝置的主要部分的製造方法的剖視圖。
[0048]圖14是表示應用了本發明第I實施方式的非易失性存儲元件的非易失性存儲裝置的結構的框圖。
[0049]圖15是表示圖14所示的非易失性存儲裝置中的A部的結構(4位的結構)的立體圖。
[0050]圖16是表示圖14所示的非易失性存儲裝置的第I應用例中的非易失性存儲元件的結構的剖視圖。
[0051]圖17是表示將圖14所示的非易失性存儲裝置的第I應用例多層化後的構造中的存儲器單元陣列的結構的立體圖。
[0052]圖18是表示應用了本發明第I實施方式的非易失性存儲元件的非易失性存儲裝置的第2應用例的構成的框圖。
[0053]圖19是表示圖18所示的非易失性存儲裝置中的C部的結構(2位的結構)的剖視圖。
[0054]圖20是表示關聯發明的非易失性存儲裝置的一結構例的剖視圖。
[0055]圖21A是表示關聯發明的非易失性存儲裝置的主要部分的製造方法的剖視圖。
[0056]圖21B是表示關聯發明的非易失性存儲裝置的主要部分的製造方法的剖視圖。
[0057]圖21C是表示關聯發明的非易失性存儲裝置的主要部分的製造方法的剖視圖。
[0058]圖21D是表示關聯發明的非易失性存儲裝置的主要部分的製造方法的剖視圖。
[0059]圖21E是表示關聯發明的非易失性存儲裝置的主要部分的製造方法的剖視圖。
[0060]圖21F是表示關聯發明的非易失性存儲裝置的主要部分的製造方法的剖視圖。
[0061]圖21G是表示關聯發明的非易失性存儲裝置的主要部分的製造方法的剖視圖。
[0062]圖21H是表示關聯發明的非易失性存儲裝置的主要部分的製造方法的剖視圖。
[0063]圖211是表示關聯發明的非易失性存儲裝置的主要部分的製造方法的剖視圖。
【具體實施方式】
[0064]在說明本發明的實施方式之前，對本發明的關聯發明的非易失性存儲裝置的特徵、以及該非易失性存儲裝置具有的問題進行說明。該關聯發明是由本
【發明者】們以降低初始擊穿電壓且抑制偏差為目的而做出的，在日本特願2010 - 064897號(在本案提出申請時未公開)中提出。
[0065]圖20是表示該關聯發明的具有非易失性存儲元件10的非易失性存儲裝置11的結構的剖視圖，圖21A至圖211是表示該關聯發明的非易失性存儲裝置11的主要部分的製造方法的剖視圖。
[0066]如圖21A所示，在形成有電晶體、下層布線等的基板100上，形成由鋁構成的導電層，將其形成圖案從而形成第I布線101。進而，在覆蓋第I布線101而在基板100上形成絕緣膜後將表面平坦化從而形成層間絕緣層102。並且，使用希望的掩模形成圖案，將層間絕緣層102貫通而形成與第I布線101連接的接觸孔103。
[0067]接著，如圖21B所示，首先，用以鎢為主成分的填充材料將接觸孔填埋，使用化學機械研磨法(CMP法)，將晶片整面進行平坦化研磨，將層間絕緣層102上的不需要的填充材料除去，在接觸孔103的內部形成接觸插塞104。
[0068]接著，如圖21C所示，將接觸插塞104覆蓋，在層間絕緣層102上，通過濺射法以膜狀配置在之後成為第I電極105的鉭氮化物105』。
[0069]接著，如圖21D所示，在鉭氮化物105』上，依次層疊氧不足型的第I金屬氧化物106a』、氧不足度比第I金屬氧化物106a』小的第2金屬氧化物106b』並將它們配置為膜狀。
[0070]所謂氧不足型的金屬氧化物，是指與具有化學計量組成的金屬氧化物相比氧不足的金屬氧化物。這裡，將金屬氧化物的氧不足度定義為，不足的氧相對於構成化學計量組成的金屬氧化物的氧的量的比例。關於氧不足度，在後面更詳細地說明。
[0071]第I金屬氧化物106a』的含氧率是50?65atm%,其電阻率是2?50m Ω.cm,膜厚是20?lOOnm，第2金屬氧化物106b』的含氧率是65?75atm%，其電阻率是107ι?Ω.Cm以上，膜厚是3?10nm。
[0072]接著，如圖21E所示，在第2金屬氧化物106b』上，將在形成圖案後成為第2電極107的貴金屬(鉬、銥、鈀等)層107』配置成膜狀。
[0073]接著，如圖21F所示，使用希望的掩模，將以層狀包含貴金屬層107』、第2金屬氧化物106b』、第I金屬氧化物106a』、鉭氮化物105』的層疊膜形成圖案，形成非易失性存儲元件的形狀。
[0074]接著，如圖21G所示，將形成圖案後的層疊膜通過在氧環境中的退火處理，將第I金屬氧化物106a的端部氧化，形成作為絕緣區域的第3金屬氧化物106c。由於第2金屬氧化物106b從最初就接近於絕緣物，所以不被氧化。
[0075]通過到此為止的工序，由側面的附近部分被氧化的第I電阻變化層1061和第2電阻變化層1062構成電阻變化層106，由第I電極105、電阻變化層106和第2電極107構成非易失性存儲元件10。
[0076]接著，如圖21H所示，將電阻變化層106覆蓋，形成500?IOOOnm厚的第2層間絕緣層109，通過與圖21A、圖21B同樣的製造方法，形成第2接觸孔110及第2接觸插塞111。然後將第2接觸插塞111覆蓋，形成第2布線112。
[0077]最後，如圖211所示，通過經由第I布線101及第2布線112對非易失性存儲元件10施加初始擊穿電壓，在第2電阻變化層1062中，形成對應於電脈衝的施加而氧不足度可逆地變化的微小的局部區域F，非易失性存儲裝置11完成。局部區域可以認為包含由氧欠缺側構成的細絲(filament)。
[0078]通過設為以上的製造方法，將非易失性存儲元件10的側壁部分氧化而絕緣化，從而能夠將有助於電阻變化動作的電流流動的有效面積縮小，減少漏電流，實現初始擊穿電壓的降低、施加時間的縮短。
[0079]但是，在非易失性存儲裝置11中，通過非易失性存儲元件10形成後的製造工序中的第2層間絕緣層109的成膜工序及熱處理工序，氧被供給到第3金屬氧化物106c，第3金屬氧化物106c進一步被氧化，偏差增加，由此，有非易失性存儲元件10的電阻變化特性劣化及偏差增加的問題。
[0080]本發明是為了解決這樣的問題而做出的。
[0081]為了解決上述問題，本發明的非易失性存儲元件具備--第I電極；第2電極；電阻變化層，介於上述第I電極與上述第2電極之間，將與上述第I電極連接的第I電阻變化層和與上述第2電極連接的第2電阻變化層層疊而構成，基於施加在上述第I電極與上述第2電極之間的電信號而電阻值可逆地變化；以及側壁保護層，具有氧阻擋性，將未與上述第I電極及上述第2電極中的任一個連接的上述電阻變化層的側面覆蓋；上述第I電阻變化層由第I金屬氧化物和第3金屬氧化物構成，該第3金屬氧化物形成在該第I金屬氧化物的周圍並且氧不足度比該第I金屬氧化物的氧不足度小，上述第2電阻變化層由氧不足度比上述第I金屬氧化物層的氧不足度小的第2金屬氧化物構成。
[0082]此外，也可以是，本發明的非易失性存儲元件具備--第I電極；第2電極；電阻變化層，介於上述第I電極與上述第2電極之間，將與上述第I電極連接的第I電阻變化層和與上述第2電極連接的第2電阻變化層層疊而構成，基於施加在上述第I電極與上述第2電極之間的電信號而電阻值可逆地變化；以及側壁保護層，具有氧阻擋性，將未與上述第I電極及上述第2電極中的任一個連接的上述電阻變化層的側面覆蓋；上述第I電阻變化層由第I金屬氧化物和第3金屬氧化物構成，該第3金屬氧化物形成在該第I金屬氧化物的周圍並且含氧率比該第I金屬氧化物的含氧率大，上述第2電阻變化層由含氧率比上述第I金屬氧化物層的含氧率大的第2金屬氧化物構成。
[0083]此外，也可以是，上述側壁保護層還將上述第I電極的側面及上述第2電極的側面
和上表面覆蓋。 [0084]此外，也可以是，上述側壁保護層至少將上述第3金屬氧化物的側面覆蓋。
[0085]此外，也可以是，上述側壁保護層由具有絕緣性和氧阻擋性的金屬氧化物、金屬氮化物及金屬氮氧化物中的某I種構成。
[0086]此外，也可以是，上述側壁保護層由矽氮化物、鋁氧化物及鈦氧化物中的某I種構成。
[0087]根據這樣的結構，上述第3金屬氧化物使上述第2金屬氧化物的平面方向、即與流過非易失性存儲元件的驅動電流的方向交叉的方向上的最大面積縮小，由此，使上述電阻變化層的漏電流減少，流過上述第I金屬氧化物的電流的密度增加。由此，能夠容易地形成上述第I金屬氧化物的導電通路，初始擊穿電壓被降低，所以能夠實現元件的低電壓下的初始化。同時，通過側壁保護層，將上述第3金屬氧化物的側壁覆蓋，由此，能夠抑制由於非易失性存儲元件形成後的製造工序中的層間絕緣層的成膜工序及熱處理工序、向上述第3金屬氧化物供給氧而上述第3金屬氧化物進一步被氧化以及其氧化層的偏差增加所導致的非易失性存儲元件的電阻變化特性的劣化及偏差增加。
[0088]此外，也可以是，上述第I金屬氧化物具有由氧不足度不同的多層金屬氧化物構成的層疊構造。
[0089]根據這樣的結構，能夠使上述非易失性存儲元件的耐久性特性提高。
[0090]此外，也可以是，上述第I金屬氧化物、上述第2金屬氧化物及上述第3金屬氧化物都由鉭氧化物、鉿氧化物及鋯氧化物中的某I種構成。
[0091]根據這樣的結構，上述第I金屬氧化物、上述第2金屬氧化物及上述第3金屬氧化物的電阻變化動作穩定而高速地發生的具體的組成及膜厚得到明確。
[0092]此外，也可以是，包含根據電脈衝的施加而氧不足度可逆地變化的細絲的局部區域形成在上述第2電阻變化層之中。
[0093]根據這樣的結構，通過在細絲中引起氧化還原反應而使其電阻值(氧不足度)變化,能夠產生電阻變化現象。
[0094]本發明不僅能夠作為這樣的非易失性存儲元件實現，還能夠作為使用這樣的非易失性存儲元件構成的非易失性存儲裝置、非易失性存儲元件的製造方法及非易失性存儲裝置的製造方法實現。
[0095]以下，參照附圖詳細地說明本發明的實施方式。另外，在全部的圖中，有對相同或相當的要素賦予相同的標號而省略其說明的情況。
[0096]另外，以下說明的實施方式都表示本發明的一具體例。在以下實施方式中表示的數值、形狀、材料、構成要素、構成要素的配置位置及連接形態、步驟、步驟的順序等是一例，並不限定本發明。此外，對於以下實施方式的構成要素中的、在表示最上位概念的獨立權利要求中沒有記載的構成要素，設為任意的構成要素進行說明。
[0097](第I實施方式)
[0098][非易失性存儲元件的結構]
[0099]圖1是表示本發明第I實施方式的非易失性存儲元件的一結構例的剖視圖。如圖1所示，本實施方式I的非易失性存儲裝置21是電阻變化型的非易失性存儲裝置，具備基板100、第I布線101、第I層間絕緣層102、第I接觸插塞104、具有側壁保護層108的非易失性存儲元件20、第2層間絕緣層109、第2接觸插塞111及第2布線112。在非易失性存儲元件20的第2電阻變化層1062中，形成有對應於電脈衝的施加而氧不足度可逆地變化的局部區域F。局部區域可以認為包含由氧欠缺側構成的細絲。
[0100]另外，在使用本實施方式的非易失性存儲元件20構成實際的存儲器單元的情況下，設定為:第I布線101及第2布線112的某一個與未圖示的開關元件(二極體或電晶體)連接，在存儲器單元的非選擇時開關元件為截止狀態。此外，在非易失性存儲元件20與開關元件的連接中，也可以不經由第I接觸插塞104、第2接觸插塞111、第I布線101、第2112，而是直接將非易失性存儲元件20的第I電極105、第2電極107與開關元件連接。
[0101]基板100是矽(Si)等的半導體基板。第I布線101是形成在基板100上的布線。第I層間絕緣層102是將該基板100上的第I布線101覆蓋的由500?IOOOnm厚的矽氧化膜等構成的層間絕緣層。第I接觸孔103是將該第I層間絕緣層102貫通而與第I布線101電連接的接觸插塞104所用的50?300ηπιΦ的接觸孔。接觸插塞104是埋入在第I接觸孔103的內部的以鎢為主成分的導體。
[0102]並且，非易失性存儲元件20由5?IOOnm厚的第I電極105、20?IOOnm厚的電阻變化層106、以及5?IOOnm厚的第2電極107構成，第I電極105由將第I接觸插塞104覆蓋而形成在第I層間絕緣層102上的氮化鉭等構成,第2電極107由貴金屬(Pt、Ir、Pd等)等構成。第2層間絕緣層109是將非易失性存儲元件20覆蓋的、由500?IOOOnm厚的矽氧化膜等構成的層間絕緣層。第2接觸孔110是將第2層間絕緣層109貫通並與第2電極107電連接的第2接觸插塞111所用的直徑50?300nm的接觸孔。第2接觸插塞111是埋入在第2接觸孔110的內部的以鎢為主成分的導體。第2布線112是以將第2接觸插塞111覆蓋的方式形成在第2層間絕緣層109上的布線。
[0103]另外，本發明的非易失性存儲裝置21隻要至少具備非易失性存儲元件20即可，其他構成要素即基板100、第I布線101、第I層間絕緣層102、第I接觸孔103、第I接觸插塞104、第2層間絕緣層109、第2接觸孔110、第2接觸插塞111、第2布線112不是必須的。
[0104]這裡，電阻變化層106介於第I電極105與第2電極107之間，是基於對第I電極105與第2電極107之間施加的電信號而電阻值可逆地變化的層。例如，是對應於對第I電極105與第2電極107之間施加的電壓的極性而可逆地轉變為高電阻狀態和低電阻狀態的層。將與第I電極105連接的第I電阻變化層1061和與第2電極107連接的第2電阻變化層1062至少2層層疊而構成。
[0105]第I電阻變化層1061中，除了側面附近部分以外的芯部(第I電阻變化層1061的不包括側面及側面附近區域的中心側)由氧不足型的第I金屬氧化物106a構成，側面及側面附近部分(第I電阻變化層1061的包括側面及側面附近區域的周緣側)由氧不足度比第I金屬氧化物106a小的第3金屬氧化物106c構成。S卩，第I電阻變化層1061由氧不足型的第I金屬氧化物106a、與形成在第I金屬氧化物106a的周圍且氧不足度比第I金屬氧化物106a小的第3金屬氧化物106c構成。
[0106]第3金屬氧化物106c與第2電阻變化層1062下表面的至少一部分接觸，第I金屬氧化物106a與第2電阻變化層1062下表面的其餘部分接觸。第2電阻變化層1062由氧不足度比第I金屬氧化物106a小的第2金屬氧化物106b構成。第I金屬氧化物106a、第2金屬氧化物106b及第3金屬氧化物106c例如也可以由以鉭(Ta)為主成分的金屬構成。
[0107]另外，在本實施方式中，第I金屬氧化物106a以氧不足型為例進行了說明，但只要第2金屬氧化物106b的氧不足度及第3金屬氧化物106c的氧不足度都比第I金屬氧化物106a的氧不足度小就可以,第I金屬氧化物106a並不必須是氧不足型。
[0108]這裡，所謂氧不足度是指，在金屬氧化物中，不足的氧相對於構成其化學計量組成(在存在多個化學計量組成的情況下，是其中電阻值最高的化學計量組成)的氧化物的氧的量的比例。化學計量組成的金屬氧化物與其他組成的金屬氧化物相比，更穩定且具有更高的電阻值。
[0109]例如，在金屬為鉭(Ta)的情況下，上述定義的化學計量組成的氧化物是Ta2O5，所以能夠表現為TaO2.5，所以TaO2.5的氧不足度是0%，TaOh5的氧不足度為氧不足度=(2.5 —
1.5)/2.5=40%ο此外，氧過剩的金屬氧化物的氧不足度為負值。另外，在本說明書中，只要沒有特別聲明，就設氧不足度包含正值、O、負值而進行說明。
[0110]氧不足度小的氧化物由於更接近於化學計量組成的氧化物，所以電阻值高，氧不足度大的氧化物由於更接近於構成氧化物的金屬，所以電阻值低。
[0111]所謂含氧率，是氧在總原子數中所佔的比率。例如，Ta2O5的含氧率是氧在總原子數中所佔的比率(OATa+Ο))，為71.4atm%。因而，氧不足型的鉭氧化物的含氧率比O大，比71.4atm%小。例如，在構成第I金屬氧化物層106a的金屬和構成第2金屬氧化物層106b的金屬是相同種類的情況下，含氧率與氧不足度具有對應關係。即，當第2金屬氧化物106b的含氧率比第I金屬氧化物106a的含氧率大時，第2金屬氧化物106b的氧不足度比第I金屬氧化物106a的氧不足度小。[0112]第2金屬氧化物106b的氧不足度及第3金屬氧化物106c的氧不足度都比第I金屬氧化物106a的氧不足度小。因此，第2金屬氧化物106b的電阻值及第3金屬氧化物106c的電阻值都比第I金屬氧化物106a的電阻值高。特別是，第3金屬氧化物106c具有絕緣性。
[0113]根據這樣的結構，由於電阻值高的第3金屬氧化物106c被配置在電阻值低的第I金屬氧化物106a的側面部，所以電阻值低的第I金屬氧化物106a的平面方向的區域S2(或者電阻值低的第I金屬氧化物106a與第2電阻變化層1062之間的接觸區域)的面積比第2電極107的電極區域SI的面積小。這裡所說的平面方向，是與流過非易失性存儲元件20的驅動電流交叉的方向。
[0114]結果，從第I金屬氧化物106a流向第2金屬氧化物106b (第2電阻變化層1062)的電流的密度增加，容易在第2金屬氧化物106b中形成導電通路，由此，非易失性存儲元件20的初始擊穿電壓減小，非易失性存儲元件20能夠在低電壓下初始化。
[0115]S卩，流過由第I金屬氧化物106a及第3金屬氧化物106c構成的第I電阻變化層1061的電流中，大部分電流流過電阻值低的第I金屬氧化物106a(即第I電阻變化層1061的中心部)，從第I電阻變化層1061流向第2電阻變化層1062的電流的密度增加，能夠以更小的電壓將非易失性存儲元件20初始化。
[0116]另外，這裡，對從第I電阻變化層1061流向第2電阻變化層1062的電流的密度增加的機理進行了說明，但關於向其相反方向流動的電流(從第2電阻變化層1062向第I電阻變化層1061的電流)可以說也是同樣的。
[0117]此外，在上述中，舉出了在非易失性存儲元件20中從下方起依次層疊構成第I電極105、第I電阻變化層1061、第2電阻變化層1062及第2電極107的例子進行了說明，但關於以相反順序、即從下方起依次層疊第2電極107、第2電阻變化層1062、第I電阻變化層1061及第I電極105而構成的非易失性存儲元件可以說也是同樣的。在使上下相反而構成的非易失性存儲元件中，上述說明中的下表面等用語適當改作上表面等。
[0118]構成電阻變化層106的金屬也可以使用鉭以外的金屬。作為構成電阻變化層的金屬，可以使用過渡金屬或招(Al)。作為過渡金屬，可以使用鉭(Ta)、鈦(Ti)、鉿(Hf)、錯(Zr)、鈮(Nb)、鎢(W)、鎳(Ni)等。過渡金屬由於能夠取多個氧化狀態，所以能夠通過氧化還原反應實現不同的電阻狀態。
[0119]例如，在使用鉿氧化物的情況下，在設第I金屬氧化物106a的組成為HfOx的情況下，X是0.9以上1.6以下，並且在設第2金屬氧化物106b及第3金屬氧化物106c的組成為HfOy的情況下,在y比X的值大的情況下，已確認出使電阻變化層106的電阻值穩定且高速地變化。在此情況下，第2金屬氧化物106b的膜厚優選為3?4nm。
[0120]此外，在使用鋯氧化物的情況下，在設第I金屬氧化物106a的組成為ZrOx的情況下，X是0.9以上1.4以下，並且在設第2金屬氧化物106b及第3金屬氧化物106c的組成為ZrOy的情況下,在y比X的值大的情況下，已確認出使電阻變化層106的電阻值穩定且高速地變化。在此情況下，第2金屬氧化物106b的膜厚優選為I?5nm。
[0121]另外，構成第I金屬氧化物106a及第3金屬氧化物106c的第I金屬和構成第2金屬氧化物106b的第2金屬也可以使用不同的金屬。在此情況下，第2金屬氧化物106b也可以氧不足度比第I金屬氧化物106a小，即電阻高。通過做成這樣的結構，在電阻變化時施加在第I電極105與第2電極107之間的電壓被更多地分配給第2金屬氧化物106b，能夠更容易引起在第2金屬氧化物106b中發生的氧化還原反應。
[0122]此外，在構成第I電阻變化層1061(第I金屬氧化物106a及第3金屬氧化物106c)的第I金屬和構成第2電阻變化層1062 (第2金屬氧化物106b)的第2金屬使用相互不同的材料的情況下，第2金屬的標準電極電位可以比第I金屬的標準電極電位低。標準電極電位的值越高則呈現越難以氧化的特性。由此，在標準電極電位相對較低的第2金屬氧化物中，容易發生氧化還原反應。另外，關於電阻變化現象，可以認為:在形成於電阻高的第2金屬氧化物106b中的微小局部區域中發生氧化還原反應而細絲(導電通路)變化，從而其電阻值(氧不足度)變化。
[0123]例如，通過在第I金屬氧化物106a及第3金屬氧化物106c中使用氧不足型的鉭氧化物、在第2金屬氧化物106b中使用鈦氧化物(TiO2)，能夠得到穩定的電阻變化動作。鈦(標準電極電位=-1.63eV)是標準電極電位比鉭(標準電極電位=-0.6eV)低的材料。
[0124]通過在第2金屬氧化物106b中使用標準電極電位比第I金屬氧化物106a及第3金屬氧化物106c低的金屬的氧化物，在第2金屬氧化物106b中更容易發生氧化還原反應。作為其他組合，能夠在成為高電阻層的第2金屬氧化物層中使用鋁氧化物(Al2O3)15例如，可以在第I金屬氧化物106a中使用氧不足型的鉭氧化物(TaOx)、在第2金屬氧化物106b中使用鋁氧化物(Al2O3 )。
[0125]關於上述各材料的層疊構造的電阻變化層中的電阻變化現象，都可以認為:在形成於電阻高的第2金屬氧化物106b中的微小局部區域中發生氧化還原反應，局部區域中的細絲(導電通路)變化，從而其電阻值變化。 [0126]即，在以第I電極105為基準對與第2金屬氧化物106b連接的第2電極107施加了正電壓時，電阻變化層106中的氧離子被吸引到第2金屬氧化物106b側。由此，在形成於第2金屬氧化物106b中的微小局部區域中發生氧化反應，氧不足度減小。結果，局部區域中的細絲變得難以相連，可以認為電阻值增大。
[0127]相反，當以第I電極105為基準對與第2金屬氧化物106b連接的第2電極107施加了負電壓時，第2金屬氧化物106b中的氧離子被推向第I金屬氧化物106a側。由此，在形成於第2金屬氧化物106b中的微小局部區域中發生還原反應，氧不足度增加。結果，局部區域中的細絲變得容易相連，可以認為電阻值減小。
[0128]與氧不足度更小的第2金屬氧化物106b連接的第2電極107例如由鉬(Pt)、銥(Ir)、鈀(Pd)等標準電極電位比構成第2金屬氧化物106b的金屬及構成第I電極105的材料高的材料構成。此外，與氧不足度更高的第I金屬氧化物106a連接的第I電極105優選例如由鎢(W)、鎳(Ni)、鉭(Ta)、鈦(Ti)、鋁(Al)、氮化鉭(TaN)、氮化鈦(TiN)等標準電極電位比構成第I金屬氧化物的金屬低的材料構成。標準電極電位的值越高，呈現越難以氧化的特性。即，在第2電極107的標準電極電位V2、構成第2金屬氧化物106b的金屬的標準電極電位Vr2、構成第I金屬氧化物106a的金屬的標準電極電位Vrl、第I電極105的標準電極電位Vl之間，優選滿足KV2且的關係。更優選滿足V2>Vr2、Vrl ^ Vl的關係O
[0129]通過做成上述結構，在第2電極107與第2金屬氧化物106b的界面附近的第2金屬氧化物106b中，有選擇地發生氧化還原反應，能夠得到穩定的電阻變化現象。[0130]對側壁保護層108繼續說明。
[0131]在電阻變化層106的側壁部分及第I層間絕緣層102上，形成有由矽氮化物(膜厚20?50nm)構成的側壁保護層108。此外，側壁保護層108除了矽氮化物以外，也可以使用具有絕緣性且具有氧阻擋性的金屬氧化物、金屬氮化物、金屬氮氧化物(例如鋁氧化物或鈦氧化物等)。
[0132]這裡，可以認為:通過初始擊穿處理形成的導電通路具有細絲那樣的形狀，其直徑是IOnm左右。
[0133]此外，經過
【發明者】們的仔細研究，得到了如下新見解:初始擊穿處理引起的導電通路的形成較大地依存於流過電阻變化層的電流密度。
[0134]因而，如果非易失性存儲元件的流過電流的有效元件尺寸及面積發生偏差，則有通過初始擊穿處理形成的導電通路在多個非易失性存儲元件間存在偏差的問題。即，流過各非易失性存儲元件的電流存在偏差，引起成品率下降。進而，保持性(數據保持特性)及耐久性(數據改寫次數)等特性按每個非易失性存儲元件而變化，非易失性存儲元件的成品率進一步下降。
[0135]如以上這樣，由於各非易失性存儲元件的流過電流的有效的元件尺寸及面積的偏差，導致在電阻變化時流過元件的電流密度即電流流過的截面的有效面積發生偏差，這成為不良的原因，有可能導致成品率下降及可靠性變差。
[0136]作為電阻變化層106的流過電流的有效元件尺寸及面積的偏差的原因之一，可以舉出:在電阻變化層106形成後在電阻變化層106上由矽氧化物構成的第2層間絕緣層109的成膜工序中的氧等離子及材料氣體等造成的從第3金屬氧化物106c的側壁的氧化、以及之後的工序的熱處理造成的從第2層間絕緣層109的氧擴散導致的從第3金屬氧化物106c的側壁的進一步氧化。
[0137]通過這樣的意圖之外的從第3金屬氧化物106c的側壁的進一步氧化，有效的電阻變化層106的截面積縮小，並且第3金屬氧化物106c的水平尺寸在各電阻變化層106間及晶片面內發生偏差。
[0138]所以，在本發明中，特別以防止由電阻變化層106形成後的工序造成的從電阻變化層106的側壁的氧化為目的，通過形成將不與第I電極105及第2電極107中的任一個連接的電阻變化層106的側面(特別是第3金屬氧化物106c的側面)覆蓋的側壁保護層108，能夠防止電阻變化層106的流過電流的有效的元件尺寸及面積的變化。結果，流過電阻變化層106的電流密度的偏差被降低，電氣性不良減少，能夠防止成品率的下降而使可靠性提聞。
[0139]此外，該側壁保護層108優選使用矽氮化物。
[0140]由矽氮化物構成的側壁保護層作為水分及氧等的阻擋膜而發揮功能。因此，通過將非易失性存儲元件用側壁保護層覆蓋，能夠防止非易失性存儲元件形成後的由矽氧化物等構成的層間絕緣層成膜時的原料氣體及氧等離子等造成的從電阻變化層的側壁部分的氧化，進而能夠防止之後的熱處理造成的在層間絕緣層中含有的氧向電阻變化層的擴散。因而，能夠防止從電阻變化層的側壁部分的氧化，能夠抑制有助於電阻變化動作的有效的截面積變化。
[0141][非易失性存儲裝置的製造方法][0142]圖2A至圖2J是表示本發明實施方式I的非易失性存儲裝置21的主要部分的製造方法的剖視圖。使用它們對本實施方式I的非易失性存儲裝置21的主要部分的製造方法進行說明。
[0143]如圖2A所示，在形成第I布線101的工序中，在形成有電晶體及下層布線等的基板100上，形成由鋁等構成的400?600nm厚的導電層，將其形成圖案而形成第I布線101。
[0144]接著，在形成第I層間絕緣層102的工序中，在將第I布線101覆蓋而在基板100上形成絕緣層後將表面平坦化，從而形成500?IOOOnm厚的第I層間絕緣層102。關於第I層間絕緣層102,也可以使用氮化娃(Si3N4)、等離子TEOS (Tetraethoxysilane)膜、用於降低布線間寄生電容的含氟氧化物(例如FSG (Fluorinated Silicate Glass))或其他low_k材料。
[0145]接著，如圖2B所示，在形成第I接觸孔103的工序中，使用希望的掩模形成圖案，形成將第I層間絕緣層102貫通而達到第I布線101的一邊為50?300nm的第I接觸孔103。這裡，在第I布線101的寬度比第I接觸孔103小的情況下，由於掩模對準偏移的影響，第I布線101與第I接觸插塞104接觸的面積變化,例如單元電流(cell current)變動。從防止該情況的觀點看，在本實施方式中，做成第I布線101的寬度比第I接觸孔103大的外形。
[0146]接著，在形成第I接觸插塞104的工序中，首先在下層通過濺射法將作為密接層及擴散阻擋層而發揮功能的分別為5?30nm厚的Ti/TiN層成膜後，在上層通過CVD(Chemical Vapor Deposition)法將作為接觸插塞的主要構成要素的200?400nm厚的鶴(W)成膜。此時，第I接觸孔103被之後成為第I接觸插塞104的層疊構造的導電層(W/Ti/TiN構造)填充。
[0147]接著,在形成第I接觸插塞104的工序中，使用化學機械研磨法(CMP (ChemicalMechanical Polishing)法)將晶片整面進行平坦化研磨,將第I層間絕緣層102上的不需要的導電層除去，在第I接觸孔103的內部形成第I接觸插塞104。
[0148]接著，如圖2C所示，將第I接觸插塞104覆蓋，在第I層間絕緣層102上通過濺射法將之後成為第I電極105的鉭氮化物105』配置成20?IOOnm厚的膜狀。
[0149]這裡，僅通過濺射法配置鉭氮化物105』，但也可以在鉭氮化物105』的配置後進行追加的利用CMP法的下部電極的平坦化。
[0150]接著，如圖2D所示，在鉭氮化物105』上，將第I金屬氧化物106a』及第2金屬氧化物106b』配置成膜狀。
[0151]首先，通過將鉭靶在氬氣和氧氣環境中進行濺射的所謂反應性濺射法(reactivesputtering),將作為第I金屬氧化物106a的TaOx配置成膜狀。作為第I金屬氧化物106a的、對引起電阻變化有效的含氧率，是55?65atm% (就x的值而言，是1.22?1.86)，其電阻率是I?50m Ω.cm，膜厚是20?lOOnm。
[0152]接著，在第I金屬氧化物106a上，形成由第2金屬氧化物106b構成的第2電阻變化層1062。與第I金屬氧化物106a同樣，通過將鉭靶在氧氣環境中濺射的反應性濺射法，形成作為第2金屬氧化物106b的Ta0y。在與第I金屬氧化物106a層疊的構造中，對引起電阻變化有效的、第2金屬氧化物106b的含氧率是68?71atm%(就y的值而言,是2.1?
2.5)，其電阻率是107ι?Ω.cm以上，膜厚是3?10nm。[0153]這裡，使用反應性濺射法形成，但也可以使用等離子氧化將第I金屬氧化物106a的表層氧化，形成含氧率高的第2金屬氧化物106b。採用濺射法，雖然難以含有化學計量組成以上的氧，但如果進行等離子氧化處理，則氧被注入到鉭氧化物的晶粒邊界、缺陷等中，能夠形成具有更高含氧率的金屬氧化物，所以對漏電流的抑制具有效果。此外，在形成第2電阻變化層1062時，也可以使用將鉭氧化物靶在氧氣環境中濺射的反應性濺射法。
[0154]接著，如圖2E所示，在第2金屬氧化物106b』上，將在形成圖案後成為第2電極107的貴金屬(Pt、Ir、Pa等)層107』配置成膜狀。
[0155]接著，如圖2F所示，使用希望的掩模，將以層狀包含貴金屬層107』、第2金屬氧化物106b』、第I金屬氧化物106a』、鉭氮化物105』的層疊膜形成圖案而形成為非易失性存儲元件的形狀。
[0156]作為標準電極電位高的材料的代表的貴金屬等由於難以蝕刻，所以在將這樣的貴金屬用於上部電極的情況下，也可以將其作為硬掩模(hard mask)而形成非易失性存儲元件20。在本工序中，用相同的掩模將上述層疊膜中包含的全部層統一進行圖案形成，但也可以按照上述層疊膜中包含的單獨的每層來進行圖案形成。
[0157]接著，如圖2G所示，通過將形成圖案後的層疊膜在氧環境中退火，在上述圖案形成後露出的第I金屬氧化物106a的側面，形成具有絕緣性的第3金屬氧化物106c。
[0158]接著，如圖2H所示，在側面氧化後的層疊膜及第I層間絕緣層102上，使用等離子CVD，堆積由矽氮化物構成的側壁保護層108 (膜厚為20nm)。
[0159]為了將矽氮化物成膜，作為對凸部而言階梯覆蓋(st印coverage)性良好的方法，通常使用減壓CVD。減壓CVD由於反應分子的平均自由程長，所以能夠堆積階梯覆蓋良好的薄膜。但是，在減壓CVD中，由於在成膜腔室內的溫度為650?800°C的高溫下進行成膜，所以在布線形成後不能使用。
[0160]所以，在本實施方式中，優選的是，使用與減壓CVD相比能在更低的溫度(250?400°C)下成膜的等離子CVD，將由矽氮化物構成的側壁保護層108成膜。此外，也可以使用濺射將由矽氮化物構成的側壁保護層108成膜。在通過矽氮化物的濺射的成膜中，例如可以使用將多晶矽靶在氬與氮的混合氣體環境下進行濺射的方法、所謂的反應性濺射法。
[0161]通過到此為止的工序，第I電阻變化層1061中，除了側面附近部分以外的芯部由氧不足型的第I金屬氧化物106a構成，側面附近部分由氧不足度比第I金屬氧化物106a小的第3金屬氧化物106c構成，第2電阻變化層1062由氧不足度比第I金屬氧化物106a小的第2金屬氧化物106b構成。
[0162]由側面附近部分被氧化的第I電阻變化層1061、和第2電阻變化層1062構成電阻變化層106，由第I電極105、電阻變化層106、第2電極107和側壁保護層108構成非易失性存儲元件20。
[0163]接著，如圖21所示，將電阻變化層106及側壁保護層108覆蓋，形成500?IOOOnm厚的第2層間絕緣層109，通過與圖2A、圖2B同樣的製造方法，形成第2接觸孔110及第2接觸插塞111。然後將第2接觸插塞111覆蓋，形成第2布線112。
[0164]最後，如圖2J所示，經由第I布線101及第2布線112對非易失性存儲元件20施加初始擊穿電壓，從而在第2電阻變化層1062中，形成包含氧不足度根據電脈衝的施加而可逆地變化的細絲F的局部區域，非易失性存儲裝置21完成。[0165][由側壁保護層帶來的非易失性存儲元件的側壁部氧化抑制效果]
[0166]接著，說明在第I實施方式的非易失性存儲元件20中設置的側壁保護層108帶來的側壁部的氧化抑制效果。
[0167]圖3是將第I實施方式的非易失性存儲元件20 (實施例)的側壁氧化量、與圖20所示的不具有側壁保護層的非易失性存儲元件10 (比較例)的側壁氧化量進行比較的圖表。另外，所謂側壁氧化量，是指圖1所示的D的寬度及圖20的對應部分的寬度。圖3所示的側壁氧化量是根據以電氣方式測量非易失性存儲元件的初始電阻值的結果而計算出的計算值。
[0168]根據圖3可知，不具有側壁保護層的比較例的側壁氧化量相比於具有側壁保護層的實施例，側壁氧化量多15%。
[0169]這表示，側壁保護層108防止了非易失性存儲元件形成後的由矽氧化物等構成的第2層間絕緣層109成膜時由原料氣體及氧等離子等導致的從電阻變化層106的側壁部分的氧化、以及由之後的熱處理導致的第2層間絕緣層109中含有的氧向電阻變化層106的擴散。
[0170][非易失性存儲元件的電阻變化特性]
[0171]接著，說明由在第I實施方式的非易失性存儲元件20中設置的側壁保護層108帶來的電阻變化特性的提高效果。
[0172]圖4是將第I實施方式的非易失性存儲元件20 (實施例)的電阻變化特性與不具有側壁保護層的非易失性存儲元件10 (比較例)的電阻變化特性進行比較的圖表。
[0173]圖4示出了這樣一種分布，即:在對非易失性存儲元件10及非易失性存儲元件20分別交替地反覆施加極性不同的兩種寫入電壓脈衝(使非易失性存儲元件高電阻化的電壓脈衝和低電阻化的電壓脈衝)、使非易失性存儲元件的電阻狀態可逆地變化的實驗中，每當施加寫入電壓脈衝時，施加讀出電壓(不引起電阻變化的電壓)而測量出的電流值(即電阻值)的分布。黑圈(LR電流)表示低電阻狀態下的電流值的代表值，白圈(HR電流)表示高電阻狀態下的電流值的代表值，上下延伸的線段表示電流值的分布。
[0174]根據圖4可知，與不具有側壁保護層的比較例相比，在實施例中，LR電流增加並且HR電流減小，用來識別低電阻狀態和高電阻狀態的窗口(window)擴大。此外，關於電流的偏差，也是實施例比比較例小。
[0175]這表示，側壁保護層108防止了非易失性存儲元件形成後的由矽氧化物等構成的第2層間絕緣層109成膜時的由原料氣體及氧等離子等導致的從電阻變化層106的側壁部分的氧化、以及之後的熱處理造成的在第2層間絕緣層109中含有的氧向電阻變化層106的擴散。另外，在實施例中設置的側壁保護層是20nm厚的氮化矽。
[0176]圖5是將對應於側壁氧化量而測量出的LR電流在實施例和比較例中進行比較的圖表。圖5所示的側壁氧化量是工序管理中的監測晶片的膜厚值，絕對值與上述根據初始電阻值計算出的側壁氧化量的計算值不同。
[0177]根據圖5的圖表可知，在比較例中，與實施例相比，隨著側壁氧化量變大，LR電流急劇地下降，偏差劣化的趨勢也較強。另一方面，在實施例中，可知，伴隨著側壁氧化量增大的LR電流的下降、偏差劣化的趨勢緩和。這表示，相對於在不具有側壁保護層的非易失性存儲元件中成為問題的側壁氧化量的邊際(marginal)變化能夠通過側壁保護層得到緩和。[0178][非易失性存儲元件的動作例]
[0179]接著，參照附圖對本實施方式的非易失性存儲元件20的作為存儲器的動作例、即進行信息的寫入/讀出的情況下的動作例。
[0180]圖6是表示在本發明第I實施方式的非易失性存儲元件20中寫入信息的情況下的動作例的圖。
[0181]如圖6所示，如果在第I電極105與第2電極107之間交替地施加振幅在規定的閾值電壓以上、具有規定的脈衝寬度的極性不同的兩種電脈衝，則電阻變化層的電阻值變化。即，在將負電壓脈衝(電壓E1、脈衝寬度Pl)施加在電極間的情況下，電阻變化層的電阻值從高電阻值Rb向低電阻值Ra減小。另一方面，在將正電壓脈衝(電壓E2，脈衝寬度Pl)施加在電極間的情況下，電阻變化層的電阻值從低電阻值Ra向高電阻值Rb增加。
[0182]在圖6所示的例子中，分別將高電阻值Rb分配給信息「0」，將低電阻值Ra分配給信息「I」。因此，通過在電極間施加正電壓脈衝以使電阻變化層的電阻值成為高電阻值Rb，從而寫入信息「0」，此外，通過在電極間施加負電壓脈衝以使電阻變化層的電阻值成為低電阻值Ra，從而寫入信息「I」。
[0183]圖7是表示在本發明第I實施方式的非易失性存儲元件中將信息讀出的情況下的動作例的圖。
[0184]如圖7所示，在進行信息的讀出的情況下，在電極間施加與使電阻變化層的電阻值變化時施加的電脈衝相比振幅足夠小的讀出用電壓E3 ( IE3 I〈 I El I，IE3 | < | E2 | )。結果，輸出與電阻變化層的電阻值對應的電流，通過檢測該輸出電流值，能夠進行寫入的信息的讀出。
[0185]在圖7所示的例子中，由於輸出電流值Ia對應於電阻值Ra，輸出電流值Ib對應於電阻值Rb，所以在檢測到輸出電流值Ia的情況下讀出信息「1」，在檢測到輸出電流值Ib的情況下讀出信息「O」。
[0186]如以上這樣，在被第I電極105和第2電極107夾著的區域中，電阻變化層作為存儲部發揮功能，從而非易失性存儲元件20作為存儲器動作。
[0187][多層布線構造中的側壁保護層效果]
[0188]如上述那樣，具有側壁保護層的本發明第I實施方式的非易失性存儲元件20具有如下效果:防止在電阻變化層106的形成後進行的、由矽氧化物等構成的第2層間絕緣層109成膜工序中的原料氣體、氧等離子等造成的從電阻變化層106的側壁部分的氧化，防止更後面的熱處理造成的第2層間絕緣層109中含有的氧向電阻變化層106的擴散。
[0189]這意味著，即使在具有側壁保護層108的電阻變化層106的上層形成多層的布線層，也具有抑制因這些布線層的形成處理造成的從電阻變化層106的側壁部的氧化及向電阻變化層的氧擴散的影響的效果。即意味著，通過導入側壁保護層108，能夠進行向非易失性存儲元件的上層的多層布線。
[0190]為了實證該效果，製作3種評價用樣品，進行比較各評價用樣品的側壁氧化量的實驗。
[0191]圖8A、圖8B、圖8C分別是表示作為比較例1、比較例2、實施例而製作出的評價用樣品的截面構造的概略的剖視圖。
[0192]比較例I是在圖20的非易失性存儲裝置11中進一步形成具有第3層間絕緣層113、第3接觸孔114、第3接觸插塞115及第3布線116的上層布線構造的非易失性存儲裝置12 (圖8A)，比較例2是圖20的非易失性存儲裝置11 (圖8B)，實施例是在圖1的非易失性存儲裝置21中形成與比較例I同等的上層布線構造的非易失性存儲裝置22 (圖SC)。
[0193]比較例I及實施例的電阻變化層106受到形成上層布線構造的工序中的熱處理的影響。比較例2對沒有這樣的熱處理的影響的情況進行比較。
[0194]圖9是對各評價用樣品的側壁氧化量進行比較的圖表。圖9所示的側壁氧化量與圖3同樣，是根據以電氣方式測量非易失性存儲元件的初始電阻值的結果而計算出的計算值。
[0195]根據圖9可知，設有側壁保護層及上層布線構造的實施例的側壁氧化量，比沒有設置側壁保護層且設有上層布線構造的比較例I的側壁氧化量少，並且是與側壁保護層及上層布線構造都沒有設置的比較例2的側壁氧化量大致同等的側壁氧化量。
[0196]這證實了通過側壁保護層、形成上層布線構造的工序中的氧化被完全抑制。
[0197]根據以上的結果，本實施方式的非易失性存儲元件20，對於在非易失性存儲元件形成後具備多層布線工序的半導體裝置，也抑制電阻變化層的側壁部的氧化進展，可以說使電阻變化特性穩定化的效果較高。此外，即使在多個層中形成非易失性存儲元件，由於各個非易失性存儲元件具有抑制布線工序形成時的氧化的影響的效果，所以能夠形成特性也同等的結構。
[0198](第I實施方式的變形例)
[0199]作為第I實施方式的變形例的非易失性存儲元件，對提高了耐久性特性的非易失性存儲元件進行說明。
[0200]圖10是表示第I實施方式的變形例的具有非易失性存儲元件24的非易失性存儲裝置25的一結構例的剖視圖。
[0201]在非易失性存儲元件24中，電阻變化層117中的第I金屬氧化物106a具有由氧不足度不同的金屬氧化物構成的層疊構造，第I金屬氧化物106a將與第I電極105連接的第I區域106al和與第2電阻變化層1062連接的第2區域106a2層疊而構成。
[0202]第I金屬氧化物106a的第2區域106a2的氧不足度，比第I金屬氧化物106a的第I區域106al的氧不足度小，比第2金屬氧化物106b的氧不足度大。
[0203]S卩，電阻變化層117具有3層構造，該3層構造將氧不足度最大的第I金屬氧化物106a的第I區域106al、具有中間的氧不足度的第I金屬氧化物106a的第2區域106a2、以及氧不足度最小的第2金屬氧化物106b依次層疊而成。
[0204]圖11是表示使電阻變化層為2層構造的樣品和為3層構造的樣品中的非易失性存儲元件的耐久性特性的圖。
[0205]圖11的橫軸表示電阻變化層的結構。
[0206]左側及中央所示的樣品具備與圖1的電阻變化層106對應的2層構造，高電阻層對應於第2金屬氧化物106b,氧欠缺層對應於第I金屬氧化物106a。
[0207]右側所示的樣品具備與圖10的電阻變化層117對應的3層構造，高電阻層對應於第2金屬氧化物106b，氧欠缺層對應於第I金屬氧化物的第I區域106al及第2區域106a2
的層疊體。
[0208]在這些樣品中，不進行將電阻變化層106從側面氧化的處理，因而，沒有配置第3金屬氧化物106c。
[0209]圖11的左縱軸表示不成為高電阻的HR不良、或者不成為低電阻的LR不良的不良率(任意單位)。右縱軸表示由包含這樣的電阻變化層的非易失性存儲元件構成的存儲器單元陣列的IOOk次(10萬次)的耐久性特性的通過率(任意單位)。
[0210]在圖11中，作為與左縱軸對應的數據，分別對應於左側、中央、右側所示的樣品，成對表示了 LR不良率(位於左方的條形圖)和HR不良率(位於右方的條形圖)。此外，作為與右縱軸對應的數據而描繪了 3個黑圈標記的標繪點。
[0211]圖11的與左側及中央所示的樣品對應的條形圖及黑圈標記的標繪點表示,在電阻變化層106是2層構造的非易失性存儲元件中，具有如果降低氧欠缺層(第I金屬氧化物106a)的電阻率則HR不良的發生次數增加、相反如果提高氧欠缺層的電阻率則LR不良的發生次數增加這樣的權衡(trade off)關係。
[0212]相對於此，圖11的與右側所示的樣品對應的條形圖及黑圈標記的標繪點表示,通過將氧欠缺層2層化、也就是使電阻變化層117為3層，HR、LR雙方的不良次數都被改善，耐久性特性的通過率改善。
[0213]S卩，如圖10所示，通過將電阻變化層117做成3層構造，能夠得到具有更好的耐久性特性的非易失性存儲元件24。
[0214](第2實施方式)
[0215]圖12是表示本發明第2實施方式的非易失性存儲元件的結構例的剖視圖。本例的非易失性存儲元件30與圖3所示的例子的不同點在於，側壁保護層118僅覆蓋在第I電極105、電阻變化層106、第2電極107的側面。S卩，圖12所示的非易失性存儲元件30具有側壁保護層118僅將非易失性存儲元件30的側壁部覆蓋那樣的側牆(side wall)構造。在第I實施方式中，在形成接觸孔110時需要用乾式蝕刻對選擇比不同的第2層間絕緣層109和側壁保護層108的2層膜進行加工，所以擔心蝕刻處理步驟的增加及接觸電阻值的穩定性等。在第2實施方式中，在形成接觸孔110時僅將第2層間絕緣層109通過乾式蝕刻進行加工，沒有這樣的擔心。
[0216]圖13A至圖13D是本發明實施方式2的非易失性存儲裝置的製造方法。在圖13A至圖13D中，對於與圖2A至圖2J相同的構成要素使用相同的標號而省略說明。如圖13A至圖13D所示，本實施方式2的非易失性存儲裝置的製造方法與本實施方式I的非易失性存儲裝置的製造方法的差異在於，在第2電極107之上沒有配置側壁保護層108。由此，圖13A以前的工序與圖2A至圖2H是同樣的，所以省略說明。
[0217]如圖13B所示，通過各向異性乾式蝕刻將側壁保護層108蝕刻，僅在第I電極105、電阻變化層106、第2電極107的側壁部形成側牆型側壁保護層118。接著，如圖13C所示，將電阻變化層106覆蓋而形成500?IOOOnm厚的第2層間絕緣層109，通過與圖2A、圖2B同樣的製造方法，形成第2接觸孔110及第2接觸插塞111，將第2接觸插塞111覆蓋，形成第2布線112。然後，如圖13D所示，通過進行上述的初始擊穿處理，在第2電阻變化層1062中形成根據電脈衝的施加而氧不足度可逆地變化的局部區域F，非易失性存儲裝置31完成。局部區域可以認為包含由氧欠缺側構成的細絲。
[0218]另外，為了得到抑制非易失性存儲元件30的電阻變化特性的劣化及偏差的效果，在圖13B中，側壁保護層118至少將第3金屬氧化物106c的側面覆蓋從而將向第3金屬氧化物106c的氧供給切斷是重要的，第2金屬氧化物106b的側面、第I電極105及第2電極107的側面也可以不一定覆蓋。這是因為，可以認為，第2金屬氧化物106b最初接近於絕緣物，此外第I電極105及第2電極107比較難以受到氧化，所以即使不用側壁保護層118覆蓋，氧化進一步發展而非易失性存儲元件的特性偏差增大的情況也不易發生。這並不限於非易失性存儲元件30，對於在第I實施方式及其變形例中說明的非易失性存儲元件20、24也適用。
[0219]此外，在上述中說明的降低初始擊穿電壓的效果和抑制非易失性存儲元件的特性偏差的效果相互獨立。側壁保護層118並不限於為了降低初始擊穿電壓而設置的第3金屬氧化物106c的側面，只要是通過氧化發展而非易失性存儲元件的特性變動的層，就能夠通過將其側面覆蓋來抑制非易失性存儲元件的特性偏差。因而，通過側壁保護層118的覆蓋來抑制非易失性存儲元件的特性偏差的效果在不需要初始擊穿處理的非易失性存儲元件中也能夠發揮。
[0220](非易失性存儲元件的第I應用例)
[0221]上述第I實施方式及第2實施方式的非易失性存儲元件能夠適用於各種形態的非易失性存儲裝置。作為本實施方式的非易失性存儲元件的第I應用例，可以舉出在字線與位線的交點(立體交叉點)處介有非易失性存儲元件(活性層(active layer))的、所謂交叉點型的非易失性存儲裝置。以下對該例進行說明。
[0222][第I應用例的非易失性存儲裝置的結構] [0223]圖14是表示應用了本發明第I實施方式或第2實施方式的非易失性存儲元件的非易失性存儲裝置的第I應用例的結構的框圖。此外，圖15是表示圖14所示的非易失性存儲裝置的A部的結構(4位的結構)的立體圖。
[0224]如圖14所示，本例的非易失性存儲裝置200，在半導體基板上具備存儲器主體部201，該存儲器主體部201具備存儲器單元陣列202、行選擇電路/驅動器203、列選擇電路/驅動器204、用來進行信息的寫入的寫入電路205、檢測流過選擇位線的電流量並判斷為數據「I」或「O」的讀出放大器206、以及經由端子DQ進行輸入輸出數據的輸入輸出處理的數據輸入輸出電路207。此外，非易失性存儲裝置200具備接受從外部輸入的地址信號的地址輸入電路208、和基於從外部輸入的控制信號來控制存儲器主體部201的動作的控制電路209。
[0225]存儲器單元陣列202如圖14及圖15所示，具備:在半導體基板之上相互平行地形成的多個字線(第I布線)WL0、WL1、WL2、…；以及多個位線(第2布線)BL0、BL1、BL2、…，在這些多個字線WL0、WL1、WL2、…的上方在與該半導體基板的主面平行的面內相互平行且與多個字線WL0、WL1、WL2、…立體交叉而形成。
[0226]此外，在存儲器單元陣列202中，與這些多個字線WLO、WL1、WL2、…與多個位線BL0、BL1、BL2、…的立體交叉點相對應而設有以矩陣狀設置的多個存儲器單元MllUMl 12、M113、M121、M122、M123、M131、M132、M133、…(以下，表示為「存儲器單元 M111、M112、…」)。
[0227]這裡，存儲器單元M111、M112、…分別由第I實施方式的非易失性存儲元件20或第2實施方式的非易失性存儲元件30、和串聯連接於它們的電流控制元件構成，各個非易失性存儲元件具有由層疊構造的氧不足型的金屬氧化物構成的電阻變化層。
[0228]另外，圖14中的存儲器單元Mill、M112、…在圖15中用標號210表示。[0229]這裡，初始擊穿動作既可以在初始的測試時通過測試機實施，也可以構成為，使得上述寫入電路205能夠產生初始擊穿電壓。
[0230][第I應用例的非易失性存儲裝置中的非易失性存儲元件的結構]
[0231]圖16是表示圖14所示的非易失性存儲裝置的第I應用例中的非易失性存儲元件的結構的剖視圖。另外，在圖16中，表示圖15的B部的結構。
[0232]如圖16所示，在本應用例的非易失性存儲裝置中，非易失性存儲元件210介於作為銅布線的下部布線212 (相當於圖15中的字線WLl)及上部布線211 (相當於圖15中的位線BLl)之間，依次層疊下部電極217、電流控制層216、內部電極215、電阻變化層214和上部電極213而構成。
[0233]這裡，內部電極215、電阻變化層214及上部電極213分別相當於圖1所示的第I實施方式的非易失性存儲元件20中的第I電極105、電阻變化層106及第2電極107。因而，本應用例的結構也與第I實施方式的結構同樣地形成。
[0234]這裡，通過用側壁保護層108或側壁保護層118將電阻變化層106的側壁覆蓋，能夠構成能使電阻變化動作穩定化的非易失性存儲元件。
[0235]電流控制元件216經由用TaN構成的內部電極215，與電阻變化層214串聯連接，電流控制層216與電阻變化層214電連接。該由下部電極217、電流控制層216、內部電極215構成的電流控制元件是以MIM (Metal 一 Insulator 一 Metal ;金屬一絕緣體一金屬的含義)二極體或MSM (Metal 一 Semiconductor 一 Metal ;金屬一半導體一金屬的含義)二極體為代表的元件，對電壓呈現非線性的電流特性。MSM二極體能夠流過更多的電流。作為電流控制層216，可以使用非晶Si等。此外，該電流控制元件對電壓具有雙向性的電流特性，構成為，在第I閾值電壓Vfl以上或第2閾值電壓Vf2以下(這裡是Vfl>Vf2)時導通。
[0236]另外，鉭及其氧化物是通常在半導體工藝中使用的材料，可以說親和性非常高。因此，能夠容易地應用到現有的半導體製造工藝中。
[0237][多層化構造的非易失性存儲裝置的結構例]
[0238]通過將圖14及圖15所示的本應用例的非易失性存儲裝置中的存儲器單元陣列以3維方式堆積，能夠實現多層化構造的非易失性存儲裝置。
[0239]圖17是表示將圖15所示的非易失性存儲裝置的第I應用例多層化後的構造中的存儲器單元陣列的結構的立體圖。如圖17所示，該非易失性存儲裝置具備將存儲器單元陣列層疊多個而成的多層化存儲器單元陣列，所述存儲器單元陣列具備:多個下部布線(第I布線)212，在未圖示的半導體基板之上相互平行地形成；多個上部布線(第2布線)211，在這些多個下部布線212的上方在與該半導體基板的主面平行的面內相互平行且與多個下部布線212立體交叉而形成；以及多個存儲器單元210，對應於這些多個下部布線212與多個上部布線211的立體交叉點而以矩陣狀設置。
[0240]另外，在圖17所示的例子中，是布線層為5層且配設在其立體交叉點的非易失性存儲元件為4層的結構，但是當然也可以根據需要而增減這些層數。
[0241]通過設置這樣構成的多層化存儲器單元陣列，能夠實現超大容量非易失性存儲器。
[0242]另外，如在第I實施方式中說明的那樣，本發明的電阻變化層能夠在低溫下形成。因而，即使是進行本實施方式中所示那樣的布線工序中的層疊化的情況下，也不會對在下層工序中形成的電晶體及娃化物(silicide)等的布線材料帶來影響，所以能夠容易地實現多層化存儲器單元陣列。即，通過使用本發明的含有鉭氧化物的電阻變化層，能夠容易地實現多層化構造的非易失性存儲裝置。
[0243](非易失性存儲元件的第2應用例)
[0244]作為本實施方式的非易失性存儲元件的第2應用例，可以舉出具有I電晶體一 I非易失性存儲元件(1T1R構成)的構造的非易失性存儲裝置。
[0245][第2應用例的非易失性存儲裝置的結構]
[0246]圖18是表示應用了本發明第I實施方式或第2實施方式的非易失性存儲元件的非易失性存儲裝置的第2應用例的結構的框圖。此外，圖19是表示圖18所示的非易失性存儲裝置的C部的結構(2位的結構)的剖視圖。
[0247]如圖18所示，本應用例的非易失性存儲裝置300，在半導體基板上具備存儲器主體部301，該存儲器主體部301具備:存儲器單元陣列302、行選擇電路/驅動器303、列選擇電路304、用來進行信息的寫入的寫入電路305、檢測流過選擇位線的電流量並判斷為數據「I」或「O」的讀出放大器306、以及經由端子DQ進行輸入輸出數據的輸入輸出處理的數據輸入輸出電路307。此外，非易失性存儲裝置300還具備單元板電源(VCP電源)308、接受從外部輸入的地址信號的地址輸入電路309、以及基於從外部輸入的控制信號來控制存儲器主體部301的動作 的控制電路310。
[0248]存儲器單元陣列302具備:在半導體基板之上形成的、相互交叉排列的多個字線(第I布線)WL0、WL1、WL2、…及位線(第2布線)BLO、BL1、BL2、…；對應於這些字線WL0、WL1、WL2、…及位線BL0、BL1、BL2、…的交點而分別設置的多個電晶體T11、T12、T13、T21、Τ22、Τ23、Τ31、Τ32、Τ33、...(以下，表示為「電晶體 Til、Τ12、...」)；以及與電晶體 Τ11、Τ12、…I 對 I 地設置的多個存儲器單元]?211、]\1212、]\1213、]\1221、]\1222、]\1223、]\1231、]\1232、Μ233、...(以下，表示為「存儲器單元Μ211、Μ212、…」)。
[0249]此外，存儲器單元陣列302具備平行於字線WLO、WL1、WL2、…而排列的多個板線(plate line)(第3布線)PLO、PL1、PL2、…。如圖19所示，在字線WLO、WLl的上方配設有位線BL0，在該字線WL0、WL1與位線BLO之間配設有板線PL0、PL1。另外，在上述結構例中，板線與字線平行地配置，但也可以與位線平行地配置。此外，板線做成對電晶體提供共通的電位的結構，但也可以做成如下結構，即:具有與行選擇電路/驅動器同樣的結構的板線選擇電路/驅動器，將所選擇的板線和非選擇的板線用不同的電壓(也包括極性)驅動。
[0250]這裡，存儲器單元M211、M212、…分別相當於第I實施方式的非易失性存儲元件20或第2實施方式的非易失性存儲元件30，各個非易失性存儲元件具有由層疊構造的氧不足型的金屬氧化物構成的電阻變化層。更具體地講，圖19中的非易失性存儲元件313相當於圖18的存儲器單元M211、M212、…，該非易失性存儲元件313由上部電極314、由層疊構造的氧不足型的金屬氧化物構成的電阻變化層315、以及下部電極316構成。
[0251]另外，在圖19中，表示了插塞層317、金屬布線層318、以及源極或漏極區域319。
[0252]如圖18所示，電晶體Til、T12、T13、…的漏極連接於位線BLO，電晶體T21、T22、T23、…的漏極連接於位線BL1，電晶體T31、T32、T33、…的漏極連接於位線BL2。
[0253]此外，電晶體Τ11、Τ21、Τ31、…的柵極連接於字線WL0，電晶體Τ12、Τ22、Τ32、...的柵極連接於字線WL1，電晶體Τ13、Τ23、Τ33、…的柵極連接於字線WL2。[0254]進而，電晶體T11、T12、…的源極分別與存儲器單元Μ211、Μ212、…連接。
[0255]此外，存儲器單元Μ211、Μ221、Μ231、…連接於板線PL0，存儲器單元Μ212、Μ222、Μ232、…連接於板線PL1，存儲器單元Μ213、Μ223、Μ233、…連接於板線PL2。
[0256]地址輸入電路309從外部電路(未圖示)接受地址信號，基於該地址信號將行地址信號向行選擇電路/驅動器303輸出，並將列地址信號向列選擇電路304輸出。這裡，地址信號是表示多個存儲器單元Μ211、Μ212、…中的被選擇的特定的存儲器單元的地址的信號。此外，行地址信號是表示由地址信號表示的地址中的行的地址的信號，列地址信號是表示由地址信號表示的地址中的列的地址的信號。 [0257]控制電路310在信息的寫入周期中，根據輸入到數據輸入輸出電路307的輸入數據Din，將指示寫入用電壓的施加的寫入信號向寫入電路305輸出。另一方面，在信息的讀出周期中，控制電路310將指示讀出用電壓的施加的讀出信號向列選擇電路304輸出。
[0258]行選擇電路/驅動器303接受從地址輸入電路309輸出的行地址信號，根據該行地址信號選擇多個字線WL0、WL1、WL2、…中的某個，對該選擇的字線施加規定的電壓。
[0259]此外，列選擇電路304接受從地址輸入電路309輸出的列地址信號，根據該列地址信號選擇多個位線BLO、BLU BL2、…中的某個，對該選擇的位線施加寫入用電壓或讀出用電壓。
[0260]寫入電路305在接受到從控制電路310輸出的寫入信號的情況下，輸出對列選擇電路304指示對所選擇的位線進行寫入用電壓的施加的信號。
[0261]此外，讀出放大器306在信息的讀出周期中，檢測流過作為讀出對象的選擇位線的電流量，判斷為數據「I」或「O」。結果，得到的輸出數據DO經由數據輸入輸出電路307被向外部電路輸出。
[0262]這裡，初始擊穿動作既可以在初始的測試時由測試機實施，也可以構成為，使得上述寫入電路305能夠產生初始擊穿電壓。
[0263]另外，在具有i電晶體一 I非易失性存儲元件的構造的本應用例的情況下，與第I應用例的交叉點型非易失性存儲元件的結構相比，存儲容量變小。但是，由於不需要二極體那樣的電流控制元件，所以能夠容易地組合到CMOS工藝中，此外，還具有動作控制容易的優點。
[0264]此外，與第I應用例的情況同樣，由於本發明的電阻變化層能夠在低溫下形成，所以具有的優點是:即使在進行本應用例所示那樣的布線工序下的層疊化的情況下，也不會對在下層工序中形成的電晶體及矽化物等的布線材料帶來影響。
[0265]進而，與第I應用例的情況同樣，由於鉭及其氧化物的形成能夠容易地應用到現有的半導體製造工藝中，所以能夠容易地製造本應用例的非易失性存儲裝置。
[0266]另外，在上述實施方式中，作為成為電阻變化層的金屬氧化物，對鉭氧化物、鉿氧化物、鋯氧化物的情況進行了說明，但是作為夾在第I電極與第2電極間的金屬氧化物，只要作為呈現電阻變化的主要電阻變化層而包含鉭、鉿、鋯等的氧化物即可，除此以外也可以包含例如微量的其他元素。也可以通過電阻值的微調等而特意地包含少量的其他元素，這樣的情況也包含在本發明的範圍中。例如，如果對電阻變化層添加氮，則電阻變化層的電阻值提高，能夠改善電阻變化的反應性。
[0267]此外，在通過濺射形成了電阻變化層時，由於殘留氣體及從真空容器壁的氣體釋放等，有可能使意圖以外的微量的元素混入到電阻變化層中，但這樣的微量的元素混入到電阻膜中的情況當然也包含在本發明的範圍中。
[0268]以上，基於實施方式對本發明的一個或多個形態的非易失性存儲元件及非易失性存儲裝置、以及它們的製造方法進行了說明，但本發明並不限定於該實施方式。只要不脫離本發明的主旨，對本實施方式實施了本領域技術人員想到的各種變形而得到的形態、或將不同實施方式的構成要素組合而構建的形態也可以包含在本發明的一個或多個形態的範圍內。
[0269]產業上的可利用性
[0270]本發明提供一種電阻變化型的半導體存儲元件及具備它的非易失性存儲裝置，由於能夠實現穩定動作、可靠性高的非易失性存儲器，所以對於使用非易失性存儲器的各種電子設備具有實用性。
[0271]標號說明
[0272]10、20、24、30非易失性存儲元件
[0273]11、12、21、22、25、31非易失性存儲裝置
[0274]100 基板
[0275]101 第 I 布線
[0276]102第I層間絕緣層
[0277]103第I接觸孔
[0278]104第I接觸插塞
[0279]105 第 I 電極
[0280]106、117電阻變化層
[0281]1061、1161第I電阻變化層
[0282]1062第2電阻變化層
[0283]106a第I金屬氧化物
[0284]106al 第 I 區域
[0285]106a2 第 2 區域
[0286]106b第2金屬氧化物
[0287]106c第3金屬氧化物
[0288]107 第 2 電極
[0289]108、118側壁保護層
[0290]109第2層間絕緣層
[0291]110第2接觸孔
[0292]111第2接觸插塞
[0293]112 第 2 布線
[0294]113第3層間絕緣層
[0295]114第3接觸孔
[0296]115第3接觸插塞
[0297]116 第 3 布線
[0298]200非易失性存儲裝置[0299]201存儲器主體部
[0300]202存儲器單元陣列[0301 ]203行選擇電路/驅動器
[0302]204列選擇電路/驅動器
[0303]205寫入電路
[0304]206讀出放大器
[0305]207數據輸入輸出電路 [0306]208地址輸入電路
[0307]209控制電路
[0308]210非易失性存儲元件
[0309]211上部布線
[0310]212下部布線
[0311]213上部電極
[0312]214電阻變化層
[0313]215內部電極
[0314]216電流控制層
[0315]217下部電極
[0316]218歐姆電阻層
[0317]219第2電阻變化層
[0318]300非易失性存儲裝置
[0319]301存儲器主體部
[0320]302存儲器單元陣列[0321 ]303行選擇電路/驅動器
[0322]304列選擇電路
[0323]305寫入電路
[0324]306讀出放大器
[0325]307數據輸入輸出電路
[0326]308單元板電源
[0327]309地址輸入電路
[0328]310控制電路
[0329]313非易失性存儲元件
[0330]314上部電極
[0331]315電阻變化層
[0332]316下部電極
[0333]BL0、BL1、…位線
[0334]M11、M12、…存儲器單元
[0335]T11、T12、…電晶體
[0336]WL0、WL1、…字線
【權利要求】
1.一種非易失性存儲元件，其特徵在於， 具備: 第I電極； 第2電極； 電阻變 化層，介於上述第I電極與上述第2電極之間，將與上述第I電極連接的第I電阻變化層和與上述第2電極連接的第2電阻變化層層疊而構成，基於施加在上述第I電極與上述第2電極之間的電信號而電阻值可逆地變化；以及 側壁保護層，具有氧阻擋性，將未與上述第I電極及上述第2電極中的任一個連接的上述電阻變化層的側面覆蓋； 上述第I電阻變化層由第I金屬氧化物和第3金屬氧化物構成，該第3金屬氧化物形成在該第I金屬氧化物的周圍並且氧不足度比該第I金屬氧化物的氧不足度小，上述第2電阻變化層由氧不足度比上述第I金屬氧化物層的氧不足度小的第2金屬氧化物構成。
2.一種非易失性存儲元件，其特徵在於， 具備: 第I電極； 第2電極； 電阻變化層，介於上述第I電極與上述第2電極之間，將與上述第I電極連接的第I電阻變化層和與上述第2電極連接的第2電阻變化層層疊而構成，基於施加在上述第I電極與上述第2電極之間的電信號而電阻值可逆地變化；以及 側壁保護層，具有氧阻擋性，將未與上述第I電極及上述第2電極中的任一個連接的上述電阻變化層的側面覆蓋； 上述第I電阻變化層由第I金屬氧化物和第3金屬氧化物構成，該第3金屬氧化物形成在該第I金屬氧化物的周圍並且含氧率比該第I金屬氧化物的含氧率大，上述第2電阻變化層由含氧率比上述第I金屬氧化物層的含氧率大的第2金屬氧化物構成。
3.如權利要求1或2所述的非易失性存儲元件，其特徵在於， 上述側壁保護層還將上述第I電極的側面、以及上述第2電極的側面和上表面覆蓋。
4.如權利要求1或2所述的非易失性存儲元件，其特徵在於， 上述側壁保護層至少將上述第3金屬氧化物的側面覆蓋。
5.如權利要求1或2所述的非易失性存儲元件，其特徵在於， 上述側壁保護層由具有絕緣性和氧阻擋性的金屬氧化物、金屬氮化物及金屬氮氧化物中的某I種構成。
6.如權利要求1或2所述的非易失性存儲元件，其特徵在於， 上述側壁保護層由矽氮化物、鋁氧化物以及鈦氧化物中的某I種構成。
7.如權利要求1或2所述的非易失性存儲元件，其特徵在於， 上述第I金屬氧化物具有由氧不足度不同的多層金屬氧化物構成的層疊構造。
8.如權利要求1或2所述的非易失性存儲元件，其特徵在於， 上述第I金屬氧化物、上述第2金屬氧化物及上述第3金屬氧化物都由鉭氧化物、鉿氧化物及鋯氧化物中的某I種構成。
9.如權利要求1或2所述的非易失性存儲元件，其特徵在於，在上述第2電阻變化層之中形成氧不足度根據電脈衝的施加而可逆地變化的局部區域。
10.一種非易失性存儲元件的製造方法，其特徵在於，包括以下工序: 形成層疊膜的工序，該層疊膜以層狀依次包含第I電極材料、第I金屬氧化物、氧不足度比上述第I金屬氧化物的氧不足度小的第2金屬氧化物、以及第2電極材料； 將上述層疊膜形成圖案的工序，以使得將上述層疊膜的成為非易失性存儲元件的部分保留，並將其他部分除去； 將通過形成圖案而露出的上述第I金屬氧化物的側面氧化、從而在上述第I金屬氧化物的周圍形成氧不足度比上述第I金屬氧化物的氧不足度小的第3金屬氧化物的工序；以及 至少將上述第3金屬氧化物的側面用具有氧阻擋性的側壁保護層覆蓋的工序。
11.如權利要求10所述的非易失性存儲元件的製造方法，其特徵在於， 還包括以下工序:在上述第I電極材料與上述第2電極材料之間施加第I電脈衝，從而在上述第2金屬氧化物之中形成局部區域，該局部區域的氧不足度根據在上述第I電極材料與上述第2電極材料之間施加振幅比上述第I電脈衝的振幅小的第2電脈衝而可逆地變化。
12.—種非易失性存儲裝置，其特徵在於， 該非易失性存儲裝置將存儲器單元陣列隔著層間絕緣膜而層疊多個，上述存儲器單元陣列具備: 多個第I布線，在第I方向上延伸； 多個第2布線，在與上述第I方向不同的第2方向上延伸； 多個權利要求1或2所述的非易失性存儲元件，設在上述多個第I布線與上述多個第2布線之間的各立體交叉點處，與上述多個第I布線中的I個和上述多個第2布線中的I個連接； 多個第I接觸插塞，將上述多個非易失性存儲元件中的I個非易失性存儲元件的第I電極與上述多個第I布線中的I個連接；以及 多個第2接觸插塞，將上述多個非易失性存儲元件中的I個非易失性存儲元件的第2電極與上述多個第2布線中的I個連接。
13.如權利要求12所述的非易失性存儲裝置，其特徵在於， 上述層間絕緣膜由TEOS、FSG、Si3N4的某個構成； 上述第I接觸插塞及第2接觸插塞由鶴構成。
14.一種非易失性存儲裝置的製造方法，其特徵在於，包括以下工序: 形成在第I方向上延伸的多個第I布線的工序； 形成將上述第I布線覆蓋的第I層間絕緣層的工序； 在上述第I層間絕緣層中形成與上述多個第I布線中的I個連接的多個第I接觸插塞的工序； 在上述多個第I接觸插塞之上形成與上述多個第I接觸插塞連接、並且以層狀依次包含第I電極材料、第I金屬氧化物、氧不足度比上述第I金屬氧化物的氧不足度小的第2金屬氧化物、以及第2電極材料的層疊膜的工序；將上述層疊膜形成圖案以使得保留與上述多個第I接觸插塞連接的多個部分並除去其他部分的工序； 將通過形成圖案而露出的上述第I金屬氧化物的側面氧化、從而在上述第I金屬氧化物的周圍形成氧不足度比上述第I金屬氧化物的氧不足度小的第3金屬氧化物的工序；至少將上述第3金屬氧化物的側面用具有氧阻擋性的側壁保護層覆蓋的工序； 形成將形成圖案後的上述層疊膜及上述側壁保護層覆蓋的第2層間絕緣層的工序； 在上述第2層間絕緣層中形成與形成圖案後的上述層疊膜連接的多個第2接觸插塞的工序；以及 在上述第2接觸插塞之上形成在與上述第I方向不同的第2方向上延伸的多個第2布線的工序。
15.如權利要求14所述的非易失性存儲裝置的製造方法，其特徵在於， 還包括以下工序:通過在上述第I布線與上述第2布線之間施加第I電脈衝，從而在上述金屬氧化物之中形成局部區域，該局部區域的氧不足度根據在上述第I布線與上述第2布線之間施加振幅比上述 第I電脈衝的振幅小的第2電脈衝而可逆地變化。
【文檔編號】H01L49/00GK103999218SQ201280044072
【公開日】2014年8月20日 申請日期:2012年9月10日 優先權日:2011年9月16日
【發明者】米田慎一, 三河巧, 伊藤理, 早川幸夫, 姫野敦史 申請人:松下電器產業株式會社