發光裝置及其製造方法

2024-01-24 01:29:15 1

專利名稱：發光裝置及其製造方法
技術領域：
本發明涉及一種發光裝置及其製造方法。更明確地說，本發明涉及具 有增強的發光效率和亮度的基於氮化物的半導體發光裝置以及製造所述發 光裝置的方法。
背景技術：
發光裝置指其中產生使用半導體的p-n結結構注射的少數載流子(電 子或空穴)且由於載流子的重組而發射某種光的元件。發光源由例如GaAs、 AlGaAs、 GaN、 InGaN和AlGalnP的化合物半導體材料的任一者或組合形成， 使得可實現多種顏色。舉例來說，紅色發光裝置可由GaAsP或類似物形成； 綠色發光裝置可由GaP、 InGaN或類似物形成，藍色發光裝置可使用 InGaN/GaN雙異質結構形成；以及UV發光裝置可使用AlGaN/GaN或 AlGaN/AlGaN結構形成。
特定來說，GaN在常溫下具有3.4 eV的直接帶隙，且通過與例如InN 或AIN的物質組合而具有1. 9 eV (InN)到3. 4 eV (GaN)或6. 2 eV (AIN) 的直接能帶隙。因此，GaN是由於其從可見光到紫外光的寬波長範圍而對光 學元件具有極大適應性的物質。由於可以此方式調整波長，因此可藉助於 具有短波長範圍的紅色、綠色和藍色發光裝置來完成全色實施方案，使得 對一般照明市場以及顯示裝置市場的適應性預期會顯著增加。
發光裝置與現有的燈泡或螢光燈相比具有以下特性較低的功率消 耗、較長的壽命、窄空間中的較好安裝以及對振動的較強抵抗力。由於發 光裝置用作顯示裝置和背光，且在功率消耗減少和耐久性方面具有優良特 性，所以近期己進行許多將發光裝置應用於一般照明領域的研究。在未來， 預期其適應性會擴展到大尺寸LCD-TV的背光、交通工具頭燈和一般照明。 因此，必須改進發光裝置的發光效率，解決散熱問題，並實現發光裝置的 高亮度和輸出。
目前已開發許多增強發光裝置性能的技術。有各種指示發光裝置的性 能的指數，例如發光效率(lm/W)、內部量子效率(％)、外部量子效率(％) 和提取效率(％)。提取效率確定為注射到發光裝置中的電子與發射到發光 裝置外部的光子的比率。也就是說，在提取效率變高時，發光裝置變亮。 由於發光裝置的提取效率受到晶片的形狀和表面圖案、晶片的結構以及封 裝類型的較大影響，因此在設計發光裝置時應小心謹慎。
圖1是繪示具有水平結構的常規發光裝置的截面圖。
參看圖l，發光裝置包括襯底l、形成於襯底1上的N型半導體層2、 形成於N型半導體層2的一部分上的有源層3以及P型半導體層4。也就是 說，在N型半導體層2、有源層3和P型半導體層4依次形成於襯底1上之 後，P型半導體層4和有源層3的預定區域經蝕刻以暴露N型半導體層2的 一部分。接著，將預定電壓施加於暴露的N型半導體層2和P型半導體層4 的頂面。
圖2是繪示具有倒裝晶片結構的常規發光裝置的截面圖。 參看圖2，發光裝置包括N型半導體層2、有源層3以及P型半導體層 4，其依次形成於基礎襯底(base substrate) 1上。發光裝置進一步包括 底板襯底(submount substrate) 5，基礎襯底1是使用金屬凸塊8和9倒 裝晶片結合到所述底板襯底5上的。因此，N型半導體層2、有源層3以及 P型半導體層4依次形成於預定襯底1上，且P型半導體層4和有源層3的 部分經蝕刻以暴露N型半導體層2，使得可形成發光單元。此外，準備額外 的底板襯底5以在其上面形成第一電極6和第二電極7，接著分別在第一電 極6和第二電極7上形成P型金屬凸塊8和N型金屬凸塊9。隨後，發光單 元與底板襯底5結合，使得發光單元的P電極和N電極分別與P型金屬凸 塊8和N型金屬凸塊9結合，以製造發光裝置。由於這種具有倒裝晶片結 構的常規發光裝置具有高散熱效率且幾乎沒有光屏蔽，所以存在的優點在 於與常規發光裝置相比，其光效率增加了 50%或50%以上。此外，由於不必 需要用於驅動發光裝置的金線，所以可考慮許多對各種小尺寸封裝的應用。
從發光裝置的發光層產生的光從晶片的所有表面發射，且光提取效率 通常由光的臨界角決定。然而，當常規發光裝置經蝕刻以暴露N型半導體 層時，P型半導體層和有源層的側面經垂直處理，使得發光裝置內產生的一 部分光在從水平面垂直處理的經蝕刻表面上完全反射。接著，完全反射的 相當大量的光不發射到外部，而是由於內部反射而散發到發光裝置內。也 就是說，存在的問題在於，將電能轉換為光能並接著將光發射到發光裝置 外部的發光效率較低。

發明內容
技術問題
構思本發明以解決上述問題。因此，本發明的目的是提供一種發光裝 置，其用於通過增強發光效率、外部量子效率、提取效率等特性且改進可 靠性而發射具有高發光強度和亮度的光，以及提供一種製造發光裝置的方 法。
技術解決方案
根據用於實現所述目的的本發明的一方面，提供一種發光裝置，其包 括多個發光單元，每一發光單元包含在襯底上的N型半導體層和形成於
所述N型半導體層的一部分上的P型半導體層。 一個發光單元的所述N型 半導體層與另一相鄰發光單元的所述P型半導體層彼此連接，且包含所述 發光單元的所述N型或P型半導體層的側面具有與水平面成20°到80°的斜 率。所述發光裝置可進一步包括用於連接一個發光單元的N型半導體層與 另一相鄰發光單元的P型半導體層的引線、在所述P型半導體層上的透明 電極層以及分別在所述P型和N型半導體層上的含有Cr或Au的P型和N 型歐姆金屬層。
根據本發明的另一方面，提供一種發光裝置，其包括襯底，其形成 有多個發光單元，每一發光單元包含N型半導體層和形成於所述N型半導 體層上的P型半導體層；以及底板襯底，其倒裝晶片結合到所述襯底上。 優選地， 一個發光單元的N型半導體層與另一相鄰發光單元的P型半導體 層彼此連接，且至少包含所述發光單元的P型半導體層的側面具有與水平 面成20°到80。的斜率。所述發光裝置可進一步包括用於連接一個發光單元 的N型半導體層與另一相鄰發光單元的P型半導體層的引線。
根據本發明的又一方面，提供一種製造發光裝置的方法，其包括以下 步驟在襯底上依次形成N型和P型半導體層；在所述P型半導體層上形 成蝕刻掩膜圖案，其側面不垂直於水平面而是與水平面成預定斜率傾斜； 以及移除所述蝕刻掩膜圖案和通過所述蝕刻掩膜圖案而暴露的所述P型半 導體層。
根據本發明的又一方面，提供一種製造發光裝置的方法，其包括以下
步驟移除由於所述P型半導體層的移除而暴露的所述N型半導體層的一
部分，以形成多個發光單元；以及通過導電引線連接一個發光單元的N型 半導體層與另一相鄰發光單元的P型半導體層。
根據本發明的又一方面，提供一種製造發光裝置的方法，其包括以下
步驟在移除所述P型半導體層和所述蝕刻掩膜圖案的步驟之後，將所述
襯底倒裝晶片結合到額外的底板襯底上。所述製造發光裝置的方法可進一
步包括以下步驟移除通過所述P型半導體層的移除而暴露的所述N型半 導體層的一部分，以形成多個發光單元；以及在移除所述P型半導體層和 所述蝕刻掩膜圖案的步驟之後，通過導電引線連接一個發光單元的N型半 導體層與另一相鄰發光單元的P型半導體層。
形成所述多個發光單元的步驟可包括以下步驟在所述P型半導體層
上形成蝕刻掩膜圖案，其側面不垂直於水平面而是與水平面成預定斜率傾
斜；移除通過所述蝕刻掩膜圖案而暴露的所述N型和P型半導體層，以形 成多個發光單元；以及移除所述蝕刻掩膜圖案。
可通過橋接或臺階覆蓋工藝用所述導電引線連接一個發光單元的N型 半導體層與另一相鄰發光單元的P型半導體層。
在形成所述蝕刻掩膜圖案的步驟中可使用具有3到50口厚度的光致抗蝕劑。形成所述蝕刻掩膜圖案的步驟可包括以下步驟將所述光致抗蝕劑 施加到所述P型半導體層上；根據預定掩膜圖案對所述光致抗蝕劑進行曝 光；以及在所述曝光之後沒有烘焙工藝的情況下對所述曝光的光致抗蝕劑 進行顯影。形成所述蝕刻掩膜圖案的步驟可包括以下步驟將所述光致抗 蝕劑施加到所述P型半導體層上f根據預定掩膜圖案對所述光致抗蝕劑進 行曝光；在IO(TC到14(TC的溫度下對所述曝光的光致抗蝕劑進行硬烘焙；以及對所述經硬烘焙的光致抗蝕劑進行顯影。
在移除所述p型半導體層和所述蝕刻掩膜圖案的步驟之後，所述製造發光裝置的方法可進一步包括以下步驟以某一厚度移除所述襯底的後表 面；以及將Al、 Ti、 Ag、 W、 Ta、 Ni、 Ru或其合金沉積到所述襯底的所述 後表面上。
有利效果
在根據本發明的發光裝置及其製造方法中，從不垂直於水平面而是與 水平面成預定斜率傾斜的半導體層的側面產生的光沒有完全反射，而是發 射到發光裝置的外部。因此，可獲得較為增強的光提取效率、外部量子效 率、發光效率等特性。此外，本發明的發光裝置發射具有高發光強度和亮 度的光，且可應用於多種必需有優良光特性的產品。


從以下結合附圖給出的優選實施例的描述中將明了本發明的上述和其 它目的、特徵和優點，附圖中
圖1和圖2分別是繪示常規發光裝置的截面圖。
圖3是說明根據本發明的具有水平結構的發光裝置的概念截面圖。
圖4和圖5是說明製造根據本發明第一實施例的發光裝置的過程的截 面圖。
圖6到圖9是說明製造根據本發明第二實施例的發光裝置的過程的截 面圖。
圖10到圖13是說明製造根據本發明第三實施例的發光裝置的過程的 截面圖。
圖14到圖17是說明製造根據本發明第四實施例的發光裝置的過程的 截面圖。
圖18是說明根據本發明的具有倒裝晶片結構的發光裝置的概念截面圖。
圖19到圖23是說明製造根據本發明第五實施例的發光裝置的過程的截 面圖。
圖24到圖28是說明製造根據本發明第六實施例的發光裝置的過程的 截面圖。
圖29是繪示根據本發明的第七實施例的截面圖。
圖30和圖31是說明根據現有技術與根據本發明的發光裝置的效果之 間的差異的概念截面圖。
具體實施例方式
下文中，將參看附圖詳細描述根據本發明的發光裝置及其製造方法。 然而，本發明不限於本文陳述的實施例，而是可以不同的形式來實施。確 切地說，僅提供優選實施例以允許在本文中完全描述本發明，並將本發明 的範圍完全傳達給所屬領域的技術人員。
圖3是說明根據本發明的具有水平結構的發光裝置的概念截面圖。
參看圖3，發光裝置包括襯底IO，以及依次形成於襯底10上的N型半 導體層20、有源層30和P型半導體層40。 P型半導體層40、有源層30和 N型半導體層20的一部分的側面中的每一側面均具有與水平面成80°到20° 的斜率，使得可通過這些表面改變光的臨界角並可容易提取光。因此，可 改進發光裝置的發光效率。
圖4和圖5是說明製造根據本發明第一實施例的發光裝置的過程的截 面圖。
參看圖4， N型半導體層20、有源層30和P型半導體層40依次形成於 襯底10上。
襯底10指用於製造發光裝置且由A1203、 SiC、 ZnO、 Si、 GaAs、 GaP、 LiAl203、 BN、 AlN和GaN中的至少任一者製成的一般晶片。在此實施例中， 使用由藍寶石製成的晶體生長襯底。
緩衝層(未圖示)可進一步形成於襯底10上，以減少在晶體生長時襯 底10與後續層之間的晶格失配。緩衝層可含有作為半導體材料的GaN或 A1N。
N型半導體層20是其中產生電子的層且優選由摻雜有N型雜質的GaN 製成。然而，N型半導體層20不限於此，而是可使用具有多種半導體屬性 的材料息在此實施例中形成包含N型AlxGai-xN(0≤x≤1)的N型半導體層2a 此外，P型半導體層40是其中產生空穴的層，且優選由摻雜有P型雜質的 GaN製成。然而，P型半導體層40不限於此，而是可使用具有多種半導體 屬性的材料層。在此實施例中形成包含P型AlxGai—xN(0≤x≤1)的P型半導體 層40。而且，InGaN可用作半導體層。此外，N型半導體層20和P型半導體層40中的每一者可形成為多層。
有源層30具有預定帶隙，且是其中形成量子阱以使電子和空穴重組的 區域。有源層30可含有InGaN。通過電子與空穴的組合發射的光的波長根 據構成有源層30的材料的種類而變化。因此優選的是，依據目標波長來控 制有源層30中含有的半導體材料。
上述材料層通過多種沉積和生長方法來形成，所述方法包含金屬有機 化學氣相沉積(Metal Organic Chemical Vapor D印osition， M0CVD)、化 學氣相沉積(Chemical Vaor Deposition， CVD)、等離子增強化學氣相沉 積(Plasma-enhanced Chemical Vapor Deposition, PCVD)、 分子束外延 (Molecular Beam Epitaxy， MBE)、混合氣相夕卜延(Hybride Vapor Phase Epitaxy, HVPE)和類似方法。
因此，通過預定蝕刻工藝移除P型半導體層40和有源層30的若干部 分以暴露N型半導體層20的一部分。在P型半導體層40上形成蝕刻掩膜 圖案，並接著通過乾式或溼式蝕刻工藝移除P型半導體層40和有源層30 以暴露N型半導體層20。
通常，為了執行蝕刻工藝，將光致抗蝕劑以1到2口的厚度施加到P型 半導體層40的頂面上，並接著執行在80℃到90℃溫度下的軟烘焙。接著， 執行通過預定光掩膜照射UV範圍內的光以將形成於掩膜上的圖案轉印到所 施加光致抗蝕劑的曝光工藝。隨後，在100℃到的120℃溫度下對光致抗蝕 劑進行硬烘焙，且執行使用溶劑來融化通過曝光工藝具有相對弱組合的部 分處的光致抗蝕劑的顯影工藝。通過上述過程在P型半導體層40上形成預 定的蝕刻掩膜圖案。
然而，在此實施例中，當形成蝕刻掩膜圖案時以與現有技術相比較厚 的3到50口的厚度施加光致抗蝕劑，且在軟烘焙之後執行曝光工藝。接著， 如果直接顯影光致抗蝕劑而沒有硬烘焙，那麼其餘光致抗蝕劑的經顯影側 面形成到不垂直(90°)於水平面而是與水平面成預定斜率傾斜的傾斜表面 中。隨後，如果以具有此種斜率的側面的蝕刻掩膜圖案蝕刻P型半導體層 40、有源層30和預定N型半導體層20的暴露部分，那麼經蝕刻P型半導 體層4(X有源層30和N形半導體層20的側面可類似地形成到不垂直(90。) 於水平面而是與水平面成預定斜率傾斜的傾斜表面中。
也就是說，在將光致抗蝕劑以3到50口的厚度施加到圖4的P型半導 體層40並曝光之後，經顯影的蝕刻掩膜圖案立即形成而無需硬烘焙。通過 感應耦合等離子(Inductive Coupled Plasma, ICP)或乾式蝕刻工藝移除 通過蝕刻掩膜圖案而暴露的P型半導體層40和有源層30，以暴露N型半導 體層20。可進一步移除暴露的N型半導體層20的一部分。隨後，如果移除 蝕刻掩膜圖案，那麼可如圖5所示製造發光裝置，其中P型半導體層40、
有源層30和N形半導體層20的一部分的側面不垂直(90°)於水平面而是 與水平面成預定斜率傾斜。
或者，在將光致抗蝕劑以3到50口的厚度施加到圖4的P型半導體層 40並曝光之後，可執行硬烘焙。在此情況下，如果光致抗蝕劑在100℃到 140℃的溫度下硬烘焙並接著顯影，那麼經顯影光致抗蝕劑的側面可經蝕刻 以具有與水平面成80°到20°的斜率。舉例來說，於在IOO℃的溫度下執行 硬烘焙的情況下，可獲得具有與水平面成約80。的斜率的蝕刻掩膜圖案，且 P型半導體層40、有源層30和N形半導體層20的一部分的側面可使用所 述蝕刻掩膜圖案而具有與水平面成約80。的斜率。此外，於在14(TC的溫度 下執行硬烘焙的情況下，可獲得具有與水平面成約20。的斜率的蝕刻掩膜圖 案，且P型半導體層40、有源層30和N形半導體層20的一部分的側面可 使用所述蝕刻掩膜圖案而具有與水平面成約20。的斜率。
可使用具有3到50口厚度的光致抗蝕劑以此方式曝光並在100℃到 140℃的溫度下硬烘焙並接著顯影的蝕刻掩膜圖案，以使得經蝕刻的P型半 導體層40、有源層30和預定N形半導體層20的側面類似於所述蝕刻掩膜 圖案而具有與水平面成80°到20°的斜率。那麼在發光層內產生的光並不在 具有多種斜率的經蝕刻側面上完全反射，而是發射到發光裝置的外部。
在P型半導體層40上可進一步形成透明電極層以減小P型半導體層40 的電阻和增強光透射，且在P型半導體層40或暴露的N型半導體層20上 可進一步形成額外的歐姆金屬層以便於電流供應。透明電極層可由氧化銦 錫(工TO)、 ZnO或透明導電材料製成，且歐姆金屬層可由Cr或Au製成。此 外，為施加電壓，在P型半導體層40上可進一步形成P型電極，且在N型 半導體層20上可進一步形成N型電極。
此外，為了增強發光裝置的散熱特性，在以預定厚度移除襯底10的後 表面之後，可在襯底10的後表面上沉積A1、 Ti、 Ag、 W、 Ni、 Ta、 Ru或其它合金。
從此圖可見，可在單個襯底10上製造多個發光裝置，其切割成個別的發光裝置。此時，圖5所示的部分A是用於個別切割所述多個發光裝置的 切割部分。
因此，可製造一種發光裝置，其中P型半導體層40、有源層30和N形 半導體層20的一部分的側面不垂直(90°)於水平面而是與水平面成預定斜 率傾斜。
上述製造根據本發明的發光裝置的工藝僅僅是特定實施例，且不限於 此。可依據裝置特性和工藝的便利性來修改或添加各種工藝和製造方法。
圖6到圖7是說明製造根據本發明第二實施例的發光裝置的過程的截 面圖。
本發明的第二實施例幾乎與第一實施例相同。然而，在第二實施例中， 提供一種發光裝置，其中多個發光單元在晶片級串聯、並聯或串並聯連接 以減小裝置的尺寸，且用於說明目的，其可以適當的電壓和電流來驅動，
還可甚至以AC電源來驅動。這裡將省略與前一實施例重複的描述。
參看圖6， N型半導體層20、有源層30和P型半導體層40通過各種沉 積方法依次形成於襯底10上，所述方法包含金屬有機化學氣相沉積(Metal Organic Chemical Vapor Deposition, M0CVD)、 化學氣相沉禾只(Chemical Vapor D印osition， CVD)、等離子增強化學氣相沉積(Plasma-enhanced Chemical Vapor Deposition, PCVD )、 分子束外延 (Molecular Beam Epitaxy, MBE)、混合氣相外延(Hybride Vapor Phase Epitaxy, ,E) 和類似方法。緩衝層可進一步形成於襯底10上，以減少在晶體生長時襯底 10與後續層之間的晶格失配。
隨後，通過預定蝕刻工藝移除P型半導體層40和有源層30的若干部 分，以暴露N型半導體層20的一部分。也就是說，在將光致抗蝕劑以3到 50口的厚度施加到圖6的P型半導體層40並曝光之後，其在沒有硬烘焙的 情況下顯影而形成蝕刻掩膜圖蕙通過感應耦合等離子(Inductive Coupled Plasma, ICP)或乾式蝕刻工藝移除通過蝕刻掩膜圖案暴露的P型半導體層 40和有源層30，以暴露N型半導體層20。可進一步移除暴露的N型半導體 層20的一部分。隨後，如果移除蝕刻掩膜圖案，那麼可如圖7所示製造發 光裝置，其中P型半導體層40、有源層30和N形半導體層20的側面不垂 直(90°)於水平面而是與水平面成預定斜率傾斜。
或者，在將光致抗蝕劑以3到50口的厚度施加到圖6的P型半導體層 40並曝光之後，光致抗蝕劑在100℃到140℃的溫度下硬烘焙並接著顯影， 使得可形成蝕刻掩膜圖案。在已蝕刻通過蝕刻掩膜圖案暴露的P型半導體 層40和有源層30之後，移除蝕刻掩膜圖案，使得經蝕刻的P型半導體層 40和有源層30的側面可具有80。到20。的多種斜率。
接著，為了在襯底10上形成多個發光單元，移除經暴露N型半導體層 20的預定區域，使得可暴露襯底10的一部分。因此，在除了將暴露襯底 10的預定區域以外的所有部分上形成預定掩膜圖案，且接著蝕刻N型半導 體層20的通過掩膜圖案暴露的區域，使得所述多個發光單元可彼此電隔 離，如圖8所示。此時，側表面通過上述過程而傾斜的掩膜圖案形成，並 接著用於蝕刻暴露的N型半導體層20，使得其中所述多個發光單元彼此分 離的N型半導體層20的側面不垂直於水平面而是與水平面成預定斜率傾 斜。
參看圖9，發光單元的N型半導體層20和相鄰發光單元的P型半導體 層40通過預定布線工藝而連接。也就是說， 一個發光單元的暴露的N型半
導體層20和另一相鄰發光單元的P型半導體層40通過引線60而連接。此 時，用於電連接N型半導體層20與P型半導體層40的導電引線60通過橋 接工藝而形成。
上述橋接工藝還稱為空中橋接工藝。在空中橋接工藝中，在將彼此連 接的晶片之間通過光工藝施加光敏液體並顯影以形成光致抗蝕劑圖案，通 過真空氣相沉積方法或類似方法將例如金屬的材料首先形成為光致抗蝕劑 圖案上的薄膜，且通過電鍍、化學鍍或金屬氣相沉積方法將含有金(Au) 的導電材料以預定厚度施加到薄膜上。隨後，如果用溶劑或類似物的溶液 移除光致抗蝕劑圖案，那麼導電材料的下部部分被完全移除，且因此，在 相鄰發光單元之間的空間中僅形成橋形導電材料。
引線60不僅可由金屬製成而且可由所有種類的導電材料製成。將了 解，可使用摻雜有雜質的矽酮化合物(silicone compound)。
此外，為了向發光裝置施加外部電壓，在位於襯底10—個邊緣處的發 光單元的P型半導體層40上形成P型結合墊50，且在位於襯底10另一邊 緣處的發光單元的暴露的N型半導體層20上形成N型結合墊55。
上述製造根據本發明的發光裝置的過程僅僅是特定實施例，但並不限 於此。可進行各種修改或可進一步添加各種材料膜。舉例來說，為了增強 發光裝置的散熱特性，在以預定厚度移除襯底10的後表面之後，可在襯底 10的後表面上沉積A1、 Ti、 Ag、 W、 Ni、 Ta、 Ru或其合金。
因此，可製造一種發光裝置，其中多個發光單元彼此連接，每一發光 單元的P型半導體層40、有源層30和N形半導體層20的一部分的側面不 垂直(90°)於水平面而是與水平面成預定斜率傾斜。
圖10到圖13是說明製造根據本發明第三實施例的發光裝置的過程的 截面圖。
第三實施例幾乎與第二實施例相同。在第二實施例中，首先暴露N型 半導體層20並接著移除暴露的N型半導體層20的一部分，以使發光單元 彼此分離。然而，在第三實施例中，首先分離多個發光單元，並接著暴露N 型半導體層20的一部分。這裡將省略與先前實施例重複的描述。
參看圖1O，移除依次形成於襯底10上的N型半導體層20、有源層30 和P型半導體層40的若干部分以形成多個發光單元。因此，在將光致抗蝕 劑以3到50口的厚度施加到P型半導體層40並曝光之後，其在沒有硬烘焙 的情況下立即顯影，從而可形成蝕刻掩膜圖案。移除通過蝕刻掩膜圖案暴 露的P型半導體層40、有源層30和N型半導體圖案20的若干部分以及所 述蝕刻掩膜圖案，以使發光單元彼此分離。因此，可如此圖中所示獲得一 種發光裝置，其中P型半導體層40、有源層30和N形半導體層20的整個 側面不垂直(90°)而是以預定斜率傾斜。此外，使用其中光致抗蝕劑以3到50口的厚度施加到P型半導體層40並曝光且在IO(TC到140。C的溫度下 硬烘焙並接著顯影的蝕刻掩膜圖案來移除P型半導體層40、有源層30和N 形半導體層20。因此，P型半導體層40、有源層30和N形半導體層20的 整個側面可以80°到20。的各種斜率形成。
隨後，如圖11所示，通過預定蝕刻工藝移除P型半導體層40和有源 層30的若干部分，以暴露N型半導體層20的一部分。
參看圖12， 一個發光單元的N型半導體層20和另一相鄰發光單元的P 型半導體層40通過橋接工藝而彼此連接。
此外，為了向發光裝置施加外部電壓，在位於襯底10—個邊緣處的發 光單元的P型半導體層40上形成P型結合墊50，且在位於襯底10另一邊 緣處的發光單元的暴露的N型半導體層20上形成N型結合墊55。
上述製造根據本發明的發光裝置的過程僅僅是特定實施例，但不限於 此。可進行各種修改或可進一步添加各種材料膜。舉例來說，為了增強發 光裝置的散熱特性，在以預定厚度移除襯底10的後表面之後，可在襯底IO 的後表面上沉積A1、 Ti、 Ag、 W、 Ni、 Ta、 Ru或其合金。
此外，甚至在所述多個發光單元通過蝕刻而分離以使得側面可具有如 圖10所示的各種斜率並接著經蝕刻以暴露N型半導體層20的情況下，可 使用與上述相同的蝕刻工藝製造發光裝置。也就是說，如圖11所示，可以 各種斜率形成經蝕刻以暴露N型半導體層20的P型半導體層40和有源層 30的側面。
因此，可製造一種發光裝置，其中多個發光單元彼此連接，每一發光 單元的P型半導體層4(X有源層30和N形半導體層20的側面不垂直(90。) 於水平面而是與水平面成預定斜率傾斜。
圖14到圖17是說明製造根據本發明第四實施例的發光裝置的過程的 截面圖。
第四實施例幾乎與第三實施例相同。在第三實施例中，用於電連接一 個發光單元的N型半導體層與另一相鄰發光單元的P型半導體層的導電引 線通過橋接工藝而形成。然而在第四實施例中，導電引線通過臺階覆蓋工 藝形成。這裡將省略與先前實施例重複的描述。
參看圖14，甚至在多個發光單元通過蝕刻而分離以使得側面可具有各 種斜率並接著經蝕刻以經由上述過程暴露N型半導體層20的情況下，以各 種斜率形成經蝕刻以暴露N型半導體層20的P型半導體層40和有源層30 的側面。此外，為了減小P型半導體層40的電阻和增強光透射，在P型半 導體層40的頂面上可進一步形成透明電極層85。此外，在P型半導體層 40的頂面或暴露的N型半導體層20上可進一步形成額外的歐姆金屬層87， 以便於電流供應。透明電極層85可由氧化銦錫(ITO)、 ZnO或導電透明金屬製成，且歐姆金屬層87可由Cr或Au製成。
參看圖15，在上面形成有所述多個發光單元的襯底10的整個表面上形 成連續絕緣層70。絕緣層70覆蓋發光單元的側面和頂面以及相鄰發光單元 之間襯底10的頂面。舉例來說，絕緣層70可使用化學氣相沉積(Chemical Vapor D印osition， CVD)技術形成為矽氧化物膜(silicone oxide film)。
由於發光單元的側面傾斜，因此絕緣層70可容易覆蓋發光單元的側 面。由於N型半導體層20和有源層30的總厚度較小，且相鄰P型半導體 層40之間的空間較寬，因此，P型半導體層40的鄰近於N型半導體層20 的暴露區域的側面可容易地用絕緣層70覆蓋。
參看圖16，通過經由預定蝕刻工藝圖案化絕緣層70而在發光單元的暴 露的N型半導體層20和P型半導體層40中的每一者上形成開口部分。如 果透明電極層85和/或歐姆金屬層87如此圖所示而形成，那麼透明電極層 85和/或歐姆金屬層87通過開口部分而暴露。
參看圖17，在具有開口部分的絕緣層70上形成引線80。引線80通過 其開口部分連接N型半導體層20與P型半導體層40。也就是說， 一個發光 單元的N型半導體層20和另一相鄰發光單元的P型半導體層40與所述引 線電連接。
可使用電鍍技術形成引線80。也就是說，在絕緣層70上形成具有界定 引線80的一區域的開口部分的蝕刻掩膜圖案並在所述開口部分內電鍍金屬 層之後，移除蝕刻掩膜圖案且因此可形成引線80。
此外，可使用化學氣相沉積〈Chemical V即or D印osition， CVD)或 物理氣相沉積(Physical Vapor D印ositi。n， PVD)技術形成引線80。也 就是說，使用例如電子束沉積的氣相沉積技術形成金屬層並接著使用光和 蝕刻工藝進行圖案化，使得可形成引線80。由於發光單元的側面傾斜，因 此在發光單元的上部側面上連續形成金屬層。
其中如上所述形成引線80的發光裝置具有的優點在於，可防止引線80 由於外部壓力而斷開連接或短路，且還防止在形成引線80時仍保留的例如 金屬的導電材料使發光單元短路。
因此，可製造一種發光裝置，其中所述多個發光單元彼此連接，每一 發光單元的P型半導體層40、有源層30和N形半導體層20的側面不垂直 (90°)於水平面而是與水平面成預定斜率傾斜。 '
如上所述，形成根據本發明的發光裝置，使得P型半導體層、有源層 和N形半導體層的一部分的側面不垂直(90°)於水平面而是與水平面成預 定斜率傾斜。因此，本發明的發光裝置的發光效率與常規發光裝置的發光 效率相比可增強。原因在於現有技術中在平坦表面上反射的光子在具有不 同角度的表面上並不反射，而是發射到外部。
圖18是說明根據本發明的具有倒裝晶片結構的發光裝置的概念截面圖。
參看圖18，發光裝置包括發光層，g卩，依次形成於基礎襯底110上的 N型半導體層120、有源層130和P型半導體層140。此外，發光裝置包括 底板襯底200，上面形成有發光層的基礎襯底110是通過金屬凸塊150和 155倒裝晶片結合到所述底板襯底200上的。包括P型半導體層140、有源 層130和N型半導體層120的側面與水平面成20°到80。的斜率傾斜，且由 於所述側面的緣故而改變光的臨界角，從而可容易提取光。因此，可改進 發光裝置的發光效率。
圖19到圖23是說明製造根據本發明第五實施例的發光裝置的過程的 截面圖。
參看圖19， N型半導體層120、有源層130和P型半導體層140依次形 成於基礎襯底110上。
基礎襯底110指用於製造發光裝置且由例如A1203、 ZnO和LiA:U03的透 明襯底製成的一般晶片。在此實施例中，使用由藍寶石製成的晶體生長襯 底。
N型半導體層120、有源層130和P型半導體層140通過各種沉積方法 依次形成於襯底110上，所述方法包含金屬有機化學氣相沉積(Metal Organic Chemical Vapor D印osition， MOCVD)、化學氣相沉積(Chemical Vapor D印osition， CVD)、等離子增強化學氣相沉積(Plasma-enhanced Chemical Vapor Deposition, PCVD )、 分子束夕卜延 (Molecular Beam Epitaxy, MBE)、混合氣相外延(Hybride Vapor Phase Epitaxy, HVPE) 和類似方法。緩衝層可進一步形成於襯底110上，以減少在晶體生長時襯 底110與後續層之間的晶格失配。上述組件與先前實施例中的那些組件相 同，且因此這裡將省略與前述組件重複的描述。
隨後，通過預定蝕刻工藝移除P型半導體層140和有源層130的若干 部分，以暴露N型半導體層120的一部分。此蝕刻工藝與先前實施例的蝕 刻工藝相同。
也就是說，在將光致抗蝕劑以3到50[]的厚度施加到圖19的P型半導 體層140並曝光之後，其在沒有硬烘焙的情況下立即顯影從而形成蝕刻掩 膜圖案。通過感應耦合等離子(Inductive Coupled Plasma, ICP)或乾式' 蝕刻工藝移除通過蝕刻掩膜圖案暴露的P型半導體層140和有源層130，以 暴露N型半導體層120。隨後，如果移除蝕刻掩膜圖案，那麼可如圖20所 示獲得不垂直(90°)於水平面而是與水平面成預定斜率傾斜的P型半導體 層140和有源層130的側面。
或者，在將光致抗蝕劑以3到50口的厚度施加到圖19的P型半導體層140並曝光之後，光致抗蝕劑在IO(TC到14(TC的溫度下硬烘焙並接著顯影， 使得可形成蝕刻掩膜圖案。在已蝕刻通過蝕刻掩膜圖案暴露的P型半導體 層140和有源層130之後，移除蝕刻掩膜圖案，使得經蝕刻的P型半導體 層140和有源層130的側面可具有80°到20°的多種斜率。
在P型半導體層140的頂面上可進一步形成用於反射光的反射層，且 在P型半導體層140或暴露的N型半導體層120的頂面上可進一步形成額 外的歐姆金屬層，以便於電流供應。歐姆金屬層可由Cr或Au製成。
此外，如圖21所示，在P型半導體層14和N型半導體層120上分別 形成P型金屬凸塊155和N型金屬凸塊150。 P型金屬凸塊155和N型金屬 凸塊150中的每一者可由選自由以下材料組成的群組的至少一種材料制 成Pb、 Sn、 Au、 Ge、 Cu、 Bi、 Cd、 Zn、 Ag、 Ni、 Ti及其合金。因此，將 光致抗蝕劑施加到整個結構上，且使用預定掩膜通過光蝕刻工藝形成光致 抗蝕劑圖案(未圖示)，P型半導體層140和N型半導體層120的若干部分 通過所述光致抗蝕劑圖案而暴露。在整個結構上己沉積金屬膜之後，移除 通過光致抗蝕劑圖案暴露在除P型和N型半導體層140上的區域以外的區 域上形成的金屬膜部分以及光致抗蝕劑圖案。因此，在P型半導體層140 和N型半導體層120上分別形成P型金屬凸塊155和N型金屬凸塊150。
接著，參看圖22，製備額外的底板襯底200，以形成分別連接到P型 金屬凸塊155和N型金屬凸塊150的P型結合墊215和N型結合墊210。
此時，使用各種優良的導熱襯底作為底板襯底200。也就是說，底板襯 底200可由SiC、 Si、 Ge、 SiGe、 A1N金屬或類似物製成。在此實施例中， 使用具有優良導熱性和絕緣屬性的A1N。本發明不限於此，而是可採用具有 優良導熱和導電性的金屬材料。在此情況下，在襯底200上形成絕緣或介 電膜以充分用作絕緣體。介電膜可由Si02、 MgO、 SiN或絕緣材料製成。此 外，P型結合墊210和N型結合墊215中的每一者由具有優良導電性的金屬 製成。這通過絲網印刷工藝或使用預定掩膜圖案的沉積工藝而形成。
隨後，將底板襯底200倒裝晶片結合到上面形成有發光層的基礎襯底 110上。
參看圖23，在本發明的發光裝置中，形成於發光層頂部上的N型金屬 凸塊150和P型金屬凸塊155分別與底板襯底200的N型結合墊210和P 型結合墊215結合併連接。此時，可使用熱或超聲波或者同時使用熱和超 聲波來結合所述結合墊與金屬凸塊。通過多種結合方法連接N型金屬凸塊 150和P型金屬凸塊155與下部N型結合墊210和P型結合墊215。
此外，N型金屬凸塊150和P型金屬凸塊155沒有形成於發光層的頂部 上，而是可形成於底板襯底200上。
從此圖可見，可在單個襯底10上製造多個發光裝置，將其切割成個別
的發光裝置。此時，圖23所示的部分A是用於個別切割所述多個發光裝置 的切割部分。
上述製造根據本發明的發光裝置的過程僅僅是特定實施例，但不限於 此。可依據裝置特性和過程的便利性來修改或添加各種過程和製造方法。 舉例來說，在與先前實施例相同的過程中，如圖19所示製備上面依次形成 有N型半導體層、有源層和P型半導體層的基礎襯底。接著，首先移除P 型半導體層、有源層和N型半導體層的若干部分以暴露襯底，使得所述多 個發光裝置可個別地隔離。此時，通過上述過程蝕刻的P型半導體層、有 源層和N型半導體層的側面可形成為不垂直(90°)而以預定斜率傾斜。
因此，可製造一種具有倒裝晶片結構的發光裝置，其中P型半導體層、 有源層和N形半導體層的一部分的側面不垂直(90°)於水平面而是與水平 面成預定斜率傾斜。
圖24到圖28是說明製造根據本發明第六實施例的發光裝置的過程的 截面圖。
第六實施例幾乎與第五實施例相同。然而，在第六實施例中，提供一 種具有倒裝晶片結構發光裝置，其中多個發光單元在晶片級串聯、並聯或 串並聯連接以減小裝置的尺寸，且用於說明目的，其可以適當的電壓和電 流來驅動，還可甚至以AC電源來驅動。這裡將省略與先前實施例重複的描 述。
參看圖24， N型半導體層120、有源層130和P型半導體層140通過各 種沉積方法依次形成於基礎襯底110上，所述方法包含金屬有機化學氣相 沉積(Metal Organic Chemical Vapor D印osition， MOCVD)、化學氣相沉 積(Chemical Vapor D印osition， CVD)、等離子增強化學氣相沉積 (Plasma-enhanced Chemical Vapor Deposition, PCVD )、 分子束夕卜延 (Molecular Beam Epitaxy, MBE)、混合氣相外延(Hybride Vapor Phase Epitaxy, HVPE)和類似方法。緩衝層可進一步形成於襯底110上，以減少 在晶體生長時襯底110與後續層之間的晶格失配。
隨後，移除依次形成於基礎襯底110上的N型半導體層120、有源層 130和P型半導體層140的若干部分，以形成多個發光單元。因此，在將光 致抗蝕劑以3到50口的厚度施加到圖24的P型半導體層140上並曝光之後 B在沒有硬烘焙的情況下立即顯影而形成蝕刻掩膜圖案。通過感應耦合等' 離子(Inductive Coupled Plasma, ICP)或乾式蝕刻工藝移除通過蝕刻掩 膜圖案暴露的P型半導體140、有源層130和預定N型半導體層120，以使 發光單元彼此分離。隨後，如果移除蝕刻掩膜圖案，那麼可如圖25所示獲 得發光裝置，其中經蝕刻的P型半導體層140、有源層130和N形半導體層 120的整個側面不垂直(90°)於水平面而是與水平面成預定斜率傾斜。
或者，在將光致抗蝕劑以3到50口的厚度施加到圖24的P型半導體層 140並曝光之後，光致抗蝕劑在100。C到14(TC的溫度下硬烘焙並顯影，使 得可形成蝕刻掩膜圖案。在已蝕刻通過蝕刻掩膜圖案暴露的P型半導體層 140、有源層130和N型半導體層120之後，移除蝕刻掩膜圖案，使得經蝕 刻的P型半導體層140和有源層130的側面可以80。到20。的多種斜率傾斜。
接著，通過預定蝕刻工藝移除P型半導體層140和有源層130的若干 部分，以暴露N型半導體層120的一部分，如圖26所示。 一個發光單元的 暴露的N型半導體層120和另一相鄰發光單元的P型半導體層140通過預 定導電引線而彼此連接。此時，橋接引線160由例如金屬的導電材料製成。 將明了，橋接引線160可由摻雜有雜質的矽酮化合物製成。橋接引線160 通過橋接工藝形成。
此外，在發光單元的頂部上形成多個金屬凸塊，且進一步在位於襯底 110 —個邊緣處的發光單元的P型半導體層140上以及在位於襯底另一邊緣 處的發光單元的N型半導體層120上分別形成P型金屬凸塊155和N型金 屬凸塊150。 '
接著，如圖27所示，製備額外的底板襯底200，上面形成有多個結合 層22(X位於底板襯底200 —個邊緣處的P型結合墊215以及位於底板襯底 200另一邊緣處的N型結合墊210。
隨後，可如圖28所示，將上面形成有多個發光單元的上述基礎襯底110 倒裝晶片結合到底板襯底200上以製造發光裝置。襯底分別通過形成於發 光單元頂部上的P型金屬凸塊150和N型金屬凸塊155以及形成於底板襯 底200上的結合層220而彼此結合。位於底板襯底200 —個邊緣處的P型 結合墊215連接到位於基礎襯底110 —個邊緣處的發光單元的P型金屬凸 塊155，而位於底板襯底200另一邊緣處的N型結合墊210連接到位於基礎 襯底110另一邊緣處的發光單元的N型金屬凸塊150。
上述製造根據本發明的發光裝置的過程僅僅是特定實施例，但不限於 此。可依據裝置特性和過程的便利性來修改或添加各種過程和製造方法。 舉例來說，在此實施例中，用於電連接一個發光單元的N型半導體層與另 一相鄰發光單元的P型半導體層的導電引線通過橋接工藝而形成，且接著 將基礎襯底倒裝晶片結合到底板襯底上。然而，本發明不限於此。也就是 說，用於電連接一個發光單元的N型半導體層與另一相鄰發光單元的P型 半導體層的導電引線可通過與第四實施例中相同的臺階覆蓋工藝而形成。 此外，當將所述多個發光單元倒裝晶片結合到底板襯底上以使得一個發光 單元的N型半導體層與另一相鄰發光單元的P型半導體層通過金屬凸塊電 連接時，可在底板襯底上形成電極層。
因此，可製造一種發光裝置，其中多個倒裝晶片發光單元在底板襯底
上陣列排列，每一倒裝晶片發光單元均具有發光層的側面，所述發光層的 側面不垂直(90°)於水平面而是與水平面成預定斜率傾斜。視所需目的而 定，可以各種方式(即，串聯、並聯或串並聯)連接發光單元。
圖29是繪示根據本發明的第七實施例的截面圖。
第七實施例幾乎與第六實施例相同。在此實施例中，甚至在多個發光單元通過蝕刻而分離以使得側面可具有如圖25所示的斜率並接著經蝕刻以 暴露N型半導體層的情況下，可使用與先前實施例相同的蝕刻工藝製造發 光裝置。也就是說，如圖29所示，可以各種斜率形成經蝕刻以暴露N型半 導體層120的P型半導體層140和有源層130的側面。
因此，可製造一種發光裝置，其中多個倒裝晶片發光單元在底板襯底 上陣列排列，每一倒裝晶片發光單元均具有發光層的整個側面，所述發光 層的整個側面不垂直(90°)於水平面而是與水平面成預定斜率傾斜。視所 需目的而定，可以各種方式(即，串聯、並聯或串並聯)連接發光單元。
如上所述，形成根據本發明的具有倒裝晶片結構的發光裝置，使得發 光層的一些側面不垂直(90°)於水平面而是與水平面成預定斜率傾斜。因 此，本發明的發光裝置的發光效率與常規發光裝置的發光效率相比可增 強。原因在於現有技術中在平坦表面上反射的光子在具有不同角度的表面 上並不反射，而是發射到外部。
圖30和圖31是說明根據現有技術與根據本發明的發光裝置的效果之 間的差異的概念截面圖。
發光裝置的光效率可表達為內部量子效率和外部量子效率，且根據有 源層的設計和質量來確定內部量子效率。根據有源層中產生的光子發射到 發光裝置外部的程度來確定外部量子效率。參看圖30，其中繪示常規發光 裝置，半導體層的一個側面形成為垂直於水平面。在此情況下， 一些部分 的光子沒有穿透半導體層的所述側面，而是在上面反射，且完全反射的光 沒有發射到外部而是在發光裝置內散發。然而，參看圖31，其中繪示根據 本發明的發光裝置，半導體層的側面不垂直於水平面而是與水平面成預定 斜率傾斜。在此情況下，傾斜的側面使光的臨界角改變以幫助更容易地提 取光。因此，有源層中產生的光沒有完全反射而是發射到發光裝置外部， 使得可顯著增強外部量子效率。
儘管已結合特定實施例描述本發明，但所屬領域的技術人員將容易了 解，在本發明的技術精神和範圍內可對其做出各種修改和改變。還可明了， 所述修改和改變將落在由所附權利要求書界定的本發明的範圍內。
權利要求
1.一種發光裝置，其特徵在於其包括多個發光單元，每一發光單元包含在襯底上的N型半導體層和形成於所述N型半導體層的一部分上的P型半導體層，其中一個發光單元的所述N型半導體層與另一相鄰發光單元的所述P型半導體層彼此連接，且包含所述發光單元的所述N型半導體層或所述P型半導體層的側面具有與水平面成20°到80°的斜率。
2. 根據權利要求1所述的發光裝置，其特徵在於其進一步包括用於連 接一個發光單元的所述N型半導體層與另一相鄰發光單元的所述P型半導 體層的引線。
3. 根據權利要求1或2所述的發光裝置，其特徵在於其進一步包括在 所述P型半導體層上的透明電極層。
4. 根據權利要求1或2所述的發光裝置，其特徵在於其進一步包括分 別在所述P型半導體層和所述N型半導體層上的含有鉻或金的P型歐姆金 屬層和N型歐姆金屬層。
5. —種發光裝置，其特徵在於其包括襯底，形成有多個發光單元，每一發光單元包含N型半導體層和形成 於所述N型半導體層上的P型半導體層；以及 底板襯底，倒裝晶片結合到所述襯底上，其中一個發光單元的所述N型半導體層與另一相鄰發光單元的所述P 型半導體層彼此連接，且至少包含所述發光單元的所述P型半導體層的側 面具有與水平面成20°到80。的斜率。
6. 根據權利要求5所述的發光裝置，其特徵在於其進一步包括用於連 接一個發光單元的所述N型半導體層與另一相鄰發光單元的所述P型半導 體層的引線。
7. —種製造發光裝置的方法，其特徵在於其包括 在襯底上依次形成N型半導體層和P型半導體層；在所述P型半導體層上形成蝕刻掩膜圖案，所述蝕刻掩膜圖案的側面 不垂直於水平面而是與水平面成預定斜率傾斜；以及移除所述蝕刻掩膜圖案和通過所述蝕刻掩膜屈案暴露的所述P型半導 體層。
8. 根據權利要求7所述的製造發光裝置的方法，其特徵在於其進一步包括移除通過所述P型半導體層的移除而暴露的所述N型半導體層的一部 分，以形成多個發光單元；以及通過導電引線連接一個發光單元的所述N型半導體層與另一相鄰發光 單元的所述P型半導體層。
9. 根據權利要求7所述的製造發光裝置的方法，其特徵在於其進一步 包括在所述移除所述P型半導體層和所述蝕刻掩膜圖案的步驟之後，將所 述襯底倒裝晶片結合到額外的底板襯底上的步驟。
10. 根據權利要求9所述的製造發光裝置的方法，其特徵在於其進一步 包括移除由於所述P型半導體層的移除而暴露的所述N型半導體層的一部 分，以形成多個發光單元；以及在移除所述P型半導體層和所述蝕刻掩膜圖案的步驟之後，通過導電 引線連接一個發光單元的所述N型半導體層與另一相鄰發光單元的所述P 型半導體層。
11. 根據權利要求8或10所述的製造發光裝置的方法，其特徵在於其 中形成所述多個發光單元的步驟包括在所述P型半導體層上形成所述蝕刻掩膜圖案，所述蝕刻掩膜圖案的 側面不垂直於水平面而是與水平面成預定斜率傾斜；移除通過所述蝕刻掩膜圖案暴露的所述N型半導體層和所述P型半導 體層，以形成多個發光單元；以及移除所述蝕刻掩膜圖案。
12. 根據權利要求8或10所述的製造發光裝置的方法，其特徵在於其 中通過橋接或臺階覆蓋工藝用所述導電引線連接一個發光單元的所述N型 半導體層與另一相鄰發光單元的所述P型半導體層。
13. 根據權利要求7到10中任一權利要求所述的製造發光裝置的方 法，其特徵在於其中在形成所述蝕刻掩膜圖案的步驟中使用具有3到50口 厚度的光致抗蝕劑。
14. 根據權利要求13所述的製造發光裝置的方法，其特徵在於其中形 成所述蝕刻掩膜圖案的步驟包括將所述光致抗蝕劑施加到所述P型半導體層上； 根據預定掩膜圖案對所述光致抗蝕劑進行曝光；以及 於在所述曝光之後沒有烘焙工藝的情況下對曝光的所述光致抗蝕劑進 行顯影。
15. 根據權利要求13所述的製造發光裝置的方法，其特徵在於其中形 成所述蝕刻掩膜圖案的步驟包括將所述光致抗蝕劑施加到所述P型半導體層上； 根據預定掩膜圖案對所述光致抗蝕劑進行曝光；在100℃到140℃的溫度下對曝光的所述光致抗蝕劑進行硬烘焙；以及對經硬烘焙的所述光致抗蝕劑進行顯影。
16.根據權利要求7或8所述的製造發光裝置的方法，其特徵在於其進一步包括在移除所述P型半導體層和所述蝕刻掩膜圖案的步驟之後，以某一厚度移除所述襯底的後表面；以及將鋁、鈦、銀、鎢、鉭、鎳、釕或其合金沉積到所述襯底的所述後表 面上。
全文摘要
本發明涉及一種發光裝置和製造所述發光裝置的方法。根據本發明，所述發光裝置包括襯底；形成於所述襯底上的N型半導體層；以及形成於所述N型半導體層上的P型半導體層，其中包含所述N型或P型半導體層的側面具有與水平面成20°到80°的斜率。此外，本發明提供一種發光裝置，其包括形成有多個發光單元的襯底，每一發光單元包含N型半導體層和形成於所述N型半導體層上的P型半導體層；以及底板襯底，其倒裝晶片結合到所述襯底上，其中一個發光單元的所述N型半導體層與另一相鄰發光單元的所述P型半導體層彼此連接，且至少包含所述發光單元的所述P型半導體層的側面具有與水平面成20°到80°的斜率。此外，本發明提供一種製造發光裝置的方法。因此，存在的優點在於發光裝置的例如發光效率、外部量子效率和提取效率的特性增強，且保證了可靠性，使得可發射具有高發光強度和亮度的光。
文檔編號H01L33/00GK101203966SQ200680022583
公開日2008年6月18日 申請日期2006年6月22日 優先權日2005年6月22日
發明者尹餘鎮, 李在皓, 李鍾覽, 金大原, 黃義鎮 申請人:首爾Opto儀器股份有限公司