放大電路的製作方法

2023-11-03 19:32:32 2

專利名稱：放大電路的製作方法
技術領域：
本發明提供一种放大電路，尤指一種利用阻抗匹配的方式達到等效輸入阻抗大、電壓增益值大(或者電壓衰減值大)、以及時間常數大等電路特性的放大電路。
背景技術：
自從第一個電晶體的發明以來，人類便進入了所謂的電子時代，而伴隨著各種電子電路理論的發展以及半導體製作工藝技術的日新月異，電路設計工作也日趨複雜及專業分工。在各種基礎電路架構當中，放大電路向來是非常重要的一部分，放大電路依據應用的不同而包含有信號放大及功率放大等功能，而其中則以信號放大電路最為常見。
請參閱圖1，圖1中顯示公知技術中利用一運算放大器(OperationalAmplifier)進行信號放大的放大電路的示意圖。圖1中的放大電路包含有一運算放大器，其具有一正輸入端、一負輸入端、及一輸出端(在此所述運算放大器只具有一個輸出端，然而圖1中的運算放大器亦可為一差動放大器(Differential Amplifier)，並以該差動放大器的正輸出端作為圖1中該運算放大器的輸出端)；一阻抗Z1，其一端電連接於該負輸入端，另一端則電連接於一輸入電壓信號Vi；以及一阻抗Z2，其一端電連接於該負輸入端，而另一端則電連接於該輸出端；而其中位於該輸出端上的信號為一輸出電壓信號Vo。請注意，圖1中該運算放大器的正輸入端連接於一接地端，而在理想狀況下，由於運算放大器通常具有一趨近於無限大的輸入阻抗，因此並不會有電流流經該運算放大器的二輸入端，而使得該負輸入端為虛擬接地(Virtual Ground)。
於圖1所示的放大電路的電路組態之下，可進行以下的公式推導由於該運算放大器的負輸入端為虛擬接地，故該運算放大器的負輸入端上的電壓值是為0V。如此則經由阻抗Z1流向該負輸入端的電流可表示為I1＝(Vi-0)/Z1，同樣地，經由阻抗Z2流向該負輸入端的電流則可表示為I2＝(Vo-0)/Z2。而又由於並不會有電流流入該運算放大器的負輸入端，則可得到以下的等式I1+I2＝0，再經過推導，則可得到如下所示的公式一Vo/Vi＝-Z2/Z1公式一在一般的放大電路的應用中，為了得到較佳的信號品質及頻率響應等電路特性，通常希望放大電路能夠具有等效輸入阻抗大、電壓增益值大(或者電壓衰減值大)、以及時間常數大(Large Time Constant)等電路特性，而在公知技術中為了達到這些目標，會在阻抗Z1及阻抗Z2的位置放入不同的電阻性阻抗(Resistive Impedance)、電容性阻抗(Capacitive Impedance)、或電感性阻抗(Inductive Impedance)，並利用各種不同的組合以經過公式一的推導，以達到上述各種不同的電路特性的要求。
然而，為了達到上述的目標，上述的各種無源元件(如電阻、電容、電感等)均需要相當大的數值，而於集成電路的製作工藝當中，製造大數值的無源元件將耗費非常大的電路面積，如此則將使得集成電路製造的成本大幅增加。

發明內容
因此本發明的主要目的在於提供一种放大電路，以解決上述公知的問題。
根據本發明的一個方面，揭露一种放大電路，其包含有一差動放大器具有一正輸入端、一負輸入端、一正輸出端、及一負輸出端；一第一輸入阻抗，其一端電連接於該負輸入端，另一端電連接於一第一輸入信號；一第二輸入阻抗，其一端電連接於該正輸入端，另一端電連接於該第一輸入信號；一第三輸入阻抗，其一端電連接於該負輸入端，另一端電連接於一第二輸入信號，該第三輸入阻抗是與該第二輸入阻抗實質上相同；一第四輸入阻抗，其一端電連接於該正輸入端，另一端電連接於該第二輸入信號，該第四輸入阻抗是與該第一輸入阻抗實質上相同；一第一輸出阻抗，其一端電連接於該負輸入端，另一端電連接於該正輸出端；一第二輸出阻抗，其一端電連接於該負輸入端，另一端電連接於該負輸出端；一第三輸出阻抗，其一端電連接於該正輸入端，另一端電連接於該正輸出端，該第三輸出阻抗是與該第二輸出阻抗實質上相同；以及一第四輸出阻抗，其一端電連接於該正輸入端，另一端電連接於該負輸出端，該第四輸出阻抗是與該第一輸出阻抗實質上相同；其中位於該正輸出端上的信號為一第一輸出信號，位於該負輸出端上的信號為一第二輸出信號。
根據本發明的另一方面，也揭露一种放大電路，其包含有一運算放大器具有一正輸入端、一負輸入端、及一輸出端，該負輸入端是電連接於一直流電壓源；一第一輸入阻抗，其一端電連接於該負輸入端，另一端電連接於一第一輸入信號；一第二輸入阻抗，其一端電連接於該正輸入端，另一端電連接於該第一輸入信號；以及一第一輸出阻抗，其一端電連接於該負輸入端，另一端電連接於該正輸出端；其中位於該正輸出端上的信號為一第一輸出信號。
根據本發明的又一方面，也揭露一种放大電路，其包含有一差動放大器，該差動放大器具有一正輸入端、一負輸入端、一正輸出端、及一負輸出端；一第一輸入阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於一第一輸入信號；一第二輸入阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於一第二輸入信號，該第四輸入阻抗與該第一輸入阻抗實質上相同；一第一輸出阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於該正輸出端；一第二輸出阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於該負輸出端；一第三輸出阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該正輸出端，該第三輸出阻抗與該第二輸出阻抗實質上相同；以及一第四輸出阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該負輸出端，該第四輸出阻抗與該第一輸出阻抗實質上相同；其中該正輸出端用於輸出一第一輸出信號，該負輸出端用於輸出一第二輸出信號，通過控制該第一輸出阻抗、該第二輸出阻抗、該第三輸出阻抗及該第四輸出阻抗的阻抗值，以使得該放大電路具有一高電壓增益值。
根據本發明的又一方面，也揭露一种放大電路，其包含有一差動放大器，該差動放大器具有一正輸入端、一負輸入端、一正輸出端、及一負輸出端；一第一輸入阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於一第一輸入信號；一第二輸入阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該第一輸入信號；一第三輸入阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於一第二輸入信號，該第三輸入阻抗與該第二輸入阻抗實質上相同；一第四輸入阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該第二輸入信號，該第四輸入阻抗與該第一輸入阻抗實質上相同；一第一輸出阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於該正輸出端；以及一第二輸出阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該負輸出端，該第四輸出阻抗與該第一輸出阻抗實質上相同；其中該正輸出端用於輸出一第一輸出信號，該負輸出端用於輸出一第二輸出信號，通過控制該第一輸入阻抗、該第二輸入阻抗、該第三輸入阻抗及該第四輸入阻抗的阻抗值，以使得該放大電路具有一高電壓衰減值。
根據本發明的又一方面，也揭露一种放大電路，其包含有一差動放大器，該差動放大器具有一正輸入端、一負輸入端、一正輸出端、及一負輸出端；一第一輸入阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於一第一輸入信號；一第二輸入阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該第一輸入信號；一第三輸入阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於一第二輸入信號，該第三輸入阻抗與該第二輸入阻抗實質上相同；一第四輸入阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該第二輸入信號，該第四輸入阻抗與該第一輸入阻抗實質上相同；一第一輸出阻抗，為一電容性阻抗，其一端電連接於該負輸入端，另一端電連接於該正輸出端；以及一第二輸出阻抗，為一電容性阻抗，其一端電連接於該正輸入端，另一端電連接於該負輸出端，該第四輸出阻抗與該第一輸出阻抗實質上相同；其中該正輸出端用於輸出一第一輸出信號，該負輸出端用於輸出一第二輸出信號，通過控制該第一輸入阻抗、該第二輸入阻抗、該第三輸入阻抗及該第四輸入阻抗的阻抗值，以使得該放大電路具有一大時間常數。
根據本發明的又一方面，也揭露一种放大電路，其包含有一差動放大器，該差動放大器具有一正輸入端、一負輸入端、一正輸出端、及一負輸出端；一第一輸入阻抗，為一電容性阻抗，其一端電連接於該負輸入端，另一端電連接於一第一輸入信號；一第二輸入阻抗，為一電容性阻抗，其一端電連接於該正輸入端，另一端電連接於一第二輸入信號，該第四輸入阻抗與該第一輸入阻抗實質上相同；一第一輸出阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於該正輸出端；一第二輸出阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於該負輸出端；一第三輸出阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該正輸出端，該第三輸出阻抗與該第二輸出阻抗實質上相同；以及一第四輸出阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該負輸出端，該第四輸出阻抗與該第一輸出阻抗實質上相同；其中該正輸出端用於輸出一第一輸出信號，該負輸出端用於輸出一第二輸出信號，通過控制該第一輸入阻抗、該第二輸入阻抗、該第三輸入阻抗及該第四輸入阻抗的阻抗值，以使得該放大電路具有一大時間常數。
本發明的放大電路是將多個阻抗元件分別電連接於輸入信號及該放大器的輸入端之間，並電連接於該放大器的輸入端及輸出端之間，能夠在不使用大數值的阻抗元件的情形下，利用調整該等阻抗元件的數值及特性，以達到能夠在不同的阻抗元件組合下分別具有等效輸入阻抗大、電壓增益值大(或者電壓衰減值大)、以及時間常數大等電路特性的目的。


圖1為公知技術中利用一運算放大器進行信號放大的放大電路的示意圖。
圖2為本發明的放大電路的示意圖。
圖3為本發明的第一種開關電容電路(Switch Capacitor Circuit)的示意圖。
圖4為圖3中的開關電容電路的電路示意圖。
圖5為本發明的第二種開關電容電路的示意圖。
圖6為圖5中的開關電容電路的電路示意圖。
圖7為本發明的放大電路的示意圖。
附圖的符號說明10、60放大電路20差動放大器12、14、16、18、62、64輸入阻抗22、24、26、28、66輸出阻抗30、40開關電容電路
32、42電容34、36、44、46、48、50開關70運算放大器具體實施方式
請參閱圖2，圖2中顯示本發明的放大電路10的示意圖。放大電路10包含有一差動放大器20具有一正輸入端、一負輸入端(如圖2中差動放大器20左側的+、-號所示)、一正輸出端、及一負輸出端(如圖2中差動放大器20右側的+、-號所示)；一第一輸入阻抗12，其一端電連接於該負輸入端，另一端電連接於一第一輸入信號Vi1；一第二輸入阻抗14，其一端電連接於該正輸入端，另一端電連接於第一輸入信號Vi1；一第三輸入阻抗16，其一端電連接於該負輸入端，另一端電連接於一第二輸入信號Vi2，請注意，第三輸入阻抗16是與第二輸入阻抗14為實質上相同(Substantially the same)的阻抗元件，亦即此二者的電路特性及數值相同；一第四輸入阻抗18，其一端電連接於該正輸入端，另一端電連接於第二輸入信號Vi2，而第四輸入阻抗18則與第一輸入阻抗12實質上相同；一第一輸出阻抗22，其一端電連接於該負輸入端，另一端電連接於該正輸出端；一第二輸出阻抗24，其一端電連接於該負輸入端，另一端電連接於該負輸出端；一第三輸出阻抗26，其一端電連接於該正輸入端，另一端電連接於該正輸出端，第三輸出阻抗26是與第二輸出阻抗24實質上相同；以及一第四輸出阻抗28，其一端電連接於該正輸入端，另一端電連接於該負輸出端，第四輸出阻抗28則與第一輸出阻抗22實質上相同。本實施例中是將位於該正輸出端上的信號設為一第一輸出信號Vo1，並將位於該負輸出端上的信號設為一第二輸出信號Vo2。
請注意，本實施例中，依據實際上設計的需要，第一輸入阻抗12、第二輸入阻抗14、第三輸入阻抗16、第四輸入阻抗18、第一輸出阻抗22、第二輸出阻抗24、第三輸出阻抗26、或者第四輸出阻抗28可以為電阻性阻抗(Resistive Impedance)、電容性阻抗(Capacitive Impedance)、或者電感性阻抗(Inductive Impedance)，以達到不同的目的。
接下來將說明本發明的放大電路10為分別達到高等效輸入阻抗、高電壓增益值(或者是高電壓衰減值)、以及大時間常數等目標時各個阻抗的設定。接下來的說明當中，由於一般放大電路於應用時是使用差動模式(Differential Mode)操作，則將第一輸入信號Vi1的值設定為一輸入電壓值Vi，第二輸入信號Vi2的值設定為一輸入電壓值-Vi，並將第一輸出信號Vo1的值設定為Vo，第二輸出信號Vo2的值設定為-Vo，同時將差動放大器20的正輸入端及負輸入端假設為虛擬接地(即0V)，且差動放大器20的輸入阻抗趨近於無限大(即電流不會流入其輸入端)，以利說明。
若欲得到一高等效輸入阻抗，則於放大電路10中將第一輸入阻抗12及第四輸入阻抗18設定成數值為Ri的電阻性阻抗，並將第二輸入阻抗14及第三輸入阻抗16設定成數值為Ri(1+α)的電阻性阻抗，其中|α|＜＜1，也就是說，第一輸入阻抗12的值與第二輸入阻抗14的值十分接近，第三輸入阻抗16的值與第四輸入阻抗18的值十分接近。在此設定之下，檢視流經差動放大器20的負輸入端的電流i1的關係式可得到以下等式Vi1-0Ri+Vi2-0Ri(1+)=i1]]>由於第一輸入信號Vi1等於Vi，第二輸入信號Vi2等於-Vi，而在此電流i1即為一輸入電流ii，故經過推導上述等式會變成Viii=Ri(1+)Ri]]>∵|α|＜＜1公式二如公式二所示，輸入電壓Vi及輸入電流ii的比值(即等效輸入阻抗的值)是近似於Ri/α，而由於α的絕對值是遠小於1，故可知於本發明的放大電路10的組態下，圖2中的等效輸入阻抗可為一十分大的數值。在此須注意的是，若檢視流經差動放大器20的正輸入端的電流的關係式亦會得到相同的結果，故不在此重複說明。
若欲得到一高電壓增益值，則於放大電路10中將第一輸入阻抗12及第四輸入阻抗18設定成數值為Ri的電阻性阻抗，也將第二輸入阻抗14及第三輸入阻抗16設定成實質上趨近於無限大，同時將第一輸出阻抗22及第四輸出阻抗28設定成數值為Rf的電阻性阻抗，並將第二輸出阻抗24及第三輸出阻抗26設定成數值為Rf(1+β)的電阻性阻抗，其中|β|＜＜1，也就是說，第一輸出阻抗22的值與第二輸出阻抗24的值十分接近，第三輸出阻抗26的值與第四輸出阻抗28的值十分接近。在此設定之下，檢視流經差動放大器20的負輸入端的電流i1的關係式可得到以下等式
Vi1-0Ri=-(Vo1-0Rf+Vo2-0Rf(1+))]]>由於第一輸入信號Vi1等於Vi，且第一輸出信號Vo1等於Vo，第二輸出信號Vo2等於-Vo，故經過推導上述等式會變成VoVi=-RfRi1/1+-(RfRi)(1)]]>∵|β|＜＜1公式三如公式三所示，輸入電壓Vi及輸出電壓Vo的比值(即電壓增益值)是近似於(Rf/Ri)/β，而由於β的絕對值是遠小於1，故可知於本發明的放大電路10的組態下，圖2中的電壓增益值可為一十分大的數值。在此須注意的是，若檢視流經差動放大器20的正輸入端的電流的關係式亦會得到相同的結構，故不在此重複說明。
若欲得到一高電壓衰減值，則於放大電路10中將第一輸入阻抗12及第四輸入阻抗18設定成數值為Ri的電阻性阻抗，並將第二輸入阻抗14及第三輸入阻抗16設定成數值為Ri(1+α)的電阻性阻抗，其中|α|＜＜1，也就是說，第一輸入阻抗12的值與第二輸入阻抗14的值十分接近，第三輸入阻抗16的值與第四輸入阻抗18的值十分接近，同時將第一輸出阻抗22及第四輸出阻抗28設定成數值為Rf的電阻性阻抗，並將第二輸出阻抗24及第三輸出阻抗26設定成實質上趨近於無限大。在此設定之下，檢視流經差動放大器20的負輸入端的電流ii的關係式可得到以下等式Vi1-0Ri+Vi2-0Ri(1+)=-(Vo1-0Rf)]]>由於第一輸入信號Vi1等於Vi，第二輸入信號Vi2等於-Vi，且第一輸出信號Vo1等於Vo，故經過推導上述等式會變成VoVi=-RfRi1+-(RfRi)]]>∵|α|＜＜1公式四如公式四所示，輸入電壓Vi及輸出電壓Vo的比值的絕對值(即電壓增益值)是近似於(Rf/Ri)α，而由於α的絕對值是遠小於1，故可知於本發明的放大電路10的組態下，圖2中的電壓增益值可為一十分小的數值，也就是說，圖2中的電壓衰減值為一十分大的數值。在此須注意的是，若檢視流經差動放大器20的正輸入端的電流的關係式亦會得到相同的結構，故不在此重複說明。
若欲得到一大時間常數，則有以下兩種實施方式第一種實施方式是於放大電路10中將第一輸入阻抗12及第四輸入阻抗18設定成數值為Ri的電阻性阻抗，並將第二輸入阻抗14及第三輸入阻抗16設定成數值為Ri(1+α)的電阻性阻抗，其中|α|＜＜1，也就是說，第一輸入阻抗12的值與第二輸入阻抗14的值十分接近，第三輸入阻抗16的值與第四輸入阻抗18的值十分接近，同時將第一輸出阻抗22及第四輸出阻抗28設定成數值為1/sC的電容性阻抗，並將第二輸出阻抗24及第三輸出阻抗26設定成實質上趨近於無限大。在此設定之下，檢視流經差動放大器20的負輸入端的電流i1的關係式可得到以下等式Vi-0Ri+Vi2-0Ri(1+)=-(Vo1-01/sC)]]>由於第一輸入信號Vi1等於Vi，第二輸入信號Vi2等於-Vi，且第一輸出信號Vo1等於Vo，故經過推導上述等式會變成VoVi=-1/sCRi1+-(1s(RiC/))]]>∵|α|＜＜1公式五如公式五所示，時間常數的值是近似於RiC/α，而由於α的絕對值是遠小於1，故可知於本發明的放大電路10的組態下，圖2中的時間常數值可為一十分大的數值。在此須注意的是，若檢視流經差動放大器20的正輸入端的電流的關係式亦會得到相同的結果，故不在此重複說明。
而第二種實施方式是在放大電路10中將第一輸入阻抗12及第四輸入阻抗18設定成數值為1/sC的電容性阻抗，並將第二輸入阻抗14及第三輸入阻抗16設定成實質上趨近於無限大，同時將第一輸出阻抗22及第四輸出阻抗28設定成數值為Rf的電阻性阻抗，並將第二輸出阻抗24及第三輸出阻抗26設定成數值為Rf(1+β)的電阻性阻抗，其中|β|＜＜1，也就是說，第一輸出阻抗22的值與第二輸出阻抗24的值十分接近，第三輸出阻抗26的值與第四輸出阻抗28的值十分接近。在此設定之下，檢視流經差動放大器20的負輸入端的電流i1的關係式可得到以下等式Vi1-01/sC=-(Vo1-0Rf+Vo2-0Rf(1+))]]>由於第一輸入信號Vi1等於Vi，且第一輸出信號Vo1等於Vo，第二輸出信號Vo2等於-Vo，故經過推導上述等式會變成
VoVi=-Rf1/sC1/1+-s(RfC/)]]>∵|β|＜＜1公式六如公式六所示，時間常數的值近似於RiC/β，而由於β的絕對值是遠小於1，故可知於本發明的放大電路10的組態下，圖2中的時間常數值可為一十分大的數值。在此須注意的是，若檢視流經差動放大器20的正輸入端的電流的關係式亦會得到相同的結果，故不在此重複說明。
為了在集成電路中非常精確地製造出二個非常接近的電阻性阻抗，如上述的Ri及Ri(1+α)或者Rf及Rf(1+β)，而使得α及β的值為所需要的值，在本發明的實施例中將揭露以下兩種利用開關電容電路來實現第一輸入阻抗12、第二輸入阻抗14、第三輸入阻抗16、第四輸入阻抗18、第一輸出阻抗22、第二輸出阻抗24、第三輸出阻抗26、或者第四輸出阻抗28的實施方式關於第一種實施方式請參閱圖3，圖3中顯示本發明的第一種開關電容電路30的示意圖。開關電容電路30包含有一電容32，電連接於一第一節點N1及一接地端之間，用來儲存電荷；一第一開關34，其一端電連接於第一節點N2，另一端是作為開關電容電路30的一端點A；以及一第二開關36，其一端電連接於第一節點N1，另一端是作為開關電容電路30的另一端點B。請注意，於實際操作時，第一開關34及第二開關36開啟的時間不相互重疊，且第一開關34及第二開關36開啟的時間長度相等。
請參閱圖4，圖4中顯示圖3的開關電容電路30的實際電路圖。於圖4中，第一開關34及第二開關36為同類型開關(於圖4中均為NMOS電晶體)，第一開關34由一第一周期信號ψ1所控制，第二開關36由一第二周期信號ψ2所控制，第一周期信號ψ1及第二周期信號ψ2的主動態(Active State)不相互重疊，且第一周期信號ψ1及第二周期信號ψ2的工作周期(Duty Cycle)相同。在圖4中由於第一開關34及第二開關36為NMOS電晶體，故第一周期信號ψ1及第二周期信號ψ2是為高態主動(Active High)，也就是說，當周期信號為高電壓準位時，開關呈現開啟狀態。
圖4中的開關電容電路30的操作方式將於以下說明。在此假設開關電容電路30的其中一端點A電連接於一等效電壓源，首先第一周期信號ψ1會被設為高電壓準位，此時第二周期信號ψ2將會被設為低電壓準位，如此則第一開關34會被開啟而第二開關36會被關閉，此時從端點A經由第一開關34及電容32至接地端將形成一充電路徑，而該等效電壓源將會於第一周期信號ψ1被設為高電壓準位(即主動)的期間對電容32進行充電，使得電容32儲存電荷。接下來第二周期信號ψ2會被設為高電壓準位，此時第一周期信號ψ1則會被設為低電壓準位，如此則第一開關34會被關閉而第二開關36會被開啟，此時從接地端經由電容32及第二開關36至端點B將形成一放電路徑，而電容32中於先前所儲存的電荷則會經由接地端進行放電並於端點B產生相對應的一電流。如果第一周期信號ψ1及第二周期信號ψ2的頻率比起使用放大電路10的集成電路的操作頻率要來得高得多，則開關電容電路30將可被視為等效於一電阻性阻抗(因其在端點A接受該等效電壓源的驅動即在端點B產生一電流)。
若電容32的電容值為C1而第一周期信號ψ1及第二周期信號ψ2的周期為T，則圖4中的開關電容電路30在端點A及端點B之間的阻抗值可表示為T/C1。由於在目前的數字電路設計技術中，對周期信號的周期及工作周期進行十分精確的控制相對來說並不困難，故欲產生上述十分接近的二阻抗值，如Ri及Ri(1+α)或者Rf及Rf(1+β)，僅需對圖4中的開關電容電路30的第一周期信號ψ1及第二周期信號ψ2的周期進行適當的控制即可。
至於第二種實施方式請參閱圖5，圖5中顯示本發明的第二種開關電容電路40的示意圖。開關電容電路包含有一電容42，電連接於一第一節點N1及一第二節點N2之間，用來儲存電荷；一第一開關44，其一端電連接於第一節點N1，另一端是作為開關電容電路40的一端點A；一第二開關46，其一端電連接於第一節點N1，另一端電連接於一接地端；一第三開關48，其一端電連接於第二節點N2，另一端是作為開關電容電路40的另一端點B；以及一第四開關，其一端電連接於第二節點N2，另一端電連接於該接地端。請注意，實際操作時，第一開關44及第四開關50同時開啟，第二開關46及第三開關48同時開啟，第一開關44及第四開關50開啟的時間與第二開關46及第三開關48開啟的時間不相互重疊，且第一開關44及第四開關50開啟的時間長度與第二開關46及第三開關48開啟的時間長度相等。
請參閱圖6，圖6中顯示圖5的開關電容電路30的實際電路圖。於圖6中，第一開關44、第二開關46、第三開關48、及第四開關50是為同類型開關(於圖6中均為NMOS電晶體)，第一開關44及第四開關50由一第一周期信號ψ1所控制，第二開關46及第三開關48由一第二周期信號ψ2所控制，第一周期信號ψ1及第二周期信號ψ2的主動態不相互重疊，且第一周期信號ψ1及第二周期信號ψ2的工作周期相同。於圖6中由於第一開關44、第二開關46、第三開關48、及第四開關50為NMOS電晶體，故第一周期信號ψ1及第二周期信號ψ2為高態主動，也就是說，當周期信號為高電壓準位時，開關呈現開啟狀態。
圖6中的開關電容電路40的操作方式將於以下說明。在此假設開關電容電路40的其中一端點A電連接於一等效電壓源，首先第一周期信號ψ1會被設為高電壓準位，此時第二周期信號ψ2將會被設為低電壓準位，如此則第一開關44及第四開關50會被開啟而第二開關46及第三開關48會被關閉，此時從端點A經由第一開關44、電容42及第四開關50至接地端將形成一充電路徑，而該等效電壓源將會於第一周期信號ψ1被設為高電壓準位(即主動)的期間對電容42進行充電，使得電容42儲存電荷。接下來第二周期信號ψ2會被設為高電壓準位，此時第一周期信號ψ1則會被設為低電壓準位，如此則第一開關44及第四開關50會被關閉而第二開關46及第三開關48會被開啟，此時從接地端經由第二開關46、電容42及第三開關48至端點B將形成一放電路徑，而電容42中於先前所儲存的電荷則會經由接地端進行放電並於端點B產生相對應的一電流。如果第一周期信號ψ1及第二周期信號ψ2的頻率比起使用放大電路10的集成電路的操作頻率要來得高得多，則開關電容電路40將可被視為等效於一電阻性阻抗(因其在端點A接受該等效電壓源的驅動即在端點B產生一電流)。
若電容42的電容值為C2而第一周期信號ψ1及第二周期信號ψ2的周期為T，則圖6中的開關電容電路40在端點A及端點B之間的阻抗值可表示為T/C2。由於目前的數字電路設計技術中，對周期信號的周期及工作周期進行十分精確的控制相對來說並不困難，故欲產生上述十分接近的二阻抗值，如Ri及Ri(1+α)或者Rf及Rf(1+β)，僅需對圖6中的開關電容電路40的第一周期信號ψ1及第二周期信號ψ2的周期進行適當的控制即可。
除了如圖2中所示的差動模式的應用之外，本發明的放大電路的概念亦可使用於單端模式(Single-Ended Mode)，請參閱圖7。圖7中顯示本發明的放大電路60的示意圖。放大電路60包含有一運算放大器70具有一正輸入端、一負輸入端(如圖7中運算放大器70左側的+、-號所示)及一輸出端，其中本實施例中該正輸入端是電連接於一直流電壓源(通常為0V)以提供偏壓。請注意，於圖7中的運算放大器70是使用一差動放大器，並以該差動放大器的正輸出端(如圖7中運算放大器70右側的+號所示)作為運算放大器70的輸出端；一第一輸入阻抗62，其一端電連接於該負輸入端，另一端電連接於一第一輸入信號Vi1；一第二輸入阻抗64，其一端電連接於該負輸入端，另一端電連接於一第二輸入信號Vi2；以及一第一輸出阻抗66，其一端電連接於該負輸入端，另一端電連接於該輸出端。於本實施例中是將位於該輸出端上的信號設為一第一輸出信號Vo1。
請注意，本實施例中，依據實際上設計的需要，第一輸入阻抗62、第二輸入阻抗64、或者第一輸出阻抗66可以為電阻性阻抗(ResistiveImpedance)、電容性阻抗(Capacitive Impedance)、或者電感性阻抗(InductiveImpedance)，以達到不同的目的。
圖7中所示本發明的放大電路60亦如圖2中所示的放大電路10，經由適當的第一輸入阻抗62、第二輸入阻抗64、以及第一輸出阻抗66的種類及數值的設定，經過如前述的公式二、公式四、及公式五的推導，即可達到高等效輸入阻抗、高電壓衰減值、及大時間常數的目標，關於上述公式的推導是與圖2中所示的放大電路10的說明十分相似，故不在此處重複說明，然而在此處須注意的是，前述的公式二、公式四、及公式五的推導中所使用的第一輸入阻抗12、第二輸入阻抗14、以及第一輸出阻抗22，在本實施例當中是使用第一輸入阻抗62、第二輸入阻抗64、以及第一輸出阻抗66來取代。
同樣地，為了在集成電路中非常精確地製造出二個非常接近的電阻性阻抗，如上述的Ri及Ri(1+α)或者Rf及Rf(1+β)，而使得α及β的值為所需要的值，在本發明的實施例中將使用如前所述的兩種利用開關電容電路來實現放大電路60中的第一輸入阻抗62、第二輸入阻抗64、或者第一輸出阻抗66的實施方式，亦即於圖3及圖4中所示的開關電容電路30、與於圖5及圖6中所示的開關電容電路40。關於開關電容電路30及開關電容電路40在放大電路60中的應用說明是與前述者實質上相同，故不在此處重複說明。
相比較於公知技術中的放大電路，本發明的放大電路是將多個阻抗元件分別電連接於輸入信號及該放大器的輸入端之間，並電連接於該放大器的輸入端及輸出端之間，能夠在不使用大數值的阻抗元件的情形下，利用調整該等阻抗元件的數值及特性，以達到該放大電路能夠在不同的阻抗元件組合下分別具有等效輸入阻抗大、電壓增益值大(或者電壓衰減值大)、以及時間常數大等電路特性的目的。
以上所述僅為本發明的較佳實施例，凡依本發明權利要求書所做的等同變化與修飾，均屬於本發明專利的涵蓋範圍。
權利要求
1.一种放大電路，其包含有一差動放大器，該差動放大器具有一正輸入端、一負輸入端、一正輸出端、及一負輸出端；一第一輸入阻抗，其一端電連接於該負輸入端，另一端電連接於一第一輸入信號；一第二輸入阻抗，其一端電連接於該正輸入端，另一端電連接於該第一輸入信號；一第三輸入阻抗，其一端電連接於該負輸入端，另一端電連接於一第二輸入信號，該第三輸入阻抗是與該第二輸入阻抗實質上相同；一第四輸入阻抗，其一端電連接於該正輸入端，另一端電連接於該第二輸入信號，該第四輸入阻抗與該第一輸入阻抗實質上相同；一第一輸出阻抗，其一端電連接於該負輸入端，另一端電連接於該正輸出端；一第二輸出阻抗，其一端電連接於該負輸入端，另一端電連接於該負輸出端；一第三輸出阻抗，其一端電連接於該正輸入端，另一端電連接於該正輸出端，該第三輸出阻抗與該第二輸出阻抗實質上相同；以及一第四輸出阻抗，其一端電連接於該正輸入端，另一端電連接於該負輸出端，該第四輸出阻抗與該第一輸出阻抗實質上相同；其中該正輸出端用於輸出一第一輸出信號，該負輸出端用於輸出一第二輸出信號。
2.如權利要求1所述的放大電路，其中該第一輸入阻抗、該第二輸入阻抗、該第三輸入阻抗、該第四輸入阻抗、該第一輸出阻抗、該第二輸出阻抗、該第三輸出阻抗、或者該第四輸出阻抗可為電阻性阻抗。
3.如權利要求2所述的放大電路，其中該電阻性阻抗為一開關電容電路，該開關電容電路包含有一電容，電連接於一第一節點及一接地端之間；一第一開關，其一端電連接於該第一節點，另一端是作為該開關電容電路的一端點；以及一第二開關，其一端電連接於該第一節點，另一端是作為該開關電容電路的另一端點；其中該第一開關及該第二開關交互地開啟。
4.如權利要求2所述的放大電路，其中該電阻性阻抗為一開關電容電路，該開關電容電路包含有一電容，電連接於一第一節點及一第二節點之間；一第一開關，其一端電連接於該第一節點，另一端作為該開關電容電路的一端點；一第二開關，其一端電連接於該第一節點，另一端電連接於一接地端；一第三開關，其一端電連接於該第二節點，另一端作為該開關電容電路的另一端點；以及一第四開關，其一端電連接於該第二節點，另一端電連接於該接地端；其中該第一開關及該第四開關同時開啟，該第二開關及該第三開關同時開啟，該第一開關及該第四開關與該第二開關及該第三開關交互地開啟。
5.如權利要求1所述的放大電路，其中該第一輸入阻抗、該第二輸入阻抗、該第三輸入阻抗、該第四輸入阻抗、該第一輸出阻抗、該第二輸出阻抗、該第三輸出阻抗、或者該第四輸出阻抗可為電容性阻抗。
6.如權利要求1所述的放大電路，其中該第一輸入阻抗、該第二輸入阻抗、該第三輸入阻抗、該第四輸入阻抗、該第一輸出阻抗、該第二輸出阻抗、該第三輸出阻抗、或者該第四輸出阻抗可為電感性阻抗。
7.一种放大電路，其包含有一運算放大器，該運算放大器具有一正輸入端、一負輸入端、及一輸出端，該正輸入端電連接於一直流電壓源；一第一輸入阻抗，其一端電連接於該負輸入端，另一端電連接於一第一輸入信號；一第二輸入阻抗，其一端電連接於該負輸入端，另一端電連接於一第二輸入信號；以及一第一輸出阻抗，其一端電連接於該負輸入端，另一端電連接於該輸出端；其中該輸出端用於輸出一第一輸出信號。
8.一种放大電路，其包含有一差動放大器，該差動放大器具有一正輸入端、一負輸入端、一正輸出端、及一負輸出端；一第一輸入阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於一第一輸入信號；一第二輸入阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於一第二輸入信號，該第四輸入阻抗與該第一輸入阻抗實質上相同；一第一輸出阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於該正輸出端；一第二輸出阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於該負輸出端；一第三輸出阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該正輸出端，該第三輸出阻抗與該第二輸出阻抗實質上相同；以及一第四輸出阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該負輸出端，該第四輸出阻抗與該第一輸出阻抗實質上相同；其中該正輸出端用於輸出一第一輸出信號，該負輸出端用於輸出一第二輸出信號，通過控制該第一輸出阻抗、該第二輸出阻抗、該第三輸出阻抗及該第四輸出阻抗的阻抗值，以使得該放大電路具有一高電壓增益值。
9.一种放大電路，其包含有一差動放大器，該差動放大器具有一正輸入端、一負輸入端、一正輸出端、及一負輸出端；一第一輸入阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於一第一輸入信號；一第二輸入阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該第一輸入信號；一第三輸入阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於一第二輸入信號，該第三輸入阻抗與該第二輸入阻抗實質上相同；一第四輸入阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該第二輸入信號，該第四輸入阻抗與該第一輸入阻抗實質上相同；一第一輸出阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於該正輸出端；以及一第二輸出阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該負輸出端，該第四輸出阻抗與該第一輸出阻抗實質上相同；其中該正輸出端用於輸出一第一輸出信號，該負輸出端用於輸出一第二輸出信號，通過控制該第一輸入阻抗、該第二輸入阻抗、該第三輸入阻抗及該第四輸入阻抗的阻抗值，以使得該放大電路具有一高電壓衰減值。
10.一种放大電路，其包含有一差動放大器，該差動放大器具有一正輸入端、一負輸入端、一正輸出端、及一負輸出端；一第一輸入阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於一第一輸入信號；一第二輸入阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該第一輸入信號；一第三輸入阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於一第二輸入信號，該第三輸入阻抗與該第二輸入阻抗實質上相同；一第四輸入阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該第二輸入信號，該第四輸入阻抗與該第一輸入阻抗實質上相同；一第一輸出阻抗，為一電容性阻抗，其一端電連接於該負輸入端，另一端電連接於該正輸出端；以及一第二輸出阻抗，為一電容性阻抗，其一端電連接於該正輸入端，另一端電連接於該負輸出端，該第四輸出阻抗與該第一輸出阻抗實質上相同；其中該正輸出端用於輸出一第一輸出信號，該負輸出端用於輸出一第二輸出信號，通過控制該第一輸入阻抗、該第二輸入阻抗、該第三輸入阻抗及該第四輸入阻抗的阻抗值，以使得該放大電路具有一大時間常數。
11.一种放大電路，其包含有一差動放大器，該差動放大器具有一正輸入端、一負輸入端、一正輸出端、及一負輸出端；一第一輸入阻抗，為一電容性阻抗，其一端電連接於該負輸入端，另一端電連接於一第一輸入信號；一第二輸入阻抗，為一電容性阻抗，其一端電連接於該正輸入端，另一端電連接於一第二輸入信號，該第四輸入阻抗與該第一輸入阻抗實質上相同；一第一輸出阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於該正輸出端；一第二輸出阻抗，為一電阻性阻抗，其一端電連接於該負輸入端，另一端電連接於該負輸出端；一第三輸出阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該正輸出端，該第三輸出阻抗與該第二輸出阻抗實質上相同；以及一第四輸出阻抗，為一電阻性阻抗，其一端電連接於該正輸入端，另一端電連接於該負輸出端，該第四輸出阻抗與該第一輸出阻抗實質上相同；其中該正輸出端用於輸出一第一輸出信號，該負輸出端用於輸出一第二輸出信號，通過控制該第一輸入阻抗、該第二輸入阻抗、該第三輸入阻抗及該第四輸入阻抗的阻抗值，以使得該放大電路具有一大時間常數。
全文摘要
一种放大電路，包含有一放大器具有一正輸入端、一負輸入端、一正輸出端、一負輸出端；一第一輸入阻抗，連接於該負輸入端及一第一輸入信號間；一第二輸入阻抗，連接於該正輸入端及該第一輸入信號間；一第三輸入阻抗，連接於該負輸入端及一第二輸入信號間；一第四輸入阻抗，連接於該正輸入端及該第二輸入信號間；一第一輸出阻抗，連接於該負輸入端及該正輸出端間；一第二輸出阻抗，連接於該負輸入端及該負輸出端間；一第三輸出阻抗，連接於該正輸入端及該正輸出端間；以及一第四輸出阻抗，連接於該正輸入端及該負輸出端間。
文檔編號H03F1/00GK1567716SQ0314237
公開日2005年1月19日 申請日期2003年6月10日 優先權日2003年6月10日
發明者李朝政, 張家潤 申請人:瑞昱半導體股份有限公司