薄膜電晶體及其製造方法

2023-12-03 12:11:36 4

專利名稱：薄膜電晶體及其製造方法
技術領域：
本發明涉及薄膜電晶體及其製造方法。
技術背景
薄膜電晶體(TFT)廣泛應用於例如液晶顯示設備和有機EL顯示設備。具體而言， 將非晶矽用於活性層的TFT當前廣泛用於大型液晶顯示設備。然而，存在對將來適用於例如較大尺寸、較高可靠性和較高遷移率的新穎活性層的實際應用的要求。
例如，專利文獻1揭示了使用h-Ga-Si-O基非晶氧化物的TFT。該氧化物是以低溫成膜的並且在可見範圍是透明的。因此，有可能實現能在塑料襯底上形成的透明TFT。此外，已實現是非晶矽的遷移率的大約10倍的遷移率。
在使用這種氧化物的TFT中，期望對遷移率的進一步改進。
引用列表
專利文獻
專利文獻1 JP 2004-103957A 公報發明內容
技術問題
本發明提供基於氧化物半導體的高遷移率的薄膜電晶體及其製造方法。
問題的解決方案
根據本發明的一方面，提供了一種薄膜電晶體，其包括柵電極；半導體層，其面對柵電極設置並包括含有鎵和鋅中的至少一種以及銦的氧化物；柵絕緣膜，設置在柵電極和半導體層之間；以及源電極和漏電極，它們電連接到半導體層並彼此分隔開，該半導體層包括在半導體層中三維散布並具有原子排列周期性的多個微晶體。
根據本發明的另一方面，提供了一種製造薄膜電晶體的方法，該薄膜電晶體包括 柵電極；半導體層，其面對柵電極設置，包括含有鎵和鋅中的至少一種以及銦的氧化物，並包括三維散布並具有原子排列周期性的多個微晶體；柵絕緣膜，設置在柵電極和半導體層之間；以及源電極和漏電極，它們電連接到半導體層並彼此分隔開，該方法包括形成柵電極、柵絕緣膜以及含有鎵和鋅中的至少一種以及銦的氧化物膜的層疊膜；通過在高於或等於320°C且低於或等於380°C的溫度下對層疊膜進行熱處理在氧化物膜中形成微晶體；以及形成源電極和漏電極以連接至氧化物膜，形成層疊膜包括以下兩種方式在襯底的主表面上形成氧化物膜，在氧化物膜上形成由氧化矽膜製成的柵絕緣膜，以及在柵絕緣膜上形成柵電極，以使氧化物膜被柵絕緣膜覆蓋；或者在襯底的主表面上形成柵電極，在柵電極上形成柵絕緣膜，在柵絕緣膜上形成氧化物膜，以及在氧化物膜上形成由氧化矽膜製成的溝道保護層，以使氧化物膜被溝道保護層覆蓋，而形成微晶體在氧化物膜被構成柵絕緣膜和溝道保護層的氧化矽膜覆蓋的狀態下執行。
本發明的有利效果
根據本發明，提供基於氧化物半導體的高遷移率的薄膜電晶體及其製造方法。


是示出薄膜電晶體的示意圖。 是示出製造薄膜電晶體的方法的順序示意截面圖。 是示出薄膜電晶體的特性的曲線圖。 是示出薄膜電晶體的特性的曲線圖。 是薄膜電晶體中的半導體層的透射電子顯微圖。 示出半導體層的透射電子顯微圖的傅立葉變換圖。 是薄膜電晶體中的半導體層的透射電子顯微圖。 示出半導體層的透射電子顯微圖的傅立葉變換圖。 是示出薄膜電晶體的特性的曲線圖。 是示出半導體層的構造的示意圖。 是示出薄膜電晶體的示意圖。 是示出製造薄膜電晶體的方法的順序示意截面圖。 是示出薄膜電晶體的示意圖。 是示出製造薄膜電晶體的方法的順序示意截面圖。 是示出有源矩陣顯示設備的示意圖。 是示出有源矩陣顯示設備的等效電路的電路圖。 是示出有源矩陣顯示設備的示意圖。是示出製造薄膜電晶體和有源矩陣顯示設備的方法的順序示意截面圖<是示出有源矩陣顯示設備的示意圖。是示出著色層的示意平面圖。是示出有源矩陣顯示設備的等效電路的電路圖。是示出製造薄膜電晶體的方法的流程圖。
在下文中，將參考附圖詳細描述本發明的各個實施例。
附圖是示意性或概念性的。各部分的厚度和寬度之間的關係以及各部分之間的大小比例不一定與實際相同。此外，取決於附圖，相同部分可示為具有不同尺寸或比例。
在本說明書和附圖中，與先前參考在先附圖描述的部件相類似的部件用類似的附圖標記標記，並且適當地省略其詳細描述。
(第一實施例)
圖1是示出根據本發明第一實施例的薄膜電晶體的構造的示意圖。
具體而言，圖1(b)是示意平面圖，而圖1(a)是沿圖1(b)的線A_A』所取的截面圖。
如圖1所示，根據本發明第一實施例的薄膜電晶體10包括柵電極110，面對柵電極110設置的半導體層130，設置在柵電極110和半導體層130之間的柵絕緣膜120，以及電連接到半導體層130並彼此分隔開的源電極181和漏電極182。
在此，為了便於描述，垂直於半導體層130和柵絕緣膜120之間的界面的方向被定義為Z軸方向。平行於該界面的一個方向被定義為X軸方向。垂直於Z軸方向和X軸方向
[圖1]
[圖2]
[圖3]
[圖4]
[圖5]
[圖6]
[圖7]
[圖8]
[圖9]
[圖10
[圖11
[圖12
[圖13
[圖14
[圖15
[圖16
[圖17
[圖18
[圖19
[圖20
[圖21
[圖22
各實施5的方向被定義為Y軸方向。X軸方向對準源電極181和漏電極182彼此相對的方向。
柵電極110、柵絕緣膜120和半導體層130在Z軸方向上層疊。
半導體層130包括含有鎵和鋅中的至少一種以及銦的氧化物。具體而言，半導體層130例如是含有In、Ga和Si的氧化物膜(即h-Ga-Si-O氧化物膜)。或者，半導體層 130可以是含有h和( 的氧化物膜(即^i-Ga-O氧化物膜)。或者，半導體層130可以是含有h和Si的氧化物膜(即In-Si-O氧化物膜)。以下，In-Ga-Zn-O氧化物膜、In-Ga-O 氧化物膜和In-Si-O氧化物膜統稱為「 InGaZnO膜」。
半導體層130包括具有原子排列周期性的多個微晶體。即，每個微晶體在其中具有周期性。例如，在各個微晶體中，半導體層130中包括的原子排列具有特定周期性。更典型地，各個微晶體具有與上述氧化物中包括的金屬元素的排列相關的周期性。
微晶體三維地散布在半導體層130中。即，微晶體在半導體層130中沿Z軸方向、 X軸方向和Y軸方向中的任一方向散布。半導體層130中微晶體的散布狀態在之後描述。
在上文中，源電極181和漏電極182可互換。
在該示例中，源電極181和漏電極182具有Mo膜161、Al膜162和Mo膜163的層疊結構。然而，本發明不限於此。源電極181和漏電極182的結構以及其中所用的材料是任意的。
作為襯底105，例如可使用透光玻璃襯底或透光塑料襯底。然而，襯底105不限於此。例如，襯底105可由設置在諸如矽和不鏽鋼的不透光基材上的絕緣層製成。例如，襯底 105隻需要在設置有柵電極110的部分的表面處絕緣。
柵電極110可由諸如MoW、Ta和W的高熔點金屬製成。或者，柵電極110可由主要由Al構成並防止小丘的Al合金製成，或者由具有較低電阻的Cu製成。然而，本發明不限於此。柵電極110可由任何導電材料製成。
在該示例中，溝道保護層140設置在半導體層130上。源電極181和漏電極182 覆蓋在部分溝道保護層140上。半導體層130用溝道保護層140、源電極181和漏電極182之一覆蓋。
溝道保護層140可由氧化矽膜製成。
為了改善薄膜電晶體10的耐久性，例如可設置由諸如SiNx的絕緣物製成的鈍化膜以覆蓋圖1所示的結構(柵電極110、柵絕緣膜120、半導體層130、溝道保護層140、源電極181和漏電極182)。
在此，如下所述，例如溝道保護層140可由氧化矽膜製成。溝道保護層140可覆蓋半導體層130、源電極181和漏電極182。並且在其上，可設置例如SiNx的鈍化膜。
以下，描述製造根據本實施例的薄膜電晶體10的示例方法。
圖2是示出製造根據本發明第一實施例的薄膜電晶體的方法的順序示意截面圖。
在這些圖中，左部對應於TFT區域TFR，其中形成有薄膜電晶體10，而右部對應於連接部分區域CPR，其中形成有連接至薄膜電晶體10的柵電極110的布線的連接部分115。
首先，如圖2(a)所示，例如在由玻璃製成的襯底105的主表面10 上，例如通過濺射使構成柵電極110的Al膜IlOa和Mo膜IlOb分別形成至150nm (納米)和30nm的厚度，並將其處理成指定圖案形狀。此時，在連接部分區域CPR中也將構成連接部分115的一部分的Al膜IlOa和Mo膜IlOb處理成指定圖案形狀。6
在該處理中，使用光刻。為了蝕刻，例如使用磷酸、醋酸和硝酸的混合酸。
接著，如圖2(b)所示，例如通過利用TEOS(原矽酸四乙酯)的等離子體增強化學汽相沉積(PE-CVD)法，使構成柵絕緣膜120的SW2膜120a形成至例如350nm的厚度。此時的膜形成溫度優選為例如300°C或更高。
在此，要在柵絕緣膜120上形成的半導體層130的膜結構隨柵絕緣膜120的表面形態而變化。因此，選擇構成柵絕緣膜120的SiO2膜120a的膜形成條件以使柵絕緣膜120 的表面變得儘可能平坦。使用具有平坦表面的柵絕緣膜120減小由於柵電場應力引起的薄膜電晶體10的特性變化。在膜形成之後，可以通過使用諸如CMP (化學機械拋光)處理、RIE 處理和用於輕微蝕刻表面層的反濺射處理之類的方法使柵絕緣膜120的表面平滑。
此外，在3丨02膜120a上，例如通過反應DC濺射法，使構成半導體層130的InGaZnO 膜130a(如L2O3-Gii2O3-ZnO膜)形成至例如30nm的厚度。此時，所用的靶的組分比按照 In Ga Si的原子比是例如1 1 1。在包括氧氣和氬氣的氣氛中執行該膜形成。氧氣的比例設置為相對於氬氣例如約為5%。膜形成溫度為約幾十攝氏度，因為例如不執行特定加熱。
此外，通過例如利用TEOS的PE-CVD法，使構成溝道保護層140的SW2膜140a形成至例如200nm的厚度。此時，膜形成期間的襯底溫度設置為230°C。即，構成溝道保護層 140的SW2膜HOa的膜形成期間的襯底溫度優選為230°C或更高。如果SW2膜140a的膜形成期間的襯底溫度低於230°C，則留在膜中的碳和氫的量增加。因此，通過從源電極/漏電極的電荷注入以及由於柵極的負電位引起的電場應力，在膜中更可能出現固定電荷。這增加了薄膜電晶體的特性變化。
接著，將SiO2膜140a處理成指定圖案形狀以形成溝道保護層140。在SiO2膜140a 的該處理中，掩模曝光與使用柵電極110作為掩模進行光刻的背面曝光組合。為了蝕刻SiA 膜140a，例如採用利用CF4的RIE (反應離子蝕刻)法。
接著，如圖2(c)所示，在具有環境氣氛的退火爐中，以指定退火溫度Ta保持工件一小時以執行退火處理(熱處理)。在該示例中，採用包括氧氣的環境氣氛中的處理。然而，或者，退火爐中的氣氛可以是氮氣。
在此，根據實驗，退火溫度I1a被設置為八個值，即250°C、280°C、300°C、320°C、 340°C、360°C、380°C和400°C。此外，還製造未經退火處理的樣本作為比較示例。
如下所述，通過適當地設置退火溫度Ta，在InGaZnO膜130a中形成具有原子排列周期性的微晶體。因此，可形成包括微晶體的半導體層130。
在此退火處理之後，如圖2(d)所示，在連接部分區域CPR，選擇性地去除半導體層 130 (InGaZnO膜130a)和柵絕緣膜120 (SW2膜120a)以形成用於形成連接部分115的接觸孔11證。在該處理中，用例如稀鹽酸蝕刻半導體層130的hfeiZnO膜130a。之後，通過例如利用CF4的RIE蝕刻柵絕緣膜120的SW2膜120a。該接觸孔11 到達例如構成連接部分115的一部分的Mo膜110b。
接著，如圖2(e)所示，例如通過濺射法使構成源電極181和漏電極182的Mo膜 16UA1膜162和Mo膜163分別形成至例如30nm、300nm和50nm的厚度。之後，用磷酸、醋酸和硝酸的混合酸將Mo膜161、Al膜162和Mo膜163處理成指定圖案形狀以形成源電極 181和漏電極182。此時，通過蝕刻去除未被源電極181、漏電極182和溝道保護層140覆蓋的部分中的半導體層130。因此，形成薄膜電晶體10的形狀。此外，形成用作連接至柵電極 110的布線的引出部分的連接部分115。
接著，適當地形成鈍化膜(未示出)。此外，為了去除過程中的損傷，例如在230°C 執行損傷去除處理約一小時。因此，完成圖1中示出的薄膜電晶體10。
現在描述由此製造的薄膜電晶體的特性。
圖3是示出根據本發明第一實施例的薄膜電晶體的特性的曲線圖。
具體而言，圖3(a)至3(i)示出在沒有退火處理的條件下以及在退火處理的退火溫度iTa分別為250 V、280 V、300 V、320 V、340 V、360 V、380 V和400 V的條件下的薄膜電晶體的電壓-電流特性，如參考圖2(c)所描述的。在這些圖中，水平軸表示柵電壓Vg，而垂直軸表示漏電流Id。
在此，薄膜電晶體10具有沈μ m(微米)的溝道寬度以及Ilym的溝道長度。源電極181和漏電極182之間的源-漏電壓Vd被設置為15V(伏特)。在電壓-電流特性的測量中，執行在增大和減小柵電壓Vg時的雙掃描測量。
如圖3(a)至3(c)所示，在沒有退火處理的情況下以及在退火溫度Ta為250°C和 280°C的情況下，電壓-電流特性呈現滯後。
相反，如圖3(d)至3(i)所示，在退火溫度Ta為300°C或更高的情況下，電壓-電流特性不呈現滯後。
由此，在300°C或更高的退火溫度Ta下，獲得沒有滯後的較佳的電壓_電流特性。
此外，從這些結果中計算薄膜電晶體的遷移率μ和閾值電壓Vth。在此，從圖 3(a)至3(i)所示的電壓-電流特性中15V的源-漏電壓Vd處的飽和區域的特性(Id = 1/2 · Cox . μ ·￥/!· (Vg-Vth)2，其中(^是單位面積的柵絕緣膜電容，W是溝道寬度，且L是溝道長度)計算遷移率μ和閾值電壓vth。
圖4是示出根據本發明第一實施例的薄膜電晶體的特性的曲線圖。
具體而言，圖4(a)示出遷移率μ和退火溫度Ta之間的關係。圖4(b)示出閾值電壓Vth和退火溫度Ta之間的關係。這些圖中的水平軸表示退火溫度Ta。圖4(a)的垂直軸表示遷移率μ。圖4(b)的垂直軸表示閾值電壓Vth。
如圖4(a)和4(b)所示，在退火溫度Ta為^(TC或更低的情況下，遷移率μ為 7cm2/Vs或更低，而閾值電壓Vth為3. 8V或更高。
另一方面，在退火溫度Ta為300°C或更高的情況下，遷移率μ為12cm2/Vs或更高， 而閾值電壓Vth為3. 5V或更低。
S卩，如果退火溫度Ta為300°C或更高，則遷移率μ急劇增大。
在退火溫度Ta為320_380°C時，遷移率μ為13-16cm2/Vs，而閾值電壓Vth為 2. 7-0. 5V。
此外，在退火溫度Ta為400°C的情況下，遷移率μ進一步增大到17cm2/Vs，而閾值電壓Vth顯著減小至負值-2V。
由此，在退火溫度Ta為觀01或更低的第一溫度範圍TRl中，遷移率μ較小，而閾值電壓Vth較大。
在退火溫度Ta為高於或等於300°C且低於400°C的第二溫度範圍TR2中，遷移率 μ顯著增大，而閾值電壓Vth減小。
即，在退火溫度TaW^Ot增大到300°C時，遷移率μ不連續地且急劇地增大。在退火溫度Ta從250°C增大到280°C時，閾值電壓Vth不連續地且急劇地減小。
在退火溫度Ta為400°C或更高的第三溫度範圍TR3中，遷移率μ增大，而閾值電壓Vth急劇減小。
其中，第二溫度範圍TR2和第三溫度範圍TR3對應於根據該實施例的薄膜電晶體。 在此，其中退火溫度Ta為360°C的情況稱為根據該實施例的薄膜電晶體10a。其中退火溫度Ta為400°C的情況稱為根據該實施例的薄膜電晶體10b。
另一方面，第一溫度範圍TRl對應於比較示例。在此，其中退火溫度Ta為第一溫度範圍TRl中的250°C的情況稱為根據比較示例的薄膜電晶體19。
以下，描述通過透射電子顯微鏡(TEM)分析這些薄膜電晶體10a、10b和19的半導體層130的結構的結果。此外，還分析通過TEM圖像的數字傅立葉變換獲得的圖像。也描述該結果。
圖5是根據本發明第一實施例的薄膜電晶體中的半導體層的透射電子顯微圖。
具體而言，圖5(a)是其中退火溫度Ta為360°C的上述薄膜電晶體IOa的半導體層130的TEM圖像。圖5(b)示出圖5(a)的圖像中要傅立葉變換的區域Al和區域Bi。圖 5(c)示出通過對圖5(a)的圖像中的區域Al和區域Bl進行傅立葉變換獲得的傅立葉變換圖像Alf和傅立葉變換圖像Blf。在圖5(c)中，為了說明清楚，傅立葉變換圖像Alf和傅立葉變換圖像Blf的顯示位置分別從下層TEM圖像的區域Al和區域Bl的位置移位。
圖6示出根據本發明第一實施例的薄膜電晶體中的半導體層的透射電子顯微圖的傅立葉變換圖像。
具體而言，圖6 (a)和6(b)分別是圖5 (c)所示的傅立葉變換圖像Alf和傅立葉變換圖像Blf的放大圖。
圖7是根據本發明第一實施例的薄膜電晶體中的半導體層的透射電子顯微圖。
具體而言，圖7(a)是其中退火溫度Ta為400°C的上述薄膜電晶體IOb的半導體層130的TEM圖像。圖7(b)示出圖7(a)的圖像中要傅立葉變換的區域Cl和區域D1。圖 7(c)示出通過對圖7(a)的圖像中的區域Cl和區域Dl進行傅立葉變換獲得的傅立葉變換圖像Clf和傅立葉變換圖像Dlf。在圖7(c)中，為了清楚地說明，傅立葉變換圖像Clf和傅立葉變換圖像Dlf的顯示位置分別從下層圖像的區域Cl和區域Dl的位置移位。圖7(d) 示出圖7(a)中觀察到的微晶體，為了清楚地說明用實線示出。
圖8示出根據本發明第一實施例的薄膜電晶體中的半導體層的透射電子顯微圖的傅立葉變換圖像。
具體而言，圖8 (a)和8(b)分別是圖7(c)所示的傅立葉變換圖像Clf和傅立葉變換圖像Dlf的放大圖。
如圖7(a)和7(d)所示，在退火溫度Ta為400°C的情況下，在半導體層130中觀察到多個微晶體133。微晶體133是其中具有周期性的區域。在微晶體133和區域134之間可識別邊界135。在微晶體133內，觀察到基於周期性的條紋圖案。另一方面，在區域134 中，未觀察到條紋圖案。區域134具有低於微晶體133的周期性。條紋圖案對應於基於微晶體133中的周期性的晶格圖像。即，在退火溫度Ta為400°C的情況下，在半導體層130的 TEM圖像中觀察到晶格圖像。
如圖7(b)所示，對半導體層130的TEM圖像的部分區域(傅立葉變換區域Cl和傅立葉變換區域Dl)執行傅立葉變換。
如圖7(c)所示，在通過對該TEM圖像的傅立葉變換區域Cl和傅立葉變換區域Dl 分別進行傅立葉變換獲得的傅立葉變換圖像Clf和傅立葉變換圖像Dlf中，基於微晶體133 的內部周期性觀察原則上與電子束衍射圖案相同的圖像。
具體而言，如圖8 (a)所示，在傅立葉變換圖像Clf中，除了位於中心的亮點CfO，在關於亮點CfO點對稱的位置處觀察到亮點Cfl-Cf4。這些亮點Cfl-Cf4是基於傅立葉變換區域Cl的內部周期結構的衍射圖案圖像。
如圖8(b)所示，在傅立葉變換圖像Dlf中，除了位於中心的亮點DfO，在關於亮點 DfO點對稱的位置處觀察到亮點Dfl-Df6。這些亮點Dfl-Df6是基於傅立葉變換區域Dl的內部周期性的衍射圖案圖像。在此，在圖8(b)的圖像中，一對亮點Df3和亮點Df4以及一對亮點Df5和亮點Df6在圖中在垂直方向上彼此靠近。可以推測，這些亮點對對應於位於用於成像TEM圖像的樣本中成像深度方向上的兩個不同微晶體。
因此，在其中退火溫度Ta為400°C的半導體層130中，形成具有原子排列周期性的微晶體133。即，在TEM圖像中，可識別微晶體133的形狀，並且觀察到晶格圖像。此外，在 TEM圖像的傅立葉變換圖像中，觀察衍射圖案圖像。
另一方面，如圖5(a)所示，在退火溫度Ta為360°C的TEM圖像中，在半導體層130 中沒有清楚地觀察到微晶體。
如圖5(b)所示，對半導體層130的TEM圖像的部分區域(傅立葉變換區域Al和傅立葉變換區域Bi)執行傅立葉變換。
如圖5(c)所示，在通過對該TEM圖像的傅立葉變換區域Al和傅立葉變換區域Bl 分別進行傅立葉變換獲得的傅立葉變換圖像Alf和傅立葉變換圖像Blf中，沒有清楚地觀察到衍射圖案圖像。然而，觀察到基於周期性的亮點。
具體而言，如圖6 (a)所示，在傅立葉變換圖像Alf中，除了位於中心的亮點AfO，在關於亮點AfO點對稱的位置處觀察到亮點Afl和Af2。這些亮點Afl和Af2是由於基於傅立葉變換區域Al的內部周期性的衍射現象產生的圖像。
如圖6(b)所示，同樣在傅立葉變換圖像Blf中，在關於亮點BfO點對稱的位置處觀察到亮點Bfl和Bf2。這些亮點Bfl和Bf2也是由於基於傅立葉變換區域Bl的內部周期性的衍射現象產生的圖像。
因此，在360°C的退火溫度Ta，在TEM圖像中無法識別微晶體133的清楚形狀，並且沒有觀察到晶格圖像。然而，在TEM圖像的傅立葉變換圖像中，觀察到基於周期性的亮點 Afl和Af2以及亮點Bfl和Bf2。由此，可以確定，在半導體層130中形成具有周期性的微晶體133。
另一方面，雖然未示出，但是在其中退火溫度Ta為250°C的薄膜電晶體19中，在半導體層130的TEM圖像中沒有識別出微晶體，並且沒有觀察到晶格圖像。此外，在TEM圖像的傅立葉變換圖像中，也沒有觀察到基於周期性的亮點。
S卩，考慮如下。在250°C的較低退火溫度Ta下，不形成微晶體。在360°C的退火溫度下，雖然在很小的區域中，但是形成其中具有周期性的微晶體133。隨著退火溫度Ta的升高，微晶體133的大小增大。在400°C的退火溫度Ta下，微晶體133生長到在TEM圖像中可觀察到微晶體133的大小。
鑑於當前觀察手段(TEM)的性能，考慮如下。半導體層130包括相對重的原子(如 In).因此，微晶體133包括具有約為五個或更多周期的周期性的金屬元素的排列。當微晶體133中的晶軸與觀察方向軸一致時，在TEM圖像的傅立葉變換圖像中觀察到亮點。
半導體層130的InGaZnO膜130a可近似正方形(立方體)。之後，可估計具有五個周期的晶體的大小約為1. 5nm。因此，可以確定，其中退火溫度Ta為360°C和400°C的薄膜電晶體IOa和IOb中的半導體層130包括大小為1. 5nm或更大的微晶體133。
如圖7 (d)所示，在退火溫度Ta為400°C的情況下，相對清楚地觀察到微晶體133 的圖像。在半導體層130中，其中基本上均質的每個區域對應於微晶體133。微晶體133的大小可從圖7(d)所示的TEM圖像估計。之後，觀察到的微晶體133的大小為5nm或更小。
在TEM圖像中，其中基本上均質的區域的面積的平方根被定義為微晶體133的粒子直徑。然後，為粒子直徑為2nm或更大的微晶體133確定平均粒子直徑。S卩，在TEM圖像中，可相對清楚地識別大小為2nm或更大的微晶體133的形狀。因此，為大小為2nm或更大的這種微晶體133測量粒子直徑，並且將其平均值用作微晶體133的平均粒子直徑。在退火溫度iTa為400°C的情況下，微晶體133的平均粒子直徑為3. 5nm。
即，在對應於該實施例的退火溫度Ta為300-400°C的範圍中，在半導體層130中形成具有原子排列周期性的微晶體133。微晶體133的平均粒子直徑為3. 5nm或更小。
在此，如果退火溫度Ta高於400°C，則使微晶體133的平均粒子直徑大於退火溫度 Ta為400°C的情況下的平均粒子直徑。之後，在多個微晶體133中，使粒子直徑為2nm或更大的微晶體133的平均粒子直徑大於3. 5nm。
因此，在較低退火溫度Ta的情況下(例如在第一溫度範圍TRl中)，InGaZnO膜 130a(半導體層130)是非晶態的膜，或者即使具有晶體結構(周期性)，也是包括粒子直徑小於1. 5nm的微晶體的膜。
在較高退火溫度Ta情況下(例如在第二溫度範圍TR2和第三溫度範圍TR3中)， InGaZnO膜130a的晶體生長成使InGaZnO膜130a包括粒子直徑為1. 5nm或更大的微晶體 133。
因此，隨著退火溫度Ta的升高，形成微晶體133，並且微晶體133的粒子直徑增大。 該現象與薄膜電晶體的特性相關。例如，可以推測，在遷移率μ隨著退火溫度Ta的升高而急劇增大的溫度下，將促進微晶體133的形成，並且促進微晶體133的粒子直徑的增大。
如上所述，在退火溫度Ta從280°C增大到300°C時，遷移率μ不連續地且急劇地增大。在退火溫度Ta從250°C增大到280°C時，閾值電壓Vth不連續地且急劇地減小。因此，可以估計，當退火溫度Ta在約^(TC至300°C的範圍內時，開始促進半導體層130中微晶體133的生長。
當退火溫度Ta在第二溫度範圍TR2 (高於或等於300°C且低於400°C，更具體而言，高於或等於300°C且低於或等於380°C)內時，在半導體層130的TEM圖像中，沒有觀察到晶格圖像。在TEM圖像的傅立葉變換圖像中，觀察到基於微晶體133的周期性的亮點。因此，可以確定，半導體層包括微晶體130。
當退火溫度Ta相對較高(例如在第三溫度範圍TR3中)時，在半導體層130的 TEM圖像中，觀察到晶格圖像。在TEM圖像的傅立葉變換圖像中，觀察到基於微晶體133的內部周期性的清楚的衍射圖案圖像。
如圖4(a)所示，在300°C或更高的退火溫度Ta下，遷移率μ從較低的第一溫度範圍TRl中的遷移率不連續地且急劇地增大。因此，可以確定，在300°C或更高時存在微晶體 133。此外，更可靠地，可以確定，在320°C或更高的退火溫度下，存在微晶體133。
因此，退火溫度Ta優選為320°C或更高。這可增加遷移率μ。
S卩，當退火溫度Ta為第二溫度範圍TR2中的高於或等於至少320°C且低於400°C 的溫度時，在TEM圖像中，在半導體層130中沒有觀察到晶格圖像。然而，在TEM圖像的傅立葉變換圖像中，觀察到基於微晶體133的周期性的亮點。因此，可以確定，半導體層包括微晶體130。
此外，如上所述，在退火溫度Ta為400°C的情況下，雖然遷移率μ增大，但是閾值電壓Vth顯著減小並變成負極性。閾值電壓Vth如此減小的原因推測如下。作為退火溫度 Ta增大的結果，微晶體133變大。因此，在半導體層130與半導體層130之上和之下的柵絕緣膜120和溝道保護層140的界面處發生氧空位。氧空位還發生在微晶體133之間的晶界處。由於該氧空位引起的施主能級導致閾值電壓Vth減小。
在將薄膜電晶體應用於例如液晶顯示設備和有機EL顯示設備的情況下，遷移率 μ優選較大。然而，在電路構造的限制下，閾值電壓Vth約為0-3V。具體而言，在除了用於切換顯示設備的像素之外將薄膜電晶體用於驅動電路中的情況下，閾值電壓Vth優選為正值。
因此，更優選地，退火溫度Ta小於400°C (如380°C或更低)。即，以下條件是更優選的。半導體層130中的微晶體133相對較小。在TEM圖像中，在半導體層130中沒有觀察到晶格圖像。然而，在TEM圖像的傅立葉變換圖像中，觀察到基於微晶體133的周期性的亮點。在該條件下，在多個微晶體133中，粒子直徑為2nm或更大的微晶體133的平均粒子直徑小於3. 5nm。
因此，閾值電壓Vth可被設置為正值。在例如將薄膜電晶體應用於顯示設備等的情況下，簡化了電路構造。此外，薄膜電晶體還可應用於除了像素之外的驅動電路。這便於實現具有較高集成度和較高可靠性的顯示設備。
InGaZnO膜130a的固相微結晶化與膜中的含氧量相關。即，如果氧空位的量較大， 則微結晶化從較低溫度開始。然而，如果氧空位的量相當大，則膜的電阻減小。這使得難以獲得較佳的電流-電壓特性。
相反，在根據該實施例的薄膜電晶體10、10a和IOb中，半導體層130(InGaZn0膜 130a)被溝道保護層140 (SiO2膜140a)覆蓋，並且在此狀態下執行退火。這抑制了上述的顯著氧脫附。因此，使在半導體層130中形成具有適當粒子直徑的微晶體133與較佳的電流-電壓特性相兼容。
此外，參考比較示例描述根據該實施例的薄膜電晶體IOa的操作可靠性。
圖9是示出根據本發明第一實施例的薄膜電晶體的特性的曲線圖。
具體而言，該圖示出根據該實施例的薄膜電晶體IOa和比較示例的薄膜電晶體19 的在高溫壽命測試下施加的電偏壓的結果。該高溫工作壽命測試是偏壓/溫度應力測試。 在80°C的溫度下，向薄膜電晶體連續施加Vg= 15V且Vd = OV的電壓應力。評估從薄膜電晶體的閾值電壓Vth的初始值的偏移量(閾值電壓偏移AVth)。在該圖中，水平軸表示偏10/22 頁壓施加的經過時間tl。垂直軸表示閾值電壓偏移AVth。
如圖9所示，在其中退火溫度Ta為250°C的比較示例的薄膜電晶體19中，對於 10000秒的經過時間tl，閾值電壓偏移AVth約為2. IV。因此，隨著偏壓施加的時間tl的流逝，閾值電壓Vth顯著偏移。相反，在退火溫度Ta為360°C時包括微晶體133的根據該實施例的薄膜電晶體IOa中，對於10000秒的經過時間tl，閾值電壓偏移AVth為非常小的0.33V。
因此，根據該實施例的薄膜電晶體在偏壓/溫度應力測試中呈現較佳結果。其原因如下。通過使用適當退火溫度Ta，在半導體層130中形成微晶體133。因此，半導體層 130從非晶態變成結晶態。這改進了對電壓應力的容限。
現在描述半導體層130中微晶體133的散布狀態。
圖10是示出薄膜電晶體中的半導體層的構造的示意圖。
具體而言，圖10 (a)、10(b)和10(c)分別示出上述薄膜電晶體10a、IOb和19中的半導體層130的構造的模型。圖10(d)示出替換比較示例的薄膜電晶體19a中的半導體層 130的構造的模型。
如圖10(a)所示，在退火溫度Ta為360°C的根據實施例的薄膜電晶體IOa的半導體層130中，具有較小粒子直徑的微晶體133散布在X、Y和Z軸方向。粒子直徑超過2nm 的微晶體133的數量很小(粒子直徑為2nm或更大的微晶體的平均粒子直徑小於3. 5nm)。 在此，微晶體133周圍的區域134是粒子直徑主要為1. 5-2nm的微晶體的集合。該區域的一部分可以為非晶態。
如圖10(b)所示，在退火溫度Ta為400°C的根據實施例的薄膜電晶體IOb的半導體層130中，具有較大粒子直徑的微晶體133散布在X、Y和Z軸方向。微晶體133的平均粒子直徑為3. 5nm。在此，同樣在此情況下，微晶體133周圍的區域134是粒子直徑主要為1.5-2nm的微晶體的集合。該區域的一部分可以為非晶態。
在根據該實施例的薄膜電晶體IOa和IOb中，微晶體133三維地散布在半導體層 130中。因此，可獲得期望電流-電壓特性。因此，可實現具有高遷移率和較佳特性的薄膜電晶體。
如圖10(c)所示，在退火溫度Ta為250°C的比較示例的薄膜電晶體19的半導體層 130中，不形成微晶體133。半導體層130完全為非晶態。因此遷移率μ低。
如圖10(d)所示，在替換比較示例的薄膜電晶體19a的半導體層130中，形成柱狀晶粒136。柱狀晶粒136例如從半導體層130下方的柵絕緣膜120向半導體層130的內部生長。這種柱狀晶粒136在半導體層130的金屬氧化物的晶體生長相對容易的情況下形成。這種晶粒136具有平行於Z軸方向的軸。晶粒136在X-Y平面中二維地排列，並且沒有三維地散布在半導體層130中。因此，例如電阻在Z軸方向過低。因此，無法獲得期望電流-電壓特性。
因此，在根據該實施例的薄膜電晶體中，半導體層130優選包括三維地散布在半導體層130中並具有原子排列周期性的多個微晶體133。
在基於InGaZnO膜130a的薄膜電晶體中，例如在形成源電極181和漏電極182之後，以300°C或更高的高溫執行退火。之後，氧可從InGaZnO膜130a向源電極181和漏電極 182遷移。13
例如，同樣在Mo膜或Ti膜用作源電極181和漏電極182的阻擋層金屬的情況下， 氧從InGaZnO膜130a向源電極181和漏電極182遷移。因此，薄膜電晶體的電流-電壓特性可呈現特性劣化，如閾值電壓Vth的負偏移。
因此，用於在半導體層130中形成微晶體133的上述退火處理優選在InGaZnO膜 130a不與源電極181和漏電極182接觸的狀態下執行。
S卩，如參考圖2(c)至2(e)所描述的，用於在^ifeaiO膜130a中形成微晶體133的退火處理(圖2(c)所示的處理)優選在形成構成源電極181和漏電極182的膜(圖2(e) 所示的步驟)之前執行。
圖11是示出根據本發明第一實施例的替換薄膜電晶體的構造的示意圖。
具體而言，圖11(b)是示意平面圖，而圖11(a)是沿圖11(b)的線B-B』所取的截面圖。
如圖11 (a)和11 (b)所示，根據該實施例的替換薄膜電晶體11也包括柵電極110， 面對柵電極110設置的半導體層130，設置在柵電極110和半導體層130之間的柵絕緣膜 120，以及電連接到半導體層130並彼此分隔開的源電極181和漏電極182。
半導體層130包括含有鎵和鋅中的至少一種以及銦的氧化物。半導體層130包括三維地散布在半導體層130中並具有原子排列周期性的多個微晶體。
在薄膜電晶體11中，在Z軸方向觀看的溝道保護層140的平面圖案形狀是覆蓋橫越柵電極110的半導體層130邊緣的圖案形狀。即，溝道保護層140覆蓋半導體層130在 Y軸方向的邊緣。
可通過部分修改上述製造薄膜電晶體10的方法來製造如此構造的薄膜電晶體 11。
圖12是示出製造根據本發明第一實施例的替換薄膜電晶體的方法的順序示意截面圖。
在這些圖中，左部對應於TFT區域TFR，而右部對應於連接部分區域CPR。
首先，如圖12(a)所示，類似於參考圖2 (a)所述的方法，在襯底105的主表面10 上，形成構成柵電極110的Al膜IlOa和Mo膜110b，並將其處理成指定圖案形狀。在連接部分區域CPR中，也將構成連接部分115的一部分的Al膜IlOa和Mo膜IlOb處理成指定圖案形狀。
接著，如圖12(b)所示，類似於參考圖2(b)所描述的，形成構成柵絕緣膜120的 SiO2膜120a。此時的膜形成溫度優選為例如300°C或更高。此外，在SW2膜120a上，形成構成半導體層130的InGaZnO膜130a至例如20nm的厚度。
之後，通過光刻和蝕刻，將hfeiZnO膜130a處理成指定圖案形狀。在此，稀草酸可用作蝕刻液。
此外，通過例如利用SiH4和N2O的PE-CVD法，使構成溝道保護層140的SW2膜 140a形成至例如200nm的厚度。此時，膜形成期間的襯底溫度設置為270°C。接著，將SW2 膜140a處理成指定圖案形狀。在此，溝道保護層140的圖案形狀被設置成覆蓋橫越柵電極 110的InGaZnO膜130a邊緣(Y軸方向的邊緣)的圖案形狀。此處，在襯底105透光的情況下，可通過使用背面曝光和掩模曝光的組合來執行SW2膜HOa的處理。對於該步驟的蝕刻，可使用利用CF4的RIE。
接著，如圖12(c)所示，在具有氮氣氣氛的退火爐中，以例如340°C的退火溫度Ta 保持工件一小時以執行退火處理。因此，在非晶態的InGaZnO膜130a中形成微晶體133。
接著，如圖12 (d)所示，通過與參考圖2 (d)所描述的方法類似的方法，在連接部分區域CPR中，選擇性地去除半導體層130和柵絕緣膜1206102膜120a)以形成用於形成連接部分115的接觸孔11證。在SW2膜120a的蝕刻中，例如可使用緩衝氫氟酸。
接著，如圖12E所示，通過與參考圖2(d)所描述方法類似的方法，形成源電極181 和漏電極182。
接著，例如，SiO2膜形成為鈍化膜。並且在其上形成SiN膜。接著，形成用於電極引出的開口。此外，為了去除過程中的損傷，例如在^KTC執行損傷去除處理約一小時。因此，完成圖11(a)和11(b)中示出的薄膜電晶體11。損傷去除處理可在氮中執行。
由於半導體層130包括微晶體133，因此薄膜電晶體11可實現高遷移率。
在此，例如，在上述鈍化膜上，可形成連接至漏電極182的像素電極。由此，製造用於TFT-LCD的有源矩陣襯底。或者，在鈍化膜上，可形成透明樹脂層或濾色層(著色層)，並且可在其上形成像素電極。
在此，如果將InGaZnO膜130a用作半導體層130的用於TFT-LCD的有源矩陣襯底的薄膜電晶體在用波長約為400nm的光照射時操作，則可能發生特性劣化。
然而，在根據該實施例的薄膜電晶體IOUOaUOb ^P 11中，在InGaZnO膜130a中形成微晶體133。這顯著改善了在用波長約為400nm的光照射時操作中的特性劣化。
此外，為了抑制該劣化，可採用減少薄膜電晶體的光照射量的構造。具體而言，在薄膜電晶體10、10a、10b和11的構造中，柵電極110用作對於來自襯底105側的光的遮光膜。由此，優選在半導體層130的上側上(在襯底105的相對側上)設置遮光層。
在有源矩陣襯底上設置濾色層的情況下，G(綠色)濾色層對於約400nm的光具有較低的透射率。由此，不管像素的顏色，優選在薄膜電晶體上設置綠色濾色層。稍後描述該構造。
上述薄膜電晶體10、10a、10b和11是底柵結構的薄膜電晶體。即，柵電極110設置在襯底105的主表面10 上。半導體層130設置在柵電極110的與襯底105相對的一側上。
在設置有溝道保護層140的情況下，溝道保護層140設置在半導體層130的與柵電極110相對的一側上。
然而，本發明不限於此，而是可以基於頂柵結構。
(第二實施例)
根據該實施例的薄膜電晶體具有頂柵結構。
圖13是示出根據本發明第二實施例的替換薄膜電晶體的構造的示意圖。
具體而言，圖13(b)是示意平面圖，而圖13(a)是沿圖13(b)的線B-B』所取的截面圖。
如圖13(a)和13(b)所示，根據本發明第二實施例的薄膜電晶體12也包括柵電極 110，面對柵電極110設置的半導體層130，設置在柵電壓110和半導體層130之間的柵絕緣膜120，以及電連接到半導體層130並彼此分隔開的源電極181和漏電極182。
在這種情況下，半導體層130設置在襯底105的主表面10 上。柵電極110設置在半導體層130的與襯底105相對的一側上。g卩，半導體層130、柵絕緣膜120和柵電極110 按該次序設置在襯底105的主表面10 上。
在此，在這種情況下的襯底105中，設置有半導體層130的一部分的表面是絕緣的。
半導體層130、絕緣膜120和柵電極110被層間絕緣膜170覆蓋。在一部分層間絕緣膜170中，設置與半導體層130連通的電極孔181h和180h。其中嵌入導電材料以形成源電極181和漏電極182。在該示例中，進一步在其上設置鈍化膜175。這可通過抑制水分等的外部影響而改進可靠性。
同樣在這種情況下，半導體層130包括含有鎵和鋅中的至少一種以及銦的氧化物。半導體層130包括三維地散布在半導體層130中並具有原子排列周期性的多個微晶體。
在電極孔181h和柵電極110之間的區域181r的半導體層130 (InGaZnO II 130a) 以及電極孔18 和柵電極110之間的區域182r的半導體層130中，將電阻設置為低於半導體層130的其它部分。由此，期望電流可在一方的源電極181和漏電極182與另一方的柵電極110之間通過。這便於實現期望操作。
圖14是示出製造根據本發明第二實施例的薄膜電晶體的方法的順序示意截面圖。
在這些圖中，左部對應於TFT區域TFR，而右部對應於連接部分區域CPR。
首先，如圖14(a)所示，在玻璃製成的襯底105的主表面10 上，通過例如反應DC 濺射法使構成半導體層130的InGaZnO膜130a形成至20nm的厚度，並將其處理成指定圖案形狀。
在此，在襯底105的主表面10 上，可形成薄的阻擋底塗層膜(未示出)，並且 InGaZnO膜130a可形成在其上。InGaZnO膜130a在平坦襯底105或平坦薄阻擋底塗層膜上的膜形成便於獲得優質的hfeaiO film膜130a。
接著，如圖14(b)所示，通過例如利用SiH4和N2O的PE-CVD法使構成柵絕緣膜120 的SW2膜120a形成至IOOnm的厚度。
此時，為了改善柵絕緣膜120的電穩定性並增強TFT的柵電壓應力容限，優選使構成柵絕緣膜120的SiO2膜120a的膜形成溫度儘可能的高。然而，通過將InGaZnO膜130a 暴露至高溫，發生表面氧的脫附，並減小InGaZnO膜130a的電阻。因此，SiO2膜120a的膜形成的有效方法是增加膜形成腔的隊0等離子體中的襯底溫度並逐漸將SiH4供應至N2O等離子體。具體而言，在SW2膜120a的膜形成的初期，SiH4/N20的氣體流速比設置為1/100 或更低。之後，即使SW2的膜形成溫度升高至350°C，也可防止InGaZnO膜130a的電阻減小。因此，可形成高可靠性的柵絕緣膜120。
取決於構成柵絕緣膜120的SW2膜120a的膜形成溫度，在SW2膜120a的膜形成期間可促進InGaZnO膜130a的結晶化，以在InGaZnO膜130a中形成微晶體133。然而， SiO2膜120a的膜形成溫度通常不足以形成微晶體133。因此，為了通過更穩定地形成期望微晶體133來獲得具有期望特性的薄膜電晶體12，優選執行在具有環境氣氛的退火爐中在例如340°C下將工件保持一小時的退火處理。之後，微晶體133可更穩定地在InGaZnO膜 130a中形成。
接著，通過濺射使構成柵電極110的Ti膜110c、Al膜IlOd和Ti膜IlOe分別形成至30nm、150nm和30nm的厚度。接著，將柵電極110和柵絕緣膜120處理成指定圖案形狀。
圖案化可使用以下方法執行。通過利用氯和三氯化硼的反應幹法蝕刻將柵電極 Iio圖案化成指定圖案形狀。接著，通過將氣體切換至C4F8，以相同圖案形狀連續蝕刻柵絕緣膜120。因此，圖案化柵絕緣膜120。
接著，如圖14(c)所示，作為層間絕緣膜170，通過例如利用TEOS的PE-CVD法使 SiO2膜171形成至350nm的厚度。
此時，SiO2膜171的膜形成溫度可設置為例如230°C。這可減小電極孔181h和柵電極Iio之間的區域181r以及電極孔18 和柵電極110之間的區域182r的電阻。此時 TEOS與氧氣的氣體比是7 500。
或者，可通過利用SiH4和N2O的PE-CVD法沉積SW2膜171。在這種情況下，SiH4 和N2O的氣體比是例如5 300。
接著，通過光刻，在InGaZnO膜130a上形成用於源電極181和漏電極182的電極孔181h和18池。對於該處理，例如可使用利用CHF3的反應離子蝕刻。此時，在連接部分區域CPR，在層間絕緣膜1706102膜171)中形成與連接部分115連通的接觸孔170h。
接著，如圖14(d)所示，使構成源電極181和漏電極182的Ti膜164、A1膜165和 Ti膜166分別形成至例如30nm、200nm和30nm的膜厚度。將該層疊膜嵌入電極孔181h和 182h以及接觸孔170h中。之後，將該層疊膜處理成指定圖案形狀。在該處理中，類似於柵電極110的處理，可使用利用氯和三氯化硼的反應幹法蝕刻。
如圖14(e)所示，進一步在其上，通過PE-CVD使構成鈍化膜175的SiN膜形成至例如200nm的厚度。之後，形成用於例如電極引出的開口 175。接著，為了去除過程中的設備損傷，在氮氣氣氛中在260°C執行損傷去除處理約一小時。由此，可製造圖13(a)和13(b) 中所示的薄膜電晶體12。
在薄膜電晶體12中，半導體層130包括三維地散布在半導體層130中並具有原子排列周期性的多個微晶體133。由此，可實現高遷移率。此外，採用頂柵結構。此外，設置鈍化膜175。因此，半導體層130被有效地保護。因此，可改善長期可靠性。
用於鈍化膜175的SiN膜具有如下性質含有相對較大量氫的膜具有較高的阻水能力。為了改進阻水能力，可將含有相對較大量氫的SiN膜用於鈍化膜175。在這種情況下，例如，通過用於去除由於紫外輻射等引起的設備損傷的退火，鈍化膜175中的氫可擴散至柵電極110下方的溝道部分(半導體層130)內。這可減小薄膜電晶體12的閾值電壓 Vth0然而，在這種情況下，如在根據該實施例的薄膜電晶體12中，柵電極110可基於其中插入Ti膜164、A1膜165和Ti膜166的構造。該構造對於抑制氫擴散高度有效。因此，可抑制閾值電壓Vth的減小。
(第三實施例)
本發明的第三實施例涉及基於根據本發明實施例的薄膜電晶體的有源矩陣顯示設備。以下，作為示例，描述基於根據第一實施例的薄膜電晶體10的有源矩陣液晶顯示設備。
圖15是示出根據本發明第三實施例的有源矩陣顯示設備的主要構造的示意圖。
具體而言，圖15(a)是示出根據該實施例的有源矩陣顯示設備30的兩個像素的構造的示意平面圖。圖15(b)是沿圖15(a)的線C-C』所取的截面圖。在此，圖15(b)的示圖相對於圖15(a)放大。
如圖15(a)和15(b)所示，有源矩陣顯示設備30包括以矩陣構造排列的多個薄膜電晶體10，連接至每個薄膜電晶體10的柵電極110的掃描線210，連接至每個薄膜電晶體 10的源電極181的信號線220，連接至每個薄膜電晶體10的漏電極182的像素電極190，以及響應於施加至像素電極190的電信號改變其光學特性的光學元件300(在這種情況下為液晶層301)。
液晶層301設置在像素電極190和面對像素電極190設置的對向襯底305的對向電極310之間。
S卩，薄膜電晶體10、掃描線210、信號線220和像素電極190設置在有源矩陣襯底 106(襯底105)的主表面150a上。面對有源矩陣襯底106，放置包括對向電極310的對向襯底305。液晶層301設置在像素電極190和對向電極310之間。
在上文中，源電極181和漏電極182可互換。
圖15(a)和15(b)所示的有源矩陣顯示設備30還包括平行於掃描線210設置的輔助電容器線230，以及連接至輔助電容器線230的輔助電容器電極M0。
在薄膜電晶體10上設置鈍化膜175。在鈍化膜175中設置像素開口 175ο。在像素開口 175ο中暴露像素電極190。在此，在圖15(a)中，省略鈍化膜175，並且鈍化膜175 的像素開口 175ο示為實線。
像素電極190由通過減小構成半導體層130的InGaZnO膜130a的電阻獲得的膜製成。
雖然未示出，例如，液晶層301的取向膜設置在像素電極190和對向電極310的表面上。此外，設置兩個偏振板以夾持有源矩陣襯底106和對向襯底105。按照需要，將相差板設置在偏振板與有源矩陣襯底106和對向襯底105中的每一個之間。此外，按照需要，可設置背光。
光學元件300不限於液晶層301。例如，光學元件300可以是響應於電信號發光的元件，如有機EL層。S卩，光學元件300執行響應於電信號改變其光學特性和發光中的至少一個。
圖16是示出根據本發明第三實施例的有源矩陣顯示設備的等效電路的電路圖。
如圖16所示，在根據本發明第三實施例的有源矩陣顯示設備30的一個單元中，用作光學元件300的液晶層301是夾在像素電極190和對向電極310之間的電負載。電負載與由輔助電容電極240形成的輔助電容Cs並聯。這些經由薄膜電晶體10連接到信號線 220。通過掃描線210，薄膜電晶體10的柵電極110順序導通/截止以將期望電荷寫入液晶層301。因此，有源矩陣顯示設備30執行顯示操作。
在有源矩陣顯示設備30中，薄膜電晶體10的半導體層130包括微晶體133。因此，有源矩陣顯示設備30具有高電流驅動性能並且能夠實現高顯示性能。此外，設置鈍化膜175。因此，長期可靠性高。
在以上描述中，薄膜電晶體10用作示例。然而，可使用根據本發明實施例的任何薄膜電晶體及其變型。
圖17是示出根據本發明第三實施例的替換有源矩陣顯示設備的主要構造的示意18圖。
具體而言，圖17(a)是示出根據該實施例的替換有源矩陣顯示設備30a的主要構造的示意平面圖。圖17(b)是沿圖17(a)的線D-D』所取的截面圖。
如圖17(a)和17(b)所示，有源矩陣顯示設備30a也包括薄膜電晶體13、掃描線 210、信號線220、像素電極190和光學元件300 (在這種情況下為液晶層301)。
如圖17(a)所示，在該薄膜電晶體13中，在柵絕緣膜120上，設置源電極181和漏電極182。進一步在其上，設置構成半導體層130的InGaZnO膜130a。進一步在其上，設置溝道保護層141。該溝道保護層141由氧化矽膜製成。
在此，在圖17(a)中，省略溝道保護層141，並且溝道保護層141的像素開口 141ο 示為實線。溝道保護層141也用作鈍化膜。
雖然未示出，但是在溝道保護層141上，可進一步設置由例如SiN製成的鈍化膜 175。在這種情況下，像素開口設置在鈍化膜175中以暴露像素電極190。
薄膜電晶體13還具有高遷移率，因為半導體層130包括三維地散布在半導體層 130中並具有原子排列周期性的多個微晶體133。因此，有源矩陣顯示設備30a具有高電流驅動特性並且能夠實現高顯示性能。
以下，描述用於製造薄膜電晶體13和如此構造的有源矩陣顯示設備30a的示例方法。
圖18是示出製造根據本發明第三實施例的薄膜電晶體和有源矩陣顯示設備的方法的順序示意截面圖。
在這些圖中，左部對應於TFT區域TFR，右部對應於連接部分區域CPR，並且中部對應於其中形成像素電極190的像素區域PPR。
首先，如圖18(a)所示，類似於參考圖2 (a)所述的方法，在襯底105的主表面10 上，形成構成柵電極110的Al膜IlOa和Mo膜110b，並將其處理成指定圖案形狀。在連接部分區域CPR中，也將構成連接部分115的一部分的Al膜IlOa和Mo膜IlOb處理成指定圖案形狀。
接著，如圖18(b)所示，類似於參考圖2(b)所描述的，形成構成柵絕緣膜120的 SiO2膜120a。此時的膜形成溫度優選為例如300°C或更高。
接著，如圖18(c)所示，進一步在SiO2膜120a上，通過濺射法使構成信號線120 以及源電極181和漏電極180的Mo膜161、Al膜162和Mo膜163分別形成至例如30nm、 200nm和50nm的厚度，並用磷酸、醋酸和硝酸的混合酸將其處理成指定圖案形狀。
接著，如圖18(d)所示，通過例如反應DC濺射法使構成半導體層130和像素電極 190的InGaZnO膜130a形成至例如30nm的厚度。此時，所用的靶的組分比按照h Ga Zn 的原子比是例如1 1 1。
在此，根據關於InGaZnO膜130a(半導體層130)的厚度與TFT特性之間的關係的實驗結果，InGaZnO膜130a的厚度優選為10-30nm。
為了避免源電極181和漏電極182邊緣處InGaZnO膜130a的分段不連續，Mo膜 161、Al膜162和Mo膜163的上述處理基於錐形蝕刻，以使源電極181和漏電極182的邊緣部分是斜面。
之後，通過光刻和蝕刻，將InGaZnO膜130a處理成半導體層130和像素電極190的島狀圖案形狀。在此，稀草酸可用作蝕刻液。
接著，如圖18 (e)所示，通過例如利用SiH4和隊0的PE-CVD法，使構成溝道保護層 141的SiO2膜141a形成至例如200nm的厚度。此時，SiO2膜141a的膜形成期間的襯底105 的溫度設置為270°C。在膜形成腔的N2O等離子體中襯底105的溫度升高，並且SiH4氣體逐漸供應至N2O等離子體。在S^2膜Hla的膜形成的初期，SiH4/N20的氣體流速比設置為 1/100或更低。因此，在與hfeiZnO膜130a接觸的SiO2膜141a的下部充分地供應氧。這可抑制氧從InGaZnO膜130a的表面脫附並實現較佳特性。
接著，在具有環境氣氛的退火爐中，在例如340°C的退火溫度Ta下執行保持工件一小時的退火處理，以促進非晶態的InGaZnO膜130a結晶化。因此，在半導體層130中形成微晶體133。
在該示例中，在hfeiZnO膜130a與源電極181和漏電極182接觸的狀態下執行退火。因此，退火溫度設置為較低溫度，以使微晶體133可形成。在用於源電極181和漏電極 182的材料是Ti、Al和Ti的情況下，Ti容易從InGaZnO膜130a中奪取氧。因此，用於源電極181和漏電極182的材料優選為Mo、Al和Mo的構造。
按照需要，為了防止水分等進入，可通過例如PE-CVD形成SiN膜作為鈍化膜達到例如50nm的厚度。在這種情況下，適當襯底溫度為約260°C。
接著，為了電極引出，去除對應於連接部分115的部分中的SiO2膜141a和像素電極190以上的部分中的SiA膜141a。
通過去除Si02膜141a而暴露的hfeiZnO膜130a的電阻非常高，例如薄層電阻為 1ΜΩ/ □或更大。然而，可通過例如利用還原等離子體(如氫等離子體)的處理來減小該電阻。例如，薄層電阻可減小至IOkQ/ □或更小。
接著，為了去除過程中的設備損傷，例如，在氮氣氣氛中在^KTC執行損傷去除處理約一小時。由此，可形成圖17(a)和17(b)所示的薄膜電晶體13和有源矩陣襯底106。
接著，有源矩陣襯底106和包括例如濾色片的對向襯底305面向彼此放置。液晶層301通過滴落法或注入法放置在它們之間。按照需要，放置偏振板和相差板。此外，連接指定驅動電路。按照需要，放置背光。由此，可製造圖17(a)和17(b)所示的有源矩陣顯示設備30a。
圖19是示出根據本發明第三實施例的替換有源矩陣顯示設備的主要構造的示意圖。
具體而言，圖19(a)是示出根據該實施例的替換有源矩陣顯示設備30b的紅色像素的構造的示意平面圖。圖19(b)是沿圖19(a)的線E-E』所取的截面圖。
如圖19(a)和19(b)所示，在根據該實施例的替換有源矩陣顯示設備30b中，著色層330設置在薄膜電晶體10上。在以下描述中，將綠色著色層、藍色著色層和紅色著色層用作著色層330。然而，本發明不限於此。例如，青色、品紅和黃色著色層可用作著色層330。
在該示例中，在有源矩陣襯底106(襯底10 上，多個薄膜電晶體10按矩陣構造排列。在其上設置綠色著色層330G。紅色著色層330R設置在對應於紅色像素電極190的部分中，並且在其上設置像素電極190。像素電極190經由紅色著色層330R中設置的接觸孔190h電連接到漏電極182。此處，綠色和藍色像素電極190中的每一個設置有對應於相關聯顏色的著色層330。
圖20是示出根據本發明第三實施例的替換有源矩陣顯示設備的著色層的構造的示意平面圖。
具體而言，這些圖示出在綠色著色層330G、藍色著色層330B和紅色著色層330R按該順序形成為著色層330的情況下在各個步驟中著色層330的狀態。圖20(a)對應於形成綠色著色層330G之後的狀態。圖20(b)對應於形成藍色著色層330B之後的狀態。圖20 (c) 對應於形成紅色著色層330R之後的狀態。
如圖20 (a)至20 (c)所示，有源矩陣襯底106設置有綠色像素陣列192G、藍色像素陣列192B和紅色像素陣列192R。在該示例中，這些像素陣列以條形構造排列。然而，本發明不限於此。像素陣列的構造是任意的。
綠色像素陣列192G、藍色像素陣列192B和紅色像素陣列192R分別設置有綠色像素191G、藍色像素191B和紅色像素191R。
如圖20(a)所示，綠色著色層330G在對應於綠色像素191G的部分中且在所有顏色像素的薄膜電晶體10 (綠色像素薄膜電晶體10G、藍色像素薄膜電晶體IOB和紅色像素薄膜電晶體10R)上形成。
如圖20(b)所示，藍色著色層330B設置在對應於藍色像素191B的部分中且在藍色像素薄膜電晶體IOB上。
如圖20(c)所示，紅色著色層330R設置在對應於紅色像素191R的部分中且在綠色像素薄膜電晶體IOG和紅色像素薄膜電晶體IOR上。
在綠色著色層330G、藍色著色層330B和紅色著色層330R中的每一個中，設置用於在像素電極190和漏電極182之間進行連接的接觸孔190h。
由此，在該示例中，在三個著色層中，對於約400nm的光具有最低透射率的綠色著色層330G層疊在薄膜電晶體10上。這可遮蔽薄膜電晶體10的半導體層130上波長約為 400nm的光的入射。因此，在用波長約為400nm的光照射有源矩陣襯底106時，可進一步改善薄膜電晶體10的操作的特性劣化。
在上述示例中，在薄膜電晶體10上形成綠色著色層330G和紅色著色層330R的層疊膜。然而，本發明不限於此，只要在薄膜電晶體10上形成對於約400nm的光具有最低透射率的著色層。在將層疊結構用於設置在薄膜電晶體上的著色層330(遮光層)的情況下， 優選使薄膜電晶體上的著色層330的厚度在各像素之間儘可能均勻，以與對向襯底305和設置有薄膜電晶體的有源矩陣襯底106之間的間隔匹配。例如，綠色著色層330G、藍色著色層330B和紅色著色層330R這三個層可層疊在綠色像素薄膜電晶體10G、藍色像素薄膜電晶體IOB和紅色像素薄膜電晶體IOR上。這進一步改進了遮光能力。
形成綠色著色層330G、藍色著色層330B和紅色著色層330R的順序是任意的。
綠色著色層330G、藍色著色層330B和紅色著色層330R可由具有相應顏色的彩色抗蝕劑製成。或者，可設置具有相應顏色的樹脂層，並通過使用另一抗蝕劑將其處理成指定圖案形狀。此外，黑色抗蝕劑可用作設置在薄膜電晶體上的遮光層。
(第四實施例)
根據本發明第四實施例的有源矩陣顯示設備是基於根據本發明諸實施例的薄膜電晶體之一的有源矩陣有機EL(電致發光)顯示設備。
圖21是示出根據本發明第四實施例的有源矩陣顯示設備的等效電路的電路圖。
圖21 (a)和21 (b)示出基於有機EL的兩種有源矩陣顯示設備60和61的示例等效電路。
如圖21 (a)所示，根據該實施例的有源矩陣顯示設備60包括用於像素選擇的第一電晶體Trl和連接至電源線320並驅動有機EL層302的像素驅動電晶體DTr。對於這些第一電晶體Trl和像素驅動電晶體DTr，可使用根據上述實施例的薄膜電晶體。
如圖21 (b)所示，根據該實施例的替換有源矩陣顯示設備61包括用於像素選擇的第一至第四電晶體Trl_Tr4，以及像素驅動電晶體DTr。第二電晶體Tr2的柵極連接至第η 掃描線210η。第一電晶體Trl和第四電晶體Tr4的柵極連接至第(n_l)掃描線210^。對於這些第一至第四電晶體Trl_Tr4和像素驅動電晶體DTr，可使用根據上述實施例的任何薄膜電晶體。
這些有源矩陣顯示設備60和61還包括以矩陣構造排列的多個薄膜電晶體10，連接至每個薄膜電晶體10的柵電極110的掃描線210，連接至每個薄膜電晶體10的源電極 181的信號線220，連接至每個薄膜電晶體10的漏電極182的像素電極190，以及響應於施加至像素電極190的電信號改變其光學特性的光學元件300(在這種情況下為有機EL層 302)。
這些有源矩陣顯示設備60和61基於根據本發明實施例的薄膜電晶體。由此，可實現高遷移率。因此，可提供具有高顯示性能、高可靠性和高生產率的有源矩陣顯示設備。
(第五實施例)
根據本發明第五實施例的用於製造薄膜電晶體的方法是一種製造薄膜電晶體的方法，該薄膜電晶體包括柵電極110、面對柵電極110設置並包括含有鎵和鋅中的至少一種以及銦的氧化物的半導體層130，設置在柵電極110和半導體層130之間的柵絕緣膜120， 以及電連接到半導體層130並彼此分隔開的源電極181和漏電極182。半導體層130包括三維散布的並具有原子排列周期性的多個微晶體133。
圖22是示出根據本發明第五實施例的製造薄膜電晶體的方法的流程圖。
如圖22所示，根據該實施例的製造薄膜電晶體的方法包括形成柵電極110、柵絕緣膜120以及含有鎵和鋅中的至少一種以及銦的氧化物膜(InGaZnO膜130a)的層疊膜的步驟(步驟S110)，通過在高於或等於320°C且低於或等於380°C的溫度下在氧氣氣氛中對層疊膜進行熱處理(退火處理)在氧化物膜中形成微晶體133的步驟(步驟S120)，以及形成源電極181和漏電極182以連接至氧化物膜的步驟(步驟S130)。
以上形成層疊膜的步驟(步驟S110)包括在襯底105的主表面10 上形成氧化物膜，在氧化物膜上形成由氧化矽膜製成的柵絕緣膜120，以及在柵絕緣膜120上形成柵電極110，以使氧化物膜被柵絕緣膜120覆蓋的步驟(例如，參考圖14(a)和14(b)描述的步驟)，或者在襯底105的主表面10 上形成柵電極110，在柵電極110上形成柵絕緣膜 120，在柵絕緣膜120上形成氧化物膜，以及在氧化物膜上形成由氧化矽膜製成的溝道保護層140(或溝道保護層141)，以使氧化物膜被溝道保護層覆蓋的步驟(例如，參考圖2(a)和 2(b)描述的步驟，或者參考圖18(a)至18(e)描述的步驟)。
以上形成微晶體133的步驟(步驟S120)在氧化物膜被構成柵絕緣膜120和溝道保護層140(或溝道保護層141)的氧化矽膜覆蓋的狀態下執行。即，作為步驟S120，例如執行參考圖14(b)描述的步驟，參考圖2(c)描述的步驟，或者參考圖18(e)描述的步驟。
因此，在構成半導體層130的氧化物膜(InGaZnO膜130a)被構成柵絕緣膜120和溝道保護層140(或溝道保護層141)的氧化矽膜覆蓋的狀態下在高於或等於320°C且低於或等於380°C的溫度下對層疊膜進行熱處理。這可在氧化物膜中形成具有期望大小的微晶體133，且不造成氧化物膜中的氧空位。因此，可製造基於氧化物半導體的高遷移率的薄膜電晶體。
如上所述，在形成源電極181和漏電極182之後，如果在300°C或更高的高溫下執行熱處理，氧可從InGaZnO膜130a向源電極181和漏電極182遷移。這可導致特性劣化， 如閾值電壓Vth的負偏移。因此，上述熱處理優選在不與源電極181和漏電極182接觸的狀態下執行。即，步驟S120優選在步驟S130之前執行。因此，可製造具有更穩定特性的薄膜電晶體。
此外，例如，構成溝道保護層140 (或溝道保護層141)的SW2膜140a (或SW2膜 141a)優選通過其中襯底溫度為230°C或更高的PE-CVD法形成。如果構成溝道保護層140 的SW2膜HOa的膜形成期間的襯底溫度低於230°C，則除了矽和氧以外，原料氣體產生的元素(如氫和可能存在的碳)將留在膜中。這可能導致絕緣膜在化學上和電氣上變弱。然而，通過將襯底溫度設置為230°C或更高，可實現在化學上和電氣上強的絕緣膜。
如果大量氫留在SW2膜HOa中，則通過後續的退火步驟，氫將擴散至InGaZnO膜 130a中並減小溝道層的電阻。此外，在膜中含有大量氫的SiO2膜中，氫所在的位點起電荷阱的作用。這改變薄膜電晶體的背溝道的電場並造成薄膜電晶體的可靠性劣化。
作為膜形成方法，可採用PE-CVD法，而不是濺射法。因此，可形成具有較佳覆蓋和均勻結構的S^2膜HOa。這可改進氣體阻擋性能。
已參考諸示例描述了本發明的實施例。然而，本發明不限於這些示例。例如，各個組件(如構成薄膜電晶體的襯底、柵電極、柵絕緣膜、半導體層、源電極、漏電極、溝道保護層、鈍化膜和著色層)的任何具體構造都包含在本發明的範圍內，只要本領域的技術人員可通過從公知的構造中適當地選擇這種構造以類似地實踐本發明並實現類似效果。
此外，在含有本發明主旨的程度上，在技術可行性的程度內具體示例的任何兩個或更多個組件可組合在一起，並且被包括在本發明的範圍內。
此外，本領域的技術人員可適當地修改並實現以上本發明諸實施例中描述的薄膜電晶體。如此修改的所有薄膜電晶體也包含在本發明的範圍內，只要它們落在本發明的精神中。
在本發明精神範圍內，本領域技術人員可構想各種其他變體和修改，並且應當理解，這些改變和修改也涵蓋在本發明範圍內。
[工業實用性]
根據本發明，提供基於氧化物半導體的高遷移率的薄膜電晶體及其製造方法。
[附圖標記列表]
10，10a, IOb, 11，12，13，19，19a 薄膜電晶體
IOB藍色像素薄膜電晶體
IOG綠色像素薄膜電晶體
IOR紅色像素薄膜電晶體
30，30a，30b，60，61有源矩陣顯示設備
05襯底
05a主表面
06有源矩陣襯底
10柵電極
IOa Al 膜
IOb Mo 膜
IOc Ti 膜
IOd Al 膜
IOe Ti 膜
15連接部分
15h接觸孔
20柵絕緣膜
20a Si02 膜
30半導體層
30a氧化物膜(InGaZnO膜)
33微晶體
34區域
35邊界
36晶粒
40，141溝道保護層
40a,141a SiO2 膜
41ο像素開口
6 IMo 膜
62Α1 膜
63Μο 膜
64Τ 膜
65Α1 膜
66Τ 膜
70層間絕緣膜
70h接觸孔
71Si02 膜
75鈍化膜
75h 開口
75ο像素開口
81源電極
8 Ih電極孔
81r區域
82漏區
82h電極孔190像素電極190h接觸孔191B藍色像素19IG綠色像素19IR紅色像素192B藍色像素陣列192G綠色像素陣列192R紅色像素陣列210, 210η, 210n-l 掃描線220信號線230輔助電容器線240輔助電容器電極300光學元件301液晶層302有機EL層305對向襯底310對向電極320電源線330著色層330Β藍色著色層330G綠色著色層330R紅色著色層Al，Bi，Cl，Dl傅立葉變換區域Alf, Blf, Clf, Dlf傅立葉變換圖像AfO-Af2, BfO-Bf2, CfO-Cf4, DfO-DfO 亮點CPR連接部分區域Cs輔助電容DTr電晶體Id漏電流PPR像素區域Ta退火溫度TFR TFT區域TR1-TR3第一至第三溫度範圍 Trl-Tr4第一至第四電晶體 Vd漏電壓 Vg柵電壓 Vth閾值電壓
權利要求
1.一種薄膜電晶體，包括 柵電極；半導體層，其面對所述柵電極設置並包括含有鎵和鋅中的至少一種以及銦的氧化物； 柵絕緣膜，設置在所述柵電極和所述半導體層之間；以及源電極和漏電極，它們電連接到所述半導體層並彼此分隔開，所述半導體層包括三維地散布在所述半導體層中並具有原子排列周期性的多個微晶體。
2.如權利要求1所述的電晶體，其特徵在於，所述多個微晶體中粒子直徑為2納米或更大的微晶體的平均粒子直徑為3. 5納米或更小。
3.如權利要求2所述的電晶體，其特徵在於，在所述半導體層的透射電子顯微圖中沒有觀察到晶格圖像，並且在所述透射電子顯微圖的傅立葉變換圖像中觀察到基於所述周期性的亮點。
4.如權利要求3所述的電晶體，其特徵在於， 所述柵電極設置在襯底的主表面上，所述半導體層設置在所述柵電極的與所述襯底相對的一側上，以及所述電晶體還包括設置在所述半導體層的與所述柵電極相對的一側上的溝道保護層。
5.如權利要求3所述的電晶體，其特徵在於， 所述半導體層設置在襯底的主表面上，以及所述柵電極設置在所述半導體層的與所述襯底相對的一側上。
6.一種用於製造薄膜電晶體的方法，所述薄膜電晶體包括 柵電極；半導體層，其面對所述柵電極設置，包括含有鎵和鋅中的至少一種以及銦的氧化物，並包括三維散布的並具有原子排列周期性的多個微晶體；柵絕緣膜，設置在所述柵電極和所述半導體層之間；以及源電極和漏電極，它們電連接到所述半導體層並彼此分隔開， 所述方法包括形成所述柵電極、所述柵絕緣膜以及含有鎵和鋅中的至少一種以及銦的氧化物膜的層疊膜；通過在高於或等於320°C且低於或等於380°C的溫度下對所述層疊膜進行熱處理在所述氧化物膜中形成所述微晶體；以及形成所述源電極和所述漏電極以連接至所述氧化物膜， 所述形成所述層疊膜包括在襯底的主表面上形成所述氧化物膜，在所述氧化物膜上形成由氧化矽膜製成的所述柵絕緣膜，以及在所述柵絕緣膜上形成所述柵電極，以使所述氧化物膜被所述柵絕緣膜覆蓋，或者在襯底的主表面上形成所述柵電極，在所述柵電極上形成所述柵絕緣膜，在所述柵絕緣膜上形成所述氧化物膜，以及在所述氧化物膜上形成由氧化矽膜製成的溝道保護層，以使所述氧化物膜被所述溝道保護層覆蓋，以及所述形成微晶體在所述氧化物膜被構成所述柵絕緣膜和所述溝道保護層的所述氧化矽膜覆蓋的狀態下執行。
全文摘要
提供一種薄膜電晶體，它包括柵電極；半導體層，其面對柵電極設置並包括含有鎵和鋅中的至少一種以及銦的氧化物；柵絕緣膜，設置在柵電極和半導體層之間；以及源電極和漏電極，它們電連接到半導體層並彼此分隔開。半導體層包括三維地散布在半導體層中並具有原子排列周期性的多個微晶體。
文檔編號H01L21/336GK102484135SQ20098016125
公開日2012年5月30日 申請日期2009年9月4日 優先權日2009年9月4日
發明者上田知正, 中野慎太郎, 內古閒修一, 原雄二郎, 齊藤信美 申請人:株式會社東芝