Pcm帶內話外勤務通信接口機的製作方法
2023-12-01 03:39:26 2
專利名稱：Pcm帶內話外勤務通信接口機的製作方法
技術領域：
本實用新型涉及一種有線通信接口機，特別是電信脈碼調製設備(PCM)上所用的通信接口機。
郵電局各級維護運行部門為了適時保障程控交換機的正常運行，設置了一些設備監控系統平臺。例如，配線架故障監測系統平臺；動力設備系統監控平臺；充氣電纜氣壓監控平臺；程控交換機系統故障綜合網管平臺等等。一般各級監控中心站設立在市、縣級運維部門，通過電話線連接到遠端各局及無人機房的各設備監控點。這些點佔用一個固定的電話號碼，涉及一條PCM線。經常各個系統自配一套電話網絡線。上述現狀存在的問題是1、監控系統這些低速率的信息傳輸系統長期大量的佔用用戶電話號碼與PCM中繼線路資源，形成了很高的線路租用代價。2、有些系統需要數據可靠性指標，還增加昂貴的調製解調設備，又增加了可觀的費用。3、有些直接在線路上使用雙音頻碼通信的監控系統，故障量稍大就會影響數據的適時性與安全性。4、採用各種有線網絡手段通信的系統，除了佔用用戶線路資源外，還有一筆較大的網絡設備開銷。
本實用新型的目的就是為了解決上述問題，提供一種可節省用戶電話線路和PCM中繼線路資源，也不對用戶資源(程控機)產生任何影響，使通信成本大大降低的PCM帶內話外勤務通信接口機。
本實用新型的技術解決方案一種PCM帶內話外勤務通信接口機，其特徵在於它由發送中繼模塊、接收中繼模塊、發送與接收鎖相環(亦可採用數字鎖相環晶片MT8941)、發送與接收邏輯控制器(亦可採用接口控制晶片MT8920B)、微處理器及時鐘、接口模塊和速率選擇開關組成。發送中繼模塊的E1輸入口與電信局數字程控交換機的發送方向E1口相連接，其輸出與電信局同端光端機的輸入E1口相連；上述光端機E1口的輸出與接收中繼模塊的E1輸入口相連，接收中繼模塊的E1輸出與電信局同端數字程控交換機的接收方向E1輸入口相連。發送中繼模塊和接收中繼模塊的幀脈衝及各時鐘同步信號分別通過發送和接收鎖相環環回相關端，同時又與發送和接收邏輯控制器的對應同步信號端相連。發送和接收邏輯控制器的數據接口與微處理器的數據端相連，發送和接收邏輯控制器的控制總線輸入和輸出端還與發送中繼模塊和接收中繼模塊的對應控制端及同步信號端相連，微處理器的串行輸出口通過接口模塊與電信局同端所連的數據終端相連，微處理器的輸出輸入口與速率選擇開關相連。
本實用新型利用PCM30/32一次群時隙0的空餘Sn勤務比特上發送和接收數據，在PCM光端機間傳送異步低速數據的通信接口。上述接口機使用時串接在程控交換機的數字中繼與光端機之間。它除了對PCM一次群幀結構中的時隙0的勤務比特空餘位進行插入與提取外，對幀結構中的其餘比特均透明傳輸，因而本接口機具有不佔用用戶資源，也不對用戶資源產生任何影響的優點。它可廣泛應用在電信局的維護中心與遠端被監控局及無人機房間傳輸控制與狀態監控信息等工作場合。本實用新型在多年設計七號信令檢測儀基礎上提出的本接口機設計，以運維中心到遠端各被監測局(點)間固有的PCM中繼線為傳輸信息介質，運用帶內話外高科技手段，節省局間運維部門低速數據通信佔用用戶信道資源與相關設備高額開銷的同時，向兩端用戶提供廉價通信通道和標準的RS232串行數據接口，支持4800PBS的全雙工異步數據通信，並且不對用戶資源(程控機)產生任何影響。異步通信的數據格式為一個起始位+八個數據據位+一個停止位。其線路結構簡單，生產容易，器件科技含量高，性能穩定，可大大節省用戶電話線路和PCM中繼線路資源，使通信成本大大降低，工作可靠性增強，具有廣闊的市場前景。
圖1是本實用新型的應用原理框圖；圖2是本實用新型的電原理圖；圖3是本實用新型採用配套集成晶片實現的電原理圖；圖4是本實用新型的邏輯控制器集成後的電原理圖；如圖1，本實用新型由發送中繼模塊、接收中繼模塊、發送與接收鎖相環(亦可採用數字鎖相環晶片MT8941)、發送與接收邏輯控制器(亦可採用接口控制晶片MT8920B)、微處理器及時鐘、接口模塊和速率選擇開關組成，發送中繼模塊的E1輸入口(W1)與電信局數字程控交換機的發送方向E1口相連，其輸出W2與電信局同端光端機的輸入E1口相連，上述光端機E1口輸出與接收中繼模塊的E1輸入口W3相連，接收中繼模塊的E1輸出與電信局同端數字程控交換機的接收方向E1輸入口相連接，發送中繼模塊和接收中繼模塊的幀脈衝及各時鐘同步信號分別通過發送和接收鎖相環環回相關端，同時又與發送和接收邏輯控制器的對應同步信號端相連，發送和接收邏輯控制器的數據接口與微處理器的數據端相連，發送和接收邏輯控制器的控制總線輸入和輸出端還與發送中繼模塊和接收中繼模塊的對應控制端相連。微處理器的串行輸出口通過接口模塊與電信局同端所連接的數據終端相連，微處理器的輸入口與速率選擇開關相連。上述電信局同端光端機的輸入與輸出信號通過光纖與遠端局光端機相連，上述遠端局光端機與遠端數字程控交換機之間亦接有通信接口機，上述通信接口機的結構和原理與前述在運維中心所接入的通信接口機完全相同，只是遠端通信接口機的輸出與遠端局數據終端相連。
本實用新型的具體電路如圖2，發送中繼模塊由中繼集成塊U1(型號可為MH89790B)、輸入變壓器T1、輸出變壓器T2及外圍電阻、電容和電感構成。發送中繼模塊的輸入從其輸入變壓器T1的初級引出，接電信局數字程控交換機的發送方向E1接口；發送中繼模塊的輸出從U1的輸出端PADO(P24腳、P33腳)引出接電信局運維中心同端光端機的輸入。發送中繼模塊的幀脈衝及各時鐘信號輸入和輸出(E20、E8K0、FOI、C2I)端分別從U1的對應端引出接發送鎖相環電路同步後環回相關端，發送中繼模塊的控制總線輸入端和輸出端(CSTI1、CSTI0、CSTO端)亦從U1的對應端引出接發送邏輯控制器，交替數據反向端ADI接地，發送中繼模塊U1的數據總線輸入和輸出端DSTI和DSTO用短路線連接，保證時隙0外的時隙都透明通過的同時，將發送邏輯控制器復接後的時隙0內容一起經W2口發送到光端機的輸入E1口傳向遠端局。
接收中繼模塊與發送中繼模塊的電路相同，它由中繼集成塊U2(型號可為MH89790B)、輸入變壓器T3、輸出變壓器T4及外圍電阻、電容和電感構成。接收中繼模塊輸入從其輸入變壓器T3的初級引出接電信局同端光端機的信號發送E1口，接收中繼模塊的輸出從U2的輸出端(P24腳、P33腳)引出接電信局同端程控交換機的E1口輸入端，接收中繼模塊的幀脈衝與各時鐘信號輸入端和輸出端(E20、E8K0、F0I、C2I)分別從U2的對應端引出接接收鎖相環電路同步後環回相關端，接收中繼模塊的控制總線輸入和輸出端亦從U2的對應端引出接接收邏輯控制器，交替數據反向端ADI接地，U2的數據總線輸入和輸出端DST1和DST0用短路線連接，將接收邏輯控制器復接後的時隙0和其它時隙經W4口傳送到運維中心端數字程控交換機。
發送鎖相環電路由鎖相環集成塊U3(型號可為4046)及其濾波網絡和整形同步電路構成，其中R7一端接地，另一端與U3的R1端相連，R8、R9和C4串接，C4的另一端接地，R8、R9的連接點與U3的VCOIN端相連，R8的另一端接U3的P2端。整形同步電路由反向器U6A、D觸發器U4A(型號可為74LS74)、D觸發器U7A(型號可為74LS74)、或門U8A、U8B和D觸發器U7B構成。U3的CIN輸入端與D觸發器U4A的Q輸出相連(/Q環回到D端、PR和L端接電源正極)，U3的VCOUT輸出端與反向器U6A的輸入相連，同時與整形同步電路中D觸發器U7B的時鐘端相連，鎖相電路中D觸發器U4A的輸出端Q同時還與整形同步電路中D觸發器U7A的時鐘端和U8B的輸入端相連。整形同步電路U7A的/Q端連接到或門U8A的輸入端，或門U8A的輸出端連接到或門U8B的輸入端，或門U8B的輸出端連接到D觸發器U7B的D輸入端。觸發器U7A、U7B、U9A、U9B的控制端PR與復位端L都接電源正極。上述電路根據U1提供的8KHz時鐘同步產生其它系統時鐘。
接收鎖相環電路與發送鎖相環電路相同，它亦由鎖相環集成塊U5及其濾波網絡(由電阻R10，R11，R12和電容C6構成)、整形同步電路(由反相器U6B、D觸發器U4B、D觸發器U9A、或門U8C、U8D、D觸發器U9B構成)組成，其接法也完全相同。上述電路根據U2提供的8KHz時鐘同步產生其它系統時鐘。
發送鎖相環和接收鎖相環的第一路輸入分別從其U3和U5的信號輸入端SIN引出，分別與發送中繼模塊和接收中繼模塊中U1、U2的2M時鐘輸出端E20相連；第二路輸入分別從其整形同步電路U7A、U9A的輸入端和U8A、U8C的輸入端引出，分別與發送中繼模塊和接收中繼模塊U1、U2的8KHz時鐘輸出端E8KO相連。發送鎖相環和接收鎖相環的第一路輸出分別從其整形同步電路中D觸發器U4A、U4B的輸出端Q引出，分別與發送中繼模塊和接收中繼模塊U1、U2的2M時鐘輸入端(C2I)相連；還分別與發送和接收邏輯控制器的對應與時鐘信號端相連。發送鎖相環和接收鎖相環的第二路輸出分別從其整形同步電路中D觸發器U7B、U9B的輸出端Q引出，分別與發送中繼模塊和接收中繼模塊中U1、U2的幀脈衝輸入端F0I相連；還分別與發送和接收邏輯控制器的對應幀脈衝號端相連。
發送邏輯控制器由時隙電路、主控字寫入電路、數據復接電路和時隙轉換電路組成，其中時隙電路由反相器U10A、U10B、二進位計數U11、U12(型號均可為74LS393)、解碼器U14(型號可為74LS138)、解碼器U15(型號可為74LS139)、或非門U13(型號可為7425)和反向器U16(型號可為74LS04)構成。U10A的輸出分別與計數器U11的輸入和或非門U13的輸入相連，U10B的輸出分別與U11A和U12的清除端相連。U11A的QA、QB、QC輸出端分別接或非門U13的對應輸入端，同時又與數據復接電路U25、U26、U29的輸入相連；U11的QD輸出端接U12的輸入A，同時又與解碼器U14的輸入A相連，U12的QA、QB輸出端接解碼器U14的B、C，U12的QC、QD輸出端分別接解碼器U15的輸入端A、B，計數器U12的QC輸出端同時又與主控字寫入電路的輸入端相連。解碼器U14、U15的輸出與數據復接電路和時隙電路相連。解碼U14的控制端G1接電源正極，G2A、G2B接地。解碼U15的G端接地。上述電路把發送鎖相環提供的同步時鐘細化成各時隙節拍。
發送邏輯控制器的主控字寫入電路由並串轉換器U17、或門電路U18、反相器U19、或門U20、三態門U21構成。並串轉換器U17的輸入端E、F、H分別接電源正極；其輸入端SER、A、B、C、D和G端接地。並串轉換U17的時鐘端與時隙電路反相器U10A的輸入相接，並串轉換器U17的輸入控制端INH接或門U18的輸出。或門U18的輸入一路連接到時隙電路的解碼器U14的Y7輸出端；另一路通過反相U19連接到時隙電路計數器U12的QC輸出端。並串轉換器U17的同步端SH/CD連接反相器U16的輸出。主控字寫入電路並串轉換器U17的輸出QH連接到發送中繼模塊U1的控制總線輸入0端。或門U20(74LS32)的輸入端分別連接時隙電路中解碼器U14(74LS138)的Y1輸出端和解碼器U15(74LS139)的Y2輸出端；其輸出連接三態門U21(74LS125)的控制端，上述三態門U21的輸入接地，輸出連接到發送中繼模塊U1的控制總線輸入1端。上述電路把U1的控制總線輸入0(CST10)的時隙15，31外時隙置00000000B，主控字1和2置為10110000B，時隙18的主控字3置為0。
發送邏輯控制器的數據復接電路由6D觸發器U22(74LS174)、並串轉換器U23(74LS165)、三態門U24(74LS125)、與非門U25(74LS00)、或門U26(74LS32)、與門U27(74LS08)、或門U28(74LS32)、反相器U29(74LS04)和或門U30(74LS32)構成。6D觸發器U22的輸入D1-D6與微處理器U31相連，U22的輸出端Q1連接並串轉換器U23的SEK和A輸入端，其輸出端Q2、Q3、Q4、5對應連接到並串轉換器U23相應的B、C、D、E端；U22的輸入控制端連接微處理器U31的WR端。並串轉換器U23時鐘端接時隙電路反向器U10A的輸入端，U23控制端INH接地，其同步端SH/CD與時隙電路U16的輸出端連接，U23輸出接三態門U24(74CS125)輸入。三態門輸出接發送中繼模塊U1控制總線輸入1端。與非門U25(74LS00)的兩輸入端連接到時隙電路計數器U11的輸出QA、QB端，其輸出接或門U26(74LS32)的輸入端2。或門U26的另一輸入端連接時隙電路計數器U11的Qc輸出端，上述或門輸出連接與門U27(74LS08)輸入端，與門U27的另一輸入通過反向器U29(74LS04)連接到或門U26的1輸入端，與門U27的輸出連接或門U28的輸入。或門U28的另一輸入與或門U30輸出端連接。或門U30一路輸入連接時隙電路解碼器U14的輸出y1端；另一路輸入連接到上述時隙電路解碼器U15的輸出y2端；或門U28的輸出接三態門U24的控制端，同時接時隙轉換電路與非門U32的輸出端。上述電路把U1的控制總線輸入1(CSTi1)的時隙17的位0-4插入欲發送的數據。
發送邏輯控制器的時隙轉換電路由與非門U32(74LS01)、三態門U33(74LS125)構成，與非門U32的輸入接數據復接電路的或門U28的輸出端；另一輸入接主控字寫入電路或門U20的輸出端。上述與非門U32的輸出接三態門U33的控制端，三態門U33的輸入端連接發送中繼模塊U1的控制總線輸出端CSTO，三態門U33的輸出接數據復接電路的輸出三態門U24的輸出端。上述電路把U1的控制總線輸出端的相關時隙環回控制總線輸入1。
發送邏輯控制器的第一路輸入從其時隙電路的反向器U10A的輸入端引出，連接到發送鎖相環電路U4A的輸出端。第二路輸入從其時隙電路反向器U10B的輸入端引出，連接到發送鎖相環電路U7B的輸出端。第三路輸入從時隙轉換電路三態門U33的輸入端引出，與發送中繼模塊CSTO控制總線輸出端連接。第四路輸入由數據復接電路6D觸發器U22的輸入端5路信號引出，分別與微處理器U31的P1口相應數據口連接；其觸發器時鐘端與微處理器U31的寫數據控制端WR連接。第五路輸入是0輸入，由主控字寫入電路三態門U21的輸入端引入。發送邏輯控制器的輸出第一路由主控字寫入電路並串轉換器U17的輸入引出，連接到發送中繼模塊U1的控制總線輸入0端。第二路輸出由數據復接電路三態門U24的輸出引出，連接發送中繼模塊U1的控制總線輸入1端。
接收邏輯控制器的時隙電路，主控字寫入電路與發送邏輯控制器的時隙電路與主控字寫入電路相同，它亦由時隙電路反向器U34A、U34；二進位記數器U35、U36；或非門U37、解碼器U38、U39；反向器U40和主控字寫入電路串並轉換器U41、或門U42、反向器U43、或門U49、三態門U50組成，其接法也完全相同。上述電路把接收鎖相環提供的同步時鐘細化成各時隙節拍；把U2的控制總線輸入0(CST10)的時隙15，31外時隙置00000000B，主控字1和2置為10110000B，時隙18的主控字3置為0。
接收邏輯控制器的數據復接電路由或門U44(74LS32)、反向器U45A、U45B(74LS04)、與門U46(74LS08)、串並轉換器U47(74LS164)和八D觸發器U48(74LS374)構成。其中或門U44的輸入端一路接接收時隙電路解碼器U38的輸出Y1端；另一路接接收時隙電路解碼器U39的Y2端。或門U44的輸出一路通過反向器U45B接與門U46的輸入端；另一路輸出接八D觸發器U48的時鐘端。與門U46的另一路輸入通過反向器U45A連接到鎖相電路D觸發器U6B的輸出端，與門輸出接串並轉換器U47的時鐘端。串並轉換器U47的復位端接電源正極，其輸入端A、B短接後接時隙轉換器電路三態門U52的輸入端。串並轉換器U47的輸出端QA、QB、QC、QD和QE分別對應連接到八路觸發器U48的輸入端D0-D4。八D觸發器U48的輸出端Q0、Q1、Q2、Q3、Q4分別對應連接到微處理器U31的P2口0-4端，其輸入選通連接微處理器U31的RD端。上述電路把U2的控制總線輸出(CSTO)的時隙17的位0-4數據發送給微處理器。
接收邏輯控制器的時隙轉換電路由反向器U51(74LS04)、三態門U52(74LS125)構成。其中，反向器U51的輸入端接數據復位器電路或門U49的輸出端，反向器U51的輸出端接三態門U52的控制端。三態門U52的輸入端接數據復位電路U47的輸入端A，上述三態門輸出接接收中繼模塊U2控制總線輸入1端。上述電路把U2的控制總線輸出端的相關時隙環回控制總線輸入1。
接收邏輯控制器的第一路輸入由時隙電路反向器U34A的輸入端引出，連接到接收鎖相環電路U4B的輸出端。第二路輸入從其時隙電路另一反向器U34B的輸入引出，連接到接收鎖相環電路U9B的輸出端。第三路輸入從時隙轉換電路三態門U52的輸入端引出，連接接收中繼模塊U2的控制總線輸出端。第四路輸入由主控字寫入電路三態門U50輸入端引出接地。接收邏輯控制器的輸出第一路由主控字寫入電路並串轉換器U41的輸出QH引出，連接到接收中繼模塊U2的控制總線輸入0端(CSTIO)。第二路輸出由接收主控字寫入電路的三態門U50和時隙轉換電路三態門U52的輸出引出，連接到接收中繼模塊U2的控制總線輸入1端。第三路輸出由數據復接電路的Q觸發器U48的輸出Q0-Q4端引出，連接到微處理器U31P2口的0-4數據端。
微處理器與時鐘模塊由微處理器集成塊U31(型號為89C51)、復位電路和時鐘晶體及相關電容、二極體、電阻構成。時鐘晶體與電容C7、C8組成晶振網絡接微處理器U31的X1、X2端。復位電路由二極體(IN4148)、電阻、電容組成RC網絡與反向器U53組成，二極體正端接電源正極，負端接電解電容C9的正端，電解電容的負端接地，電阻R13與二極體並聯連接。電解電容C9的正端接反向器U53的輸入端，反向器輸出接微處理器U31的復位端。微處理器U31的P1數據口的0-4端輸出和寫信號WR與發送邏輯控制器的數據復接電路相關電路相連接。其P2數據口0-4端和讀信號RD與接受邏輯控制器的數據復接電路相關埠相連接。其P2埠的5-7端與速率開關模塊相關位連接。微處理器U31的串行接口發送和接收端(TX和RX)與串行接口模塊連接。
速率開關模塊由八位撥碼開關SM、八位排阻R14組成。開關的前三位與排阻的前三位並聯，上述三端信號連接到微處理器U31的數據口的5、6、7位。用來決定串行口的通信速率。
RS232接口模塊由232接口驅動集成塊U54(TC232)、232接口接插座P0組成。232接口集成塊的1和3端串接電解C10；4和5端串接電解C11；2端接電解C12和C14正極，C14的負極接電解C15的正極並接地；C15的負極接上述集成塊U54的6端，C12的負極接上述集成塊的16端，電源正極和電解C13的正極同時接上述集成塊的16端，C13的負極接地。上述集成塊U54信號輸入的發送和接收端(TX和RX)分別與微處理器U31的232接口發送和接收端(TX和RX)連接。接口集成塊U54信號輸出的發送和接收端分別於RS232插座P0的2和3腳連接。
電源模塊由-48v轉換成+5v的直流到直流穩壓塊構成。
本實用新型接口機中，其W1口為發送方向入，W2口為發送方向出，W3口為接收方向入，W4為接收方向出。為了完成各PCM鏈路時隙0的空餘Sn勤務比特發送和接收數據，本實用新型通過PCM中繼模塊MH89790B的相應控制線的特定時隙插入或提取數據。具體做法1、把發送和接受中繼模塊的DSTO端環回到DSTI端，使時隙1-31透明通過。2、把發送和接收中繼模塊的主控字1和2置為10110000B，CSTI0的時隙15，31外時隙置00000000B。3、把發送和接收中繼塊的時隙18的主控字3置為0。4、CST0的時隙0-16環回到CSTi1的時隙0-16；CST0的時隙19-31環回到CSTi1時隙19-31。5、在CSTi1的時隙17的位0-4插入欲發送的數據。6、在CST0時隙17的位0-4提取接受的數據。
其運維中心側接口機工作過程如下上述接口機同有線數據機工作過程一樣，電源一旦接通，中繼線和數據終端接續好，便自動開始全雙工通信，通信速率4800BPS可調。
數字程控交換機發送PCM模塊發出的信號通過E1接口輸出到接口機W1口進入接口機發送接口模塊U1的輸入端，發送中繼模塊分離出的幀信號和2M系統時鐘信號經鎖相環同步後環回相關端，同時提供給發送邏輯控制器，在U1數據接口短路線(DST1和DST0連接)的作用下，保證時隙0外的時隙都透明通過的同時，將發送邏輯控制器復接後的時隙0內容(上述控制器通過微處理器把232口將運維中心端傳來的欲發送的數據添入上述時隙字節不用的空餘位)一起經發送接口模塊U1的W2口發送到光端機的輸入E1口傳向遠端局。
運維中心的光端機送出的信號經W3口輸入接收PCM模塊，U2上述模塊把幀信號和2M時鐘信號經鎖相環同步後環回相關端。在數據接口短路線作用下，接收邏輯控制器把復接後的時隙0和其它時隙經W4口傳送到運維中心端數字程控交換機的同時，從控制線輸出提取對端局傳送過來的數據，經微處理器串行口傳送到RS232接口模塊，輸出到運維中心數據終端。
另一遠端側接口機工作過程相同。從而實現不佔用用戶電話線路和PCM中繼線路資源，也不對用戶資源(程控機)產生任何影響，支持4800PBS的全雙工異步數據通信，使通信成本大大降低的目標。
本實用新型中，發送鎖相環電路和接收鎖相環電路也可直接採用數字鎖相環晶片U5』和U10』(型號為MT8941)；發送與接收邏輯控制器亦可採用接口控制晶片U7』，U12』(型號為MT8920B)，地址鎖存器U6』與U11』(型號為74LS373)和地址解碼器U8』與U13』(型號為74LS138)來完成，其具體連接如圖3，微處理器U3』的P0口輸出地址低8位D0-D7和地址允許端ALE分別連接地址鎖存器U6』與U11』的輸入D0-D7和選通/OE端，U3』的讀寫控制端RD和WR分別連接U9A與U14A的輸入端；U9A與U14A的輸出分別連接U7』與U12』的/OE端；地址鎖存器U6』與U11』的LE端連接地。地址鎖存器U6』的輸出Q0-Q5連接接口控制晶片U7』的輸入A0-A5，U6』輸出Q6與Q7連接地址解碼器U8』的輸入C和B端，微處理器U3』的P1口輸出地址高位P10連接U8』輸入A端；其P11-P13高位輸出連接U8』控制端E1-E3端。解碼器U8』的輸出Y0連接U7』的CS端。地址鎖存器U11』的輸出Q0-Q5連接接口控制晶片U12』的輸入A0-A5，U11』輸出Q6與Q7連接地址解碼器U13』的輸入A和B端，微處理器U3』的P1口輸出地址高位P10連接U13』輸入C端；其P11-P13高位輸出連接U13』控制端E1-E3端。解碼器U13』的輸出Y0連接U12』的CS端。U7』的控制總線輸入和輸出CSTI1、CSTI0、CSTO與FOI端分別連接U1的對應端，其時鐘信號C4連接U5』C4B端。U12』的控制總線輸入和輸出CSTI1、CSTI0、CSTO與FOI端分別連接U2的對應端，其時鐘信號C4連接U10』C4B端。U5』和U10』的FOB，C8KB、C20分別連接U1和U2的FOI、E8K0、C2I端；晶振X1和X1』連接U5』和U10』的C16I端。其它連接關係不變，其功能完全相同。
本實用新型的發送與接收邏輯控制器可集成在一片MAX7064晶片中(即圖中的U5」)，這樣使電路大大簡化，其具體連接關係不變(微處理器U31圖中為U6」；RS232接口晶片U54圖中為U7」)，如圖4，其工作原理與性能和原發送與接收邏輯控制器完全相同。
權利要求1.一種PCM帶內話外勤務通信接口機，其特徵在於它由發送中繼模塊、接收中繼模塊、發送與接收鎖相環、發送與接收邏輯控制器、微處理器及時鐘、接口模塊和速率選擇開關組成，發送中繼模塊的E1輸入口與電信局數字程控交換機的發送方向E1口相連，其輸出E1口與電信局同端光端機的輸入E1口相連，上述光端機的E1輸出口與接收中繼模塊的E1輸入口相連，接收中繼模塊的E1輸出口與電信局同端數字程控交換機的接收方向E1輸入口相連，發送中繼模塊和接收中繼模塊的幀脈衝及時鐘同步信號分別通過發送和接收鎖相環環回相關端，同時與發送和接收邏輯控制器的對應同步信號端相連，發送和接收邏輯控制器的數據接口與微處理器的數據端相連，發送和接收邏輯控制器的控制總線輸入和輸出端還與發送中繼模塊和接收中繼模塊的對應控制端相連，微處理器的串行輸出口通過接口模塊與電信局同端所連的數據終端相連，微處理器的輸入口與速率選擇開關相連。
2.按權利要求1所述的PCM帶內話外勤務通信接口機，其特徵在於所述發送中繼模塊由中繼集成塊U1、輸入變壓器T1、輸出變壓器T2及外圍電阻、電容和電感構成，發送中繼模塊的輸入E1接口從其輸入變壓器T1的初級引出，接電信局數字程控交換機的發送方向E1接口，發送中繼模塊的輸出從U1的輸出E1接口端引出，接電信局運維中心同端光端機的輸入E1接口，發送中繼模塊的幀脈衝及各時鐘信號輸入和輸出E20、E8K0、FOI、C2I端分別從U1的對應端引出接發送鎖相環電路同步後環回相關端，發送中繼模塊的控制總線輸入和輸出CSTI1、CSTI0、CSTO端亦從U1的對應端引出接發送邏輯控制器，交替數據反向端ADI接地，發送中繼模塊U1的數據總線輸入和輸出端DST1和DST0用短路線連接；所述接收中繼模塊與發送中繼模塊的電路相同，它由中繼集成塊U2、輸入變壓器T3、輸出變壓器T4及外圍電阻，電容和電感構成，接收中繼模塊輸入從其輸入變壓器T3的初級引出接電信局同端光端機的信號發送E1口，接收中繼模塊的輸出從U2的輸出E1接口引出接電信局同端程控交換機的輸入E1接口，接收中繼模塊的幀脈衝與各時鐘信號輸入和輸出E20、E8K0、FOI、C2I端分別從U2的對應端引出接接收鎖相環電路同步後環回相關端，接收中繼模塊的控制總線輸入和輸出CSTI1、CSTI0、CSTO端亦從U2的對應端引出接接收邏輯控制器，交替數據反向端ADI接地，接收中繼模塊U1的數據總線輸入和輸出端DST1和DST0用短路線連接。
3.按權利要求1所述的PCM帶內話外勤務通信接口機，其特徵在於所述發送鎖相環電路由鎖相環集成塊U3及其濾波網絡和整形同步電路構成，其中R7一端接地，另一端與U3的R1端相連，R8、R9和C4串接，C4的另一端接地，R8、R9的連接點與U3的VCOIN端相連，R8的另一端接U3的P2端，整形同步電路由反向器U6A、D觸發器U4A、D觸發器U7A、或門U8A、U8B和D觸發器U7B構成。U3的CIN輸入端與D觸發器U4A的Q輸出相連，/Q環回到D端、PR和L端接電源正極，U3的VCOUT輸出端與反向器U6A的輸入相連，同時與整形同步電路中D觸發器U7B的時鐘端相連，鎖相電路中D觸發器U4A的輸出端Q同時還與整形同步電路中D觸發器U7A的時鐘端和U8B的輸入端相連，整形同步電路U7A的/Q端連接到或門U8A的輸入端，或門U8A的輸出端連接到或門U8B的輸入端，或門U8B的輸出端連接到D觸發器U7B的D輸入端，觸發器U7A、U7B、U9A、U9B的控制端PR與復位端L都接電源正極；接收鎖相環電路與發送鎖相環電路相同，它亦由鎖相環集成塊U5及其濾波網絡電阻R10，R11，R12和電容C6和整形同步電路反相器U6B、D觸發器U4B、D觸發器U9A、或門U8C、U8D、D觸發器U9B組成，其接法也完全相同；發送鎖相環電路和接收鎖相環電路的第一路輸入分別從其U3和U5的信號輸入端SIN引出，分別與發送中繼模塊和接收中繼模塊中U1、U2的2M時鐘輸出端E20相連；第二路輸入分別從其整形同步電路U7A、U9A的輸入端和U8A、U8C的輸入端引出，分別與發送中繼模塊和接收中繼模塊中U1、U2的8KHz時鐘輸出端E8KO相連，發送鎖相環和接收鎖相環的第一路輸出分別從其整形同步電路中D觸發器U4A、U4B的輸出端Q引出，分別與發送中繼模塊和接收中繼模塊中U1、U2的2M時鐘輸入端(C2I)相連；還分別與發送和接收邏輯控制器的對應與時鐘信號端相連，發送鎖相環和接收鎖相環的第二路輸出分別從其整形同步電路中D觸發器U7B、U9B的輸出端Q引出，分別與發送中繼模塊和接收中繼模塊中U1、U2的幀脈衝輸入端F0I相連；還分別與發送和接收邏輯控制器的對應幀脈衝號端相連。
4.按權利要求1所述的PCM帶內話外勤務通信接口機，其特徵在於所述發送邏輯控制器由時隙電路、主控字寫入電路、數據復接電路和時隙轉換電路組成，其中時隙電路由反相器U10A、U10B、二進位計數U11、U12、解碼器U14、解碼器U15、或非門U13和反向器U16構成，U10A的輸出分別與計數器U11的輸入和或非門U13的輸入相連，U1DB的輸出分別與U11A和U12的清除端相連，U11A的QA、QB、QC輸出端分別接或非門U13的對應輸入端，同時又與數據復接電路U25、U26、U29的輸入相連；U11的QD輸出端接U12的輸入A，同時又與解碼器U14的輸入A相連，U12的QA、QB輸出端接解碼器U14的B、C，U12的QC、QD輸出端分別接解碼器U15的輸入端A、B，計數器U12的QC輸出端同時又與主控字寫入電路的輸入端相連，解碼器U14、U15的輸出與數據復接電路和時隙電路相連，解碼U14的控制端G1接電源正極，G2A、G2B接地，解碼U15的G端接地；發送邏輯控制器的主控字寫入電路由並串轉換器U17、或門U18、反相器U19、或門U20和三態門U21構成，並串轉換器U17的輸入端E、F、H分別接電源正極；其輸入端SER、A、B、C、D和G端接地，並串轉換U17的時鐘端與時隙電路反相器U10A的輸入相接，並串轉換器U17的輸入控制端INH接或門U18的輸出，或門U18的輸入一路連接到時隙電路的解碼器U14的Y7輸出端；另一路通過反相U19連接到時隙電路計數器U12的QC輸出端，並串轉換器U17的同步端SH/CD連接反相器U16的輸出，並串轉換器U17的輸出QH連接到發送中繼模塊U1的控制總線輸入0端，或門U20的輸入端分別連接時隙電路中解碼器U14的Y1輸出端和解碼器U15的Y2輸出端；其輸出連接三態門U21的控制端，上述三態門U21的輸入接地，輸出連接到發送中繼模塊U1的控制總線輸入1端；發送邏輯控制器的數據復接電路由6D觸發器U22、並串轉換器U23、三態門U24、與非門U25、或門U26、與門U27、或門U28、反相器U29和或門U30構成，6D觸發器U22的輸入D1-D6與微處理器U31相連，上述觸發器輸出端Q1連接並串轉換器U23的SEK和A輸入端，其輸出端Q2、Q3、Q4、Q5對應連接到並串轉換器U23相應的B、C、D、E端，U22輸入控制端連接微處理器U31的WR端，並串轉換器U23時鐘端接時隙電路反向器U10A的輸入端，U23控制端INH接地，其同步端SH/CD與時隙電路U16的輸出端連接，上述轉換器輸出接三態門U24輸入；三態門輸出接發送中繼模塊U1控制總線輸入1端，與非門U25的兩輸入端連接到發送邏輯控制器時隙電路計數器U11的輸出QA、QB端，其輸出接或門U26的輸入端2，或門U26的另一輸入端連接上述時隙電路計數器U11的Qc輸出端，上述或門輸出連接與門U27輸入端，上述與門U27的另一輸入通過反向器U29連接到或門U26的1輸入端，與門U27的輸出連接或門U28的輸入，或門U28的另一輸入與或門U30輸出端連接，或門U30的一路輸入連接時隙電路解碼器U14的輸出y1端；另一路輸入連接到上述時隙電路解碼器U15的輸出y2端，或門U28的輸出接三態門U24的控制端，同時接時隙轉換電路的輸入端；發送邏輯控制器的時隙轉換電路由由與非門U32、三態門U33構成，與非門U32的輸入接數據復接電路的或門U28的輸出端；另一輸入接主控字寫入電路或門U20的輸出端，上述與非門U32的輸出接三態門U33的控制端，三態門U33的輸入端連接發送中繼模塊U1的控制總線輸出端CSTO，三態門U33的輸出接數據復接電路的輸出三態門U24的輸出端；發送邏輯控制器的第一路輸入從其時隙電路的反向器U10A的輸入端引出，連接到發送鎖相環電路U4A的輸出端，第二路輸入從其時隙電路反向器U10B的輸入端引出，連接到發送鎖相環電路U7B的輸出端，第三路輸入從時隙轉換電路三態門U33的輸入端引出，與發送中繼模塊CSTO控制總線輸出端連接，第四路輸入由數據復接電路6D觸發器U22的輸入端5路信號引出，分別與微處理器U31的P1口相應數據口連接；其觸發器時鐘端與微處理器U31的寫數據控制端WR連接，第五路輸入是0輸入，由主控字寫入電路三態門U21的輸入端引入，發送邏輯控制器的輸出第一路由主控字寫入電路並串轉換器U17的輸入引出，連接到發送中繼模塊U1的控制總線輸入0端，第二路輸出由數據復接電路三態門U24的輸出引出，連接發送中繼模塊U1的控制總線輸入1端。
5.按權利要求1所述的PCM帶內話外勤務通信接口機，其特徵在於所述接收邏輯控制器的時隙電路，主控字寫入電路與發送邏輯控制器的時隙電路與主控字寫入電路相同，它亦由時隙電路反向器U34A、U34B；二進位記數器U35、U36、或非門U37、解碼器U38、U39、反向器U40和主控字寫入電路串並轉換器U41、或門U42、反向器U43、或門U49、三態門U50組成組成，其接法也完全相同； 接收邏輯控制器的數據復接電路由或門U44、反向器U45A、U45B、與門U46、串並轉換器U47和八D觸發器U48構成，其中或門U44的輸入端一路接接受時隙電路解碼器U38的輸出Y1端；另一路接接收時隙電路解碼器U39的Y2端，或門U44的輸出一路通過反向器U45B接與門U46的輸入端；另一路輸出接八D觸發器U48的時鐘端，與門U46的另一路輸入通過反向器U45A連接到時隙電路反向器U4A的輸入端，與門輸出接串並轉換器U47的時鐘端，U47的復位端接電源正極，其輸入端A、B短接後接時隙轉換器電路三態門U52的輸入端，串並轉換器U47的輸出端QA、QB、QC、QD和QE分別對應連接到八路觸發器U48的輸入端D0-D4，U48的輸出端Q0、Q1、Q2、Q3、Q4分別對應連接到微處理器U31的P2口0-4端，其輸入選通連接微處理器U31的RD端，接收邏輯控制器的時隙轉換電路由反向器U51、三態門U52構成，其中，反向器U51的輸入端接數據復位器電路或門U49的輸出端，反向器U51的輸出端接三態門U52的控制端，三態門U52的輸入端接數據復位電路U47的輸入端A，上述三態門輸出接接收中繼模塊U2控制總線輸出1端；接收邏輯控制器的第一路輸入由時隙電路反向器U34A的輸入端引出，連接到接收鎖相環電路U4B的輸出端，第二路輸入有時隙電路另一反向器U34B的輸入引出，連接到接收鎖相環電路U9B的輸出端，第三路輸入從時隙轉換電路三態門U52的輸入端引出，連接接受中繼模塊U2的控制總線輸出端，第四路輸入由主控字寫入電路三態門U50輸入端引出接地，接收邏輯控制器的輸出第一路由主控字寫入電路並串轉換器U41的輸出QH引出，連接到接收中繼模塊U2的控制總線入0端，第二路輸出由接收主控字寫入電路的三態門U50和時隙轉換電路三態門U52的輸出引出，連接到接收中繼模塊U2的控制總線輸入1端，第三路輸出由數據復接電路的Q觸發器U48的輸出Q0-Q4端引出，連接到微處理器U31P2口的0-4數據端。
6.按權利要求1所述的PCM帶內話外勤務通信接口機，其特徵在於所述微處理器與時鐘模塊由微處理器集成塊U31復位電路和時鐘晶體及相關電容、二極體、電阻構成，時鐘晶體與電容C7、C8組成晶振網絡接微處理器U31的X1、X2端，復位電路由二極體、電阻、電容組成RC網絡與反向器U53組成，二極體正端接電源正極，負端接電解電容C9的正端，電解電容C9的負端接地，電阻與二極體並聯連接，電解電容C9的正端接反向器U53的輸入端，反向器輸出接微處理器U31的復位端，微處理器U31的P1數據口的0-4端輸出和寫信號WR與發送邏輯控制器的數據復接電路相關電路相連接，其P2數據口0-4端和讀信號RD與接受邏輯控制器的數據復接電路相關埠相連接，其P2埠的5-7端與速率開關模塊相關位連接，微處理器U31的串行接口發送和接收端TX和RX與串行接口模塊連接。
7.按權利要求1所述的PCM帶內話外勤務通信接口機，其特徵在於所述速率開關模塊由八位撥碼開關SM、八位排阻R14組成。開關的前三位與排阻的前三位並聯，上述三端信號連接到微處理器U31的數據口的5、6、7位用來決定串行口的通信速率。
8.按權利要求1所述的PCM帶內話外勤務通信接口機，其特徵在於本實用新型中，發送鎖相環電路和接收鎖相環電路也可直接採用數字鎖相環晶片U5』和U10』，型號為MT8941；發送與接收邏輯控制器亦可採用接口控制晶片U7』，U12』，型號為MT8920B，地址鎖存器U6』與U11』，型號為74LS373和地址解碼器U8』與U13』型號為74LS138來完成，其具體連接如圖3，微處理器U3』的P0口輸出地址低8位D0-D7和地址允許端ALE分別連接地址鎖存器U6』與U11』的輸入D0-D7和選通/OE端，U3』的讀寫控制端RD和WR分別連接U9A與U14A的輸入端；U9A與U14A的輸出分別連接U7』與U12』的/OE端；地址鎖存器U6』與U11』的LE端連接地，地址鎖存器U6』的輸出Q0-Q5連接接口控制晶片U7』的輸入A0-A5，U6』輸出Q6與Q7連接地址解碼器U8』的輸入C和B端，微處理器U3』的P1口輸出地址高位P10連接U8』輸入A端；其P11-P13高位輸出連接U8』控制端E1-E3端。解碼器U8』的輸出Y0連接U7』的CS端，地址鎖存器U11』的輸出Q0-Q5連接接口控制晶片U12』的輸入A0-A5，U11』輸出Q6與Q7連接地址解碼器U13』的輸入A和B端，微處理器U3』的P1口輸出地址高位P10連接U13』輸入C端；其P11-P13高位輸出連接U13』控制端E1-E3端，解碼器U13』的輸出Y0連接U12』的CS端。U7』的控制總線輸入和輸出CSTI1、CSTI0、CSTO與FOI端分別連接U1的對應端，其時鐘信號C4連接U5』C4B端。U12』的控制總線輸入和輸出CSTI1、CSTI0、CSTO與FOI端分別連接U2的對應端，其時鐘信號C4連接U10』的C4B端。U5』和U10』的FOB，C8KB、C20分別連接U1和U2的FOI、E8K0、C2I端；晶振X1和X1』連接U5』和U10』的C16I端。其它連接關係不變，其功能完全相同。
9.按權利要求1所述的PCM帶內話外勤務通信接口機，其特徵在於所述本實用新型的發送與接收邏輯控制器可集成在MAX7064晶片中，使電路大大簡化，其具體連接關係不變，其功能與性能和發送與接收邏輯控制器完全相同。
專利摘要本實用新型涉及一種電信脈碼調製設備上所用的通信接口機,其發送中繼模塊的E1輸入口與電信局數字程控交換機的發送方向E1口相連,其輸出與電信局同端光端機的輸入E1口相連,上述光端機E1口的輸出與接收中繼模塊的E1輸入口相連,接收中繼模塊的E1輸出與電信局同端數字程控交換機的接收方向E1輸入口相連,發送中繼模塊和接收中繼模塊的同步信號端與發送和接收邏輯控制器的對應同步信號端相連,發送和接收邏輯控制器的數據接口與微處理器的數據端相連,發送和接收邏輯控制器的另外控制端還與發送中繼模塊和接收中繼模塊的對應控制總線輸入與輸出端和各時鐘信號端相連,微處理器的串行口通過接口模塊與電信局同端所連的數據終端相連,微處理器的輸入口與速率選擇開關相連。
文檔編號H04B3/46GK2381068SQ9922880
公開日2000年5月31日 申請日期1999年7月5日 優先權日1999年7月5日
發明者陳曉華 申請人:陳曉華