在顯示器驅動電路中減少頻寬與峰值電流要求的內部行序列器的製作方法
2023-11-10 23:12:42
專利名稱：在顯示器驅動電路中減少頻寬與峰值電流要求的內部行序列器的製作方法
相關應用交叉參考本申請是名為「顯示器驅動電路中減少頻寬與峰值電流要求的內部行序列器」於1997年11月14日提交的，我們的現有美國申請號08/970,433的連續部分。為其完整性起見，列在此處作為參考。
背景技術：
發明領域本發明通常涉及驅動電子顯示器的電路，並特別涉及使用內部序列器來順序地驅動顯示器的字線的系統和方法。
背景技術：
描述
圖1表示現有技術顯示器驅動電路100，用於驅動顯示器102，其包含排列成768行與1024列的像素單元陣。顯示器驅動電路100包含行解碼器104，寫保持寄存器106，指針108，指令解碼器110，反置邏輯112，定時發生器114，和輸入緩衝器116,118，和120。驅動電路100經SCLK端子122接收時鐘信號，經反置(INV)端子124接收反置信號，經32位系統數據總線126接收數據和地址，經2位操作碼總線128接收操作指令，所有的信號皆來自未示出的一個系統(例如計算機)。定時發生器藉助於本領域公知的技術產生定時信號，並把這些定時信號經時鐘信號線(未示出)提供給驅動電路100的元件，以協調每個元件的操作。
反置邏輯112經INV端子124和緩衝器116接收來自系統的反置信號，及經系統數據總線126和緩衝器118接收來自系統的數據和地址。反置邏輯112在32位內部數據總線130上聲明接收的數據和地址以響應第一個反置信號(INV)。反置邏輯112在內部數據總線130上聲明接收的數據的補碼以響應第二個反置信號(INV)。內部數據總線130把聲明的數據提供給寫保持寄存器106，把聲明的行地址(經其32根線的10根)提供給行解碼器104。
指令解碼器110經操作碼總線128和緩衝器120從系統接收操作碼指令，並且經內部控制總線132把控制信號提供給行解碼器104，寫保持寄存器106，和指針108以響應接收的指令。為了響應在系統數據總線126上系統聲明的數據及在操作碼總線128上的第一指令(即數據寫入)，指令解碼器110在控制總線132上聲明控制信號，引致寫保持寄存器106經內部數據總線130把聲明的數據裝載到寫保持寄存器106的第一部分。因為內部數據總線130僅32位寬，需要32個數據寫入命令來把整行的(1024位)數據裝載到寫保持寄存器106中。指針108經一束線134提供地址，其指示數據將要寫入的寫保持寄存器106部分。當執行每個相繼的數據寫入命令時，指針108對線134上聲明的地址加一以指示寫保持寄存器106的下一32位部分。
為了響應在系統數據總線126上系統聲明的行地址及在操作碼總線128上的第二指令(即裝載行地址)，指令解碼器110在控制總線132上聲明控制信號，引致行解碼器104儲存聲明的行地址。然後，為了響應在操作碼總線128上系統聲明的第三指令(即陣列寫入)，指令解碼器110在控制總線132上聲明控制信號，引致寫保持寄存器106在一套1024個數據輸出端子136上聲明1024位儲存的數據，並引致行解碼器104解碼儲存的行地址並在對應解碼的行地址的一套768根字線之一138上聲明寫入信號。在對應字線上的寫入信號引致數據輸出端子136上聲明的數據被鎖入顯示器102的像素單元(未示於圖1中)的對應行。
本領域技術人員將認為寫保持寄存器106，指針108，反置邏輯112，及緩衝器116和118一起起著數據處理裝置150的功用，可從系統接收數據，積累和格式化數據，把數據提供給顯示器102。行解碼器104起著行選擇裝置160的功用，可選擇顯示器102的一行，數據處理裝置150提供的數據寫入其中。指令解碼器110起著指令裝置的功用，可從系統接收操作碼指令，並控制和協調數據處理裝置150和行選擇裝置160以響應接收的操作碼指令。
圖2表示顯示器100的示例性像素單元200(r,c)，此處(r)和(c)分別表示像素單元的行和列。像素單元200包含鎖存器202，像素電極204，及開關電晶體206和208。鎖存器202為靜態隨機訪問存儲器(SRAM)鎖存器。鎖存器202的一個輸入經電晶體206耦合到Bit+數據線210(c)，而鎖存器202的另一輸入經電晶體208耦合到Bit-數據線212(c)。電晶體206和208的門端耦合到字線138(r)。鎖存器202的輸出端214耦合到像素電極204。字線138(r)上的寫入信號把電晶體206和208置為導通狀態，引致數據線210(c)和212(c)上聲明的補碼數據被鎖住，以使鎖存器202的輸出端214，和耦合的像素電極204，與數據線210(c)處於同一邏輯電平。
圖3表示指令表300，其列出了用於驅動顯示器驅動電路100的操作碼指令。每個操作參考圖1作出了解釋。操作碼(00)對應無操作指令，其為驅動電路100所忽視。操作碼(01)為數據寫入命令，其引致在系統數據總線126上聲明的數據被裝載進寫保持寄存器106。操作碼(11)為裝載行地址命令，其引致在數據總線126上聲明的行地址被裝載進行解碼器104。操作碼(10)為陣列寫入命令，其引致儲存在寫保持寄存器106中的一行(1024位)數據傳送到與儲存在行解碼器104中行地址對應的像素單元行的鎖存器。
圖4為表示如上所述操作碼如何用於控制驅動電路100的定時圖。在第一個SCLK周期期間，系統在操作碼總線128上聲明數據寫入命令(01)，引致系統數據總線126(D[31:0])上聲明的第一個32位數據塊(塊0)裝載進寫保持寄存器106。在下31個SCLK周期期間，系統聲明數據寫入命令(01)，引致31個更多的32位塊裝載進寫保持寄存器106，因此在寫保持寄存器106中組裝成一完整行(1024位)。下一步，系統在系統數據總線126的10位(如D[9:0])上聲明行地址(RA)並在操作碼總線128上聲明裝載行地址命令(11)，把聲明的地址裝載進行解碼器104。最後，系統在操作碼總線128上聲明陣列寫入命令(10)，引致寫保持寄存器106中完整行的數據裝載進顯示器102的由行解碼器104中地址識別的一行像素單元中。
現有技術顯示器驅動器100至少具有兩個缺點。首先，因為整行(1024位)數據一次寫入顯示器102，驅動電路100和顯示器102產生相對較大的峰值電流。其次，因為行地址必須在把每行數據寫入顯示器102之前被裝載，驅動電路100具有相對較高的系統接口頻寬要求。因而，峰值電流和系統頻寬要求是相互關聯的，因為由於必須裝載額外的行地址的緣故，一次把數據寫入較小的像素單元塊以減少峰值電流要求增加了頻寬要求。所需要的是減少了峰值電流要求和減少了系統接口頻寬要求的顯示器驅動電路。
概述描述了一新穎顯示器驅動電路。顯示器驅動電路的一個實施例包含行序列器，一次輸出提供一系列行地址。驅動電路進一步包含具有輸入的行解碼器，耦合到行序列器的輸出，和許多輸出端子。行解碼器解碼行序列器提供的每個地址，在對應的一個輸出端子聲明數據寫信號。任選地，顯示器驅動電路包含行地址寄存器，提供初始行地址給行序列器。行地址寄存器進而包含輸入端子以接收另一初始行地址。行序列器包含接收控制信號的控制輸入端子。為了對接收的第一個控制信號作出響應，行序列器輸出一系列行地址的下一個地址。為了對接收的第二個控制信號作出響應，行序列器接收來自行地址寄存器的其它初始行地址，並輸出起始於其它初始行地址的一系列新的行地址。任選地，行序列器輸出一系列子行地址，和行解碼器為子行解碼器。
顯示器驅動電路的特定實施例進一步包含數據路徑序列器和數據路由器。數據路徑序列器一次輸出提供一系列路徑地址。數據路由器具有耦合到用於接收數據路徑地址的數據路徑序列器的輸出的輸入端集，數據輸入端集，第一數據輸出端集，和第二數據輸出端集。數據路由器通過有選擇地把數據輸入端集與第一或第二數據輸出端集(取決於從數據路徑序列器接收的路徑地址)相耦合來路由數據。
顯示器驅動電路的另一特定實施例進一步包含子行序列器和子行解碼器。子行序列器一次輸出提供一系列子行地址。子行解碼器具有耦合到子行序列器輸出的輸入，和許多輸出端子。子行解碼器接收來自子行序列器的子行地址，解碼地址，並在對應的一個輸出端子上聲明寫信號。該特定實施例任選地包含數據路徑序列器和數據路徑路由器。
在其它可選實施例中，行序列器，子行序列器，和/或數據路徑序列器操作響應於數據裝載命令，有益於消除對陣列寫入命令的需要。在每種情況下，接續的地址由各自的序列器產生以響應接收預定數目的數據裝載命令。而在另一實施例中，行序列器，子行序列器，和/或數據路徑序列器操作響應於指針產生的寄存器部分地址，響應於接收的數據裝載命令，也消除了對陣列寫入命令的需要。
也公開了一種驅動顯示器的方法。該方法包含步驟從系統接收第一個初始行地址，基於第一個初始行地址產生一系列行地址，解碼行地址系列的每個行地址，並在第一組多個輸出端子上聲明一系列寫入信號，第一組的每個輸出端子對應相關的行地址。任選地，該方法進一步包含步驟接收另一初始行地址和產生基於其它初始行地址的另一系列行地址。
一個特定的方法進而包含步驟產生一系列子行地址，解碼每個子行地址，在第二組多個輸出端子上聲明寫入信號，第二組的每個輸出端子對應特定解碼的子行地址。另一特定的方法進而包含步驟產生一系列路徑地址和把數據路由到與路徑地址對應的子行地址。任選地，該特定實施例也包含步驟產生一系列子行地址，解碼每個子行地址，並在第二組輸出端子上聲明寫入信號。
一種可選方法包含步驟從系統接收第一初始行地址，產生基於第一初始行地址的一系列子行地址，解碼該系列的每個子行地址，並在許多輸出端子上聲明一系列數據裝載信號，每個輸出端子對應一相關的子行地址。一種特定的方法進而包含步驟接收另一初始行地址，產生基於其它初始行地址的另一系列子行地址。
在每個如上所述的方法中，任選地產生一系列行地址的步驟包含步驟輸出響應第一陣列寫入命令的初始行地址，產生基於初始行地址的第二行地址，並輸出響應第二陣列寫入命令的第二行地址。
一種可選方法，其消除了對陣列寫入命令的需要，包含步驟在顯示器的第一字線上聲明第一寫入命令；從系統接收數據裝載指令；從系統接收第一預定量數據以響應每個數據裝載指令；累積數據；每次第二預定量數據被累積時，在顯示器數據輸入線上聲明累積的數據；從數據裝載指令確定何時第三預定量數據被接著聲明在數據輸入線上；和每次第三預定量數據被接著聲明在數據輸入線上時，在與顯示器的接續部分相關的接續字線上聲明接續的寫入信號。
在一特定方法中，每次第三預定量數據被接著聲明在數據輸入線上時，在與顯示器的接續部分相關的接續字線上聲明接續的寫入信號的步驟包含步驟產生一系列行地址，對應接收的第一預定量數據裝載命令產生每個行地址；解碼每個行地址；和在與每個解碼的行地址對應的一個顯示器字線上聲明寫入信號。
附圖簡述本發明參考下列附圖描述，其中相同的參考號代表本質上類似的單元圖1為現有技術的顯示器驅動電路框圖；圖2為圖1所示顯示器的示例性像素單元的框圖；圖3為用於圖1所示顯示器驅動電路的操作碼錶；圖4為表示圖1所示顯示器驅動電路控制的定時圖；
圖5為按照本發明，顯示器驅動電路的一個實施例的框圖；圖6為用於圖5所示顯示器驅動電路的操作碼錶；圖7為表示圖5所示顯示器驅動電路控制的定時圖；圖8為按照本發明，顯示器驅動電路的第二實施例的框圖；圖9為按照本發明，顯示器驅動電路的第三實施例的框圖；圖10為圖9所示顯示器驅動電路一行像素單元的框圖；圖11為按照本發明，顯示器驅動電路的第四實施例的框圖；圖12為圖11所示顯示器驅動電路一行像素單元的框圖；圖13為按照本發明，顯示器驅動電路的第五實施例的框圖。
詳細描述本專利申請與下列於1997年11月14日共同待審的美國專利申請相關，並轉讓給共同受讓人，每一個其全部內容在此被引用參考De-Centered Lens Group For Use In An Off-Axis Projector(用於離軸投影機的分散透鏡組)，序列號08/970,887,Matthew F.Bone和Donald Griffin.Koch；System And Method For Reducing Peak Current And BandwidthRequirements In A Display Driver Circuit(降低顯示器驅動電路中峰值電流和頻寬要求的系統和方法)，序列號08/970,665,Raymond Pinkham,W.SpencerWorlev, Ⅲ,Edwin Lyle Hudson，和John Gray Campbell；System And Method For Using Forced State To Improve Gray ScalePerformance Of A Display(使用強迫狀態改善顯示器格雷比例性能的系統和方法)，序列號08/970,878,W.Spencer Worley,Ⅲ和Raymond Pinkham；以及System And Method For Data Planarization(數據平面化的系統和方法)，序列號08/970,307,William Weatherford,W.Spencer Worley, Ⅲ和WingChow。
該專利申請也與序列號為08/901,059，由Raymond Pinkham所著題為「Replacing Defective Circuit Elements By Column And Row Shifting In A FlatPanel Display(在平板顯示器中用列和行移位來替代有缺陷電路單元)」，於1997年7月25日提交的共同待審的美國專利申請有關，並轉讓給共同受讓人，每一個其全部內容在此被引用參考。
本發明通過實現內部行序列器克服了與現有技術相關的問題，以降低峰值電流和系統接口頻寬要求。在下列描述中，為了徹底地理解本發明，提出了大量特定的細節(例如，操作碼指令，數據和地址總線位寬，顯示器中像素的組織和數目)。但是本領域技術人員應認識到本發明在實踐上可脫離這些特定的細節。在其它情況下，公知的顯示器驅動技術(如脈寬調製)的細節和電路已被省略，以免不必要地使本發明含糊不清。
圖5表示顯示器驅動電路500，用於驅動包含排列成768行和1024列的像素單元陣列的顯示器502。顯示器驅動電路500包含行解碼器504，行序列器506，行地址寄存器508，寫入保持寄存器510，指針512，指令解碼器514，反置邏輯516，定時發生器518，和輸入緩衝器520,522，和524。驅動電路500經SCLK端子526接收時鐘信號，經反置(INV)端子528接收反置信號，經32位系統數據總線530接收數據和地址和經2位操作碼總線532接收操作指令，全部來自於一未示出的系統(如計算機，視頻信號源等)。定時發生器518通過本領域公知的方法產生定時信號，經時鐘信號線(未示出)把這些定時信號提供給驅動電路500的各個部件，以協調各個部件的操作。
反置邏輯516經INV端子528和緩衝器520接收來自系統的反置信號，並經系統數據總線530和緩衝器522接收來自系統的數據和地址。反置邏輯516在32位內部數據總線534上聲明接收的數據和地址以響應第一反置信號(INV)。反置邏輯516在內部數據總線534上聲明接收數據的補碼以響應第二反置信號(INV)。內部數據總線534提供聲明的數據給寫入保持寄存器510，和經32根線中的10根提供聲明的地址給行地址寄存器508。
指令解碼器514經操作碼總線532和緩衝器524接收來自系統的操作碼指令，並且，經內部控制總線536把控制信號提供給行序列器506，行地址寄存器508，寫入保持寄存器510，和指針512以響應接收的指令。
本領域技術人員將認為寫入保持寄存器510，指針512，反置邏輯516，和緩中器520及522一起起著數據處理裝置550的作用，用於接收來自系統的數據，累積和格式化數據，並提供數據給顯示器502。行解碼器504，行序列器506，和行地址寄存器508一起起著行選擇裝置560的作用，用於選擇顯示器502的一行，由數據處理裝置550提供的數據被寫入其中。指令解碼器514起著指令裝置的作用，用於接收來自系統的操作碼，及控制和協調數據處理裝置550和行選擇裝置560以響應接收的操作碼指令。
圖6表示表600，其列出了用於顯示器驅動電路500的操作碼指令。每個操作參考圖5作出解釋。操作碼(00)對應無操作指令，指令解碼器514不對其作出響應。為了響應系統在系統數據總線530上聲明數據和在操作碼總線532上聲明數據寫入命令(01)，指令解碼器514在控制總線536上聲明控制信號，導致寫入保持寄存器510經內部數據總線534，把聲明的數據裝載進寫入保持寄存器510的第一部分。因為內部數據總線534僅為32位寬，需要32個數據寫入命令(01)把一整行(1024位)數據裝載進寫入保持寄存器510。指針512經一束線537提供地址給寫入保持寄存器510，地址指示數據寫入其中的寫入保持寄存器510的部分。當執行每個相繼的數據寫入命令(01)時，指針512對在線537上聲明的地址加一以指示寫入保持寄存器510的下一個32位部分。
為了響應系統在系統數據總線530上聲明初始行地址和在操作碼總線532上聲明裝載行地址命令(11)，指令解碼器514在控制總線536上聲明控制信號，導致行地址寄存器508儲存初始行地址，並經地址線538提供初始行地址給行序列器506。然後，為了響應系統在操作碼總線532上聲明陣列寫入命令(10)，指令解碼器514在控制總線536上聲明控制信號，導致寫入保持寄存器510在1024個數據輸出端子540(耦合到顯示器502的數據輸入端子)上聲明1024位儲存的數據，和導致行序列器506在第二地址線542上聲明初始的行地址。為了響應在地址線542上聲明的初始行地址，行解碼器504解碼初始行地址，和在與解碼的初始行地址對應的768根字線544的一條上聲明寫入信號。在相應字線上聲明的寫入信號導致在數據輸出端子540上聲明的數據被鎖進顯示器502對應的像素單元行。
為了響應接續的陣列寫入命令，行序列器506產生基於初始行地址的一系列行地址，並在地址線542上聲明該系列行地址。為了響應在地址線542上聲明的該系列行地址，行解碼器504解碼每個行地址並在相應的一條字線544上聲明寫入命令。
在可選實施例中，行序列器506可配置成提供任何期望系列的選擇線地址。例如，該系列可連續地重複其自身，或僅行進預定數目的地址然後停止。另外，該系列可以以某些設定值(如1,2，或3)增加或減少，或遵隨某些其它預定的順序。
在一可選實施例中，陣列寫入命令還起到數據寫入命令的作用。因為系統數據總線530在陣列寫入命令期間未使用，系統數據總線530可被用來裝載下一32位數據，以響應陣列寫入命令。這有益於減少必須在寫入保持寄存器510中裝載整行數據的數據寫入命令。特別是，在該可選實施例中，與32個數據寫入命令相反，需要一個陣列寫入命令和31個數據寫入命令。
圖7是表示系統如何將數據裝入驅動器電路500、並且將所裝入的數據寫到顯示器502的定時圖，在第一SCLK周期期間，系統聲明裝載行地址命令(11)，導致行地址寄存器508裝載在系統數據總線530上聲明的行地址(RA)。在下一32個SCLK周期期間，系統在操作碼總線532上聲明數據寫入命令(01)，並且在系統數據總線530上聲明數據，導致32(0-31)個四字節數據被裝入寫保持寄存器510，每個四字節數據由32位構成。因此，32個四字節數據在寫入保持寄存器510中構成了一整行的數據(1024位)。在下一時鐘周期期間，系統在操作碼總線532上聲明了陣列寫入命令(10)，導致裝入的數據被寫入顯示器502。在下一32個時鐘周期期間，第二行數據被裝入寫入保持寄存器510，然後用單個陣列寫入命令(10)寫入顯示器502。
注意，系統不需要裝載第二個行地址以把第二行數據寫入顯示器502。這是因為行序列器506產生與接續的陣列寫入命令相應的接續的行地址。因此，一旦裝入了初始行地址，就不需要進一步裝載行地址，除非進來的數據失序。內部產生的行地址有益於降低系統接口頻寬要求(即，省去了加載行地址周期)。
圖8為按照本發明的可選顯示器驅動電路800的框圖。驅動電路800類似於驅動電路400，除了寫入保持寄存器510被寫入保持寄存器510A替換、以及加入了數據路徑序列器802、數據路由器804之外。數據路徑序列器802產生一系列數據路徑地址，並且經地址線806提供地址給寫入保持寄存器510A和數據路由器804。與一次一整行(1024位)不同，寫入保持寄存器510A在第一數據傳輸線808上輸出數據，一次96位。數據路由器804接收在數據傳輸線808上聲明的數據，通過在相應的第二個1024數據傳輸線810(耦合到顯示器502的數據輸入線)上聲明數據，把數據指向顯示器502適當的子行。
數據路徑序列器802如下協調寫入保持寄存器510A和數據路由器804的行動。為了響應系統在操作碼總線532上聲明的陣列寫入命令(10)，指令解碼器514在控制總線536上聲明控制信號，導致數據路徑序列器802在地址線806上聲明第一路徑地址。為了響應在地址線806上聲明的第一路徑地址，寫入保持寄存器510A在數據傳輸線808上聲明一行數據的第一部分(96位)。並且為了響應在地址線806上聲明的第一行地址，數據路由器804有選擇地把地址線806與數據傳輸線810的第一子集相耦合，把數據指向顯示器502的第一子行。本領域技術人員將認為數據路由器804起著多路復用器的作用。
在一個特定實施例中，寫入保持寄存器510A和數據路由器804集成在單個單元內。在該實施例中，集成的寫入保持寄存器的每個存儲單元耦合到一條數據傳輸線810。數據路由在控制級執行，伴隨集成的寫入保持寄存器有選擇地在數據傳輸線810的序列子集上聲明數據，以響應由數據路徑序列器802提供的數據路徑地址。
回想起陣列寫入命令(10)也引起寫入信號在被選擇的一條字線544上被聲明。因此，由路由器804指引的數據僅被寫入選擇的行的第一子行。而且，本領域技術人員將理解寫入信號不會干擾被選行剩餘子行中的數據，因為儘管聲明了寫入信號，只要其數據線未被驅動(即數據被數據路由器804指向了鎖存器)，SRAM鎖存器通常保持其數據。
由數據路徑序列器802產生的序列數據路徑地址引起寫入保持寄存器510A在數據傳輸線808上輸出數據行的順序部分，其由路由器804指向顯示器502的順序子行。特別是，為了響應單陣列寫入命令，數據路徑序列器輸出一系列數據路徑地址，包括顯示器502每個子行的一個地址，以使一整行數據寫入顯示器502的被選行。
本領域技術人員將認為寫入保持寄存器510A，指針512，數據路徑序列器802，數據路由器804，反置邏輯516，及緩衝器520和522共同起著從系統接收數據，累積和格式化數據，並把數據提供給顯示器502的數據處理裝置850的作用。指令解碼器514起著從系統接收操作碼指令，和控制與協調數據處理裝置850和行選擇裝置560的指令裝置作用以響應接收的操作碼指令。
一次把數據寫入顯示器502的一部分行本質上降低了對驅動電路800和顯示器502的峰值電流要求。本領域技術人員將認為取得了本發明的優點，不管採用了多少個子行。明顯地，子行的數目越大，對峰值電流要求的降低越大。在受限制的情況下，子行的數目等於每行中像素的數目，所以每個像素構成了一個子行，並被單獨地寫入。
一次把數據寫入顯示器502的一部分行也允許顯示器驅動電路800驅動具有相對長寫入恢復時間(要求數據線在序列寫入執行之前穩定的時間)的顯示器，有利於消除顯示器502中對數據線恢復電路的需要。例如，如果數據一次寫入顯示器一行，顯示器驅動電路必須在數據寫入下一行之前等待整個寫入恢復時間，以使其不幹擾把數據鎖存進前一行。相反，因為顯示器驅動電路800以子行的方式(即一次96位)把數據寫入顯示器502，顯示器502的寫入恢復時間可為l1倍長。這是因為在第一個子行被寫入之後，其它10個子行(該行餘下的子行)寫入在下行的第一個子行寫入之前出現。結果是，數據可以以遠大於(即大於11倍)顯示器502的寫入恢復時間所不能允許的速率記入顯示器驅動電路800。
在該特定實施例中，每個子行包含96位。結果是地址線806包含至少4位，以尋址11個子行。注意11個96位子行等於總共1056位，非1024位。然而這沒有表明一個問題，因為額外的位在最後的子行數據傳送期間只不過不使用。如上所指，可採用任意數目的子行(例如，2個512位子行，4個256位子行，8個128位子行等。)。
在一可選實施例中，為了數據路徑序列器802產生一系列數據路徑地址，不需要陣列寫入命令。相反，數據路徑序列器802內含計數器，計數在控制總線536上由指令解碼器514聲明的數據加載控制信號的數目，相應地對地址線806上的數據路徑地址加一。例如，在第三個四字節數據加載進寫入保持寄存器510A後，數據路徑序列器802在地址線806上聲明第一個數據路徑地址，導致寫入保持寄存器510A在數據傳送線808上聲明頭三個四字節數據。隨後，數據路徑序列器802對跟隨加載的每個第三四字節數據的數據路徑地址加一，導致寫入保持寄存器510A在數據傳送線808上聲明每組三個四字節數據。當計數器指示該行的最後一個數據已加載進寫入保持寄存器510A，數據路徑序列器802對數據路徑地址加一，導致寫入保持寄存器在數據傳送線808上聲明最後的數據，然後數據路徑序列器802復位。為了消除對陣列寫入命令的需要，行序列器506必須也計數在控制總線536上由指令解碼器514聲明的數據加載控制信號的數目，並在一行的最後的數據被傳送出寫入保持寄存器510A之後對行地址加一。消除對陣列寫入命令的需要有助於減少對顯示器驅動電路800和系統之間接口頻寬的要求。
在一特定可選實施例中，其中記出(clock out of)寫入保持寄存器510A的所有組數據具有相同的大小，數據路徑序列器802不需要有復位能力，可以為一簡單的除n計數器，當最後的數據被加載時回落到原始地址。例如，如果數據一次記出寫入保持寄存器510A 128位，則所有組數據具有相同的大小(128×8=1024)。數據路徑序列器802因此可簡單地為一2位除以4計數器，後隨一3位除以8計數器。在最後的數據加載後，三位地址從(111)回落到(000)。可選地，數據路徑序列器802可與指針512組合在一起。
圖9表示按照本發明的另一可選顯示器驅動電路900。顯示器驅動電路900設計成驅動顯示器902，其中每行被分成數個子行，每個子行由2304根字子線904單獨的一條服務。如字子線的數目所示，顯示器902中768行像素的每行可分成3個子行。本領域技術人員將認為可採用其它數目的子行，只要每個由單獨的字子線服務。
顯示器驅動電路900類似於顯示器驅動電路800，除行序列器506由子行序列器906替換，和行解碼器504由子行解碼器908替換之外。為了響應陣列寫入命令(10)，子行序列器906從行地址寄存器508接收初始行地址，把初始行地址轉換成初始子行地址(例如，在指定行的第一個子行)，經地址線910把子行地址提供給子行解碼器908。子行解碼器908解碼初始子行地址並在對應的一條字子線904上聲明寫入信號。下一步，子行序列器906對地址線910上的地址加一，繼而聲明與初始行地址對應的該行每個子行的地址。子行解碼器908解碼每個子行地址並在對應的一條字子線904上聲明寫入信號。因此，子行解碼器908，子行序列器906，和行地址寄存器508共同起著子行選擇裝置960的作用，以選擇由數據處理裝置850提供的數據寫入其中的顯示器902的一個子行。進而，本領域技術人員將理解數據路徑序列器802，數據路由器804，和寫入保持寄存器510A可由顯示器驅動電路900中寫入保持寄存器510替換，因為寫入信號一次提供給僅一個子行。
圖10表示顯示器902像素單元的示範性行1000，包含3個子行1002，1004，和1006，每個耦合到對應的一條字子線904(a-c)。如圖2所示，每個像素單元由一對數據線服務，但是數據線未示於圖10中，以不必要地模糊附圖。驅動電路900通過順序地在字子線904(a-c)上聲明寫入信號，把一行數據加載進行1000的像素單元，這樣一次加載一子行到行中。
圖11表示按照本發明的，用於驅動顯示器1102的另一可選顯示器驅動電路1100。顯示器1102類似於顯示器502，除每行被分成3個子行，每個子行由一條字線544和一條字子線1104(a-c)服務之外。如下參考圖12所解釋的，當寫入信號同時在字線和與特定子行相關的字子線上聲明時，數據寫入特定子行。
顯示器驅動電路1100本質上類似於顯示器驅動電路800，除增加了子行序列器1106和子行解碼器1108之外。子行序列器1106產生一系列子行地址，經地址線1110把地址傳給子行解碼器1108，其解碼每個地址並在對應的一條字子線1104(a-c)上聲明寫入信號。
行序列器506和子行序列器1106共同操作，順序地把數據寫入顯示器1102的子行。為了響應系統在操作碼總線532上聲明陣列寫入命令(10)，指令解碼器514在控制總線536上聲明控制信號，導致行序列器506產生一系列選擇線地址，如上參考圖5所述。由指令解碼器514聲明的控制信號也引起子行序列器1106產生一系列子行地址。該系列行地址同步於該系列子行地址，以如下方式把數據寫入一行像素單元。行序列器506在地址線542上聲明初始行地址，導致行解碼器504在初始的一條字線544上聲明寫入信號。同時，子行序列器1106在地址線1110上聲明初始子行地址，導致子行解碼器1108在字子線1104(a)上聲明寫入信號。兩個並發的寫入信號引起初始行的第一個子行被更新。下一步，當初始行地址仍然被行序列器506聲明時，子行序列器1106順序地在地址線1110上聲明下兩個子行地址，導致子行解碼器1108在字子線1104(b)和1104(c)上聲明寫入信號，繼而把數據寫入初始行的第二和第三子行。當行序列器506聲明該系列每個接續的行地址，子行序列器重新聲明該系列的子行地址，因而把數據寫入顯示器1102的每行，一次一個子行。所以，子行解碼器1108，子行序列器1106，行解碼器504，行序列器506，和行地址寄存器508共同起著子行選擇裝置1160的作用，用於選擇顯示器1102的一個子行，由數據處理裝置850提供的數據寫入其中。
該系列行地址在SCLK一級同步於該系列的子行地址。特別是，公共的控制信號通過行序列器506和子行序列器1106開始聲明第一個地址。聲明初始地址之後，子行序列器1106以每個時鐘周期的速率聲明該系列子行地址中的下一地址，其中行序列器506僅在接收了下一陣列寫入命令之後聲明在該系列行地址中下一地址。類似地，由數據路徑序列器802產生的該系列數據路徑地址同步於該系列子行地址，所以適當的數據路由到適當的子行，與寫入信號相一致。
本領域技術人員將認為有很多其它方法把該系列行地址與該系列子行地址同步。例如，在一可選實施例中，子行序列器1106和行序列器506由單個序列器替換，其產生12位地址，最低2位提供給子行解碼器1108且最高10位提供給行解碼器504。然後，當12位地址加一時，每個相繼的行一次更新一個子行。
圖12表示顯示器1102像素單元的一行1200(r)的組織。行1200(r)包含3個子行像素單元1202(a-c)，3個與門1204，和3個局部字線1206。每個與門1024第一個輸入端耦合到字線544(r)，第二個輸入端耦合到相關的一條字子線1104(a-c)，和輸出端耦合到相關的一條局部字線1206。為了響應在其第一和第二輸入端上由字線544(r)和相關的字子線1104聲明的寫入信號，每個與門1204在相關的局部選擇線1206上聲明寫入信號。
本領域技術人員將理解像素單元行分成較大或較小數目的子行。在受限制的情況下，子行的數目等於每行中像素的數目，每個像素構成一子行。
圖13表示按照本發明的另一可選顯示器驅動電路1300。顯示器驅動電路1300類似於顯示器驅動電路800，除顯示器驅動電路1300的數據路徑序列器1302經線537，從指針512接收輸入而不是從指令解碼器514，並且可選地，行序列器506A經線537從指針512也接收輸入之外。數據路徑序列器1302包含一個計數器，其計數在線537上由指針512聲明的地址中的變化，並且相應地更新數據線806上聲明的數據路徑地址。行序列器506A配置成計數在控制總線536上聲明的數據加載控制信號，或者可選地，計數在線537上由指針512聲明的地址中的變化，並且相應地對地址線542上聲明的行地址加1。在一可選實施例中，數據路徑序列器1302包含一個解碼器，其解碼在線537上由指針512聲明的地址，並且相應地更新地址線806上聲明的數據路徑地址。在任一情況下，不需要把數據從寫入保持寄存器510A寫入顯示器502中的陣列寫入命令。
本領域技術人員將認為，寫入保持寄存器510A、指針512、數據路徑序列器1302、數據路由器804、反置邏輯516、及緩衝器520和522共同起著數據處理裝置1350的作用，用於從系統接收數據，累積和格式化數據，並且把數據提供給顯示器502。行解碼器504、行序列器506A、和行地址寄存器508共同起著行選擇裝置1360的作用，用於選擇顯示器502的一行，由數據處理裝置1350提供的數據被寫入其中。指令解碼器514起著指令裝置的作用，用於從系統接收操作碼指令，並且控制和協調數據處理單元1350和行選擇裝置1360，以響應接收的操作碼指令。
完整地描述了本發明的特定實施例。許多描述的特徵在不脫離本發明範圍的情況下可被替換、修改或省略。例如，本領域技術人員將認為通過提供具有能產生適當地址系列和對應數目的字線(或子線)，此處描述的實施例可被修改成驅動具有較大或者較小行(或子行)數目的顯示器。
權利要求
1.一種顯示器驅動電路，用於從系統接收數據和數據加載指今，並且用於驅動具有多個數據輸入線和第一多個字線的顯示器，每個字線與所述顯示器的一部分相關，以使在所述字線上聲明的寫入信號引起在所述數據輸入線上聲明的數據被加載進所述顯示器所述的相關部分，所述顯示器驅動電路包括數據處理裝置，對所述數據加載指令作出響應，並且一旦接收了所述每個數據加載指令進行操作，以從所述系統接收第一預定量的數據，累積所述數據，並且當第二預定量的數據被累積時，在所述顯示器的所述數據輸入線上聲明累積的數據；和顯示器部分選擇裝置，用於接收所述數據加載指令，並且用於產生導致數據對加載進所述顯示器的所述相關部分的寫入信號，所述顯示器部分選擇裝置操作，在第一所述字線之一上聲明第一寫入信號，導致在所述數據輸入線上初始聲明的數據被加載進所述顯示器的相關部分，並且從所述數據加載指令確定何時第三預定量數據在所述數據輸入線上相繼聲明，並且為了對其響應，在與所述顯示器的第二部分相關的第二字線上聲明第二寫入信號，此後所述顯示器部分選擇裝置繼續每次確定第三預定量的數據已經在所述數據輸入線上被相繼地聲明，並且為了對其響應，在與所述顯示器的接續部分相關的接續字線上聲明後續的寫入信號，直到接收了所有進入的數據。
2.如權利要求1所述的顯示器驅動電路，其中所述顯示器部分選擇裝置包括行序列器，響應於所述數據加載指令，並且操作提供一系列行地址，所述的行序列器提供每個接續的行地址，以響應於接收的第一預定量的所述數據加載指令；和行解碼器，響應於所述系列的行地址，並且操作，在對應於每個所述行地址的第一多根字線之一上聲明寫入信號。
3.如權利要求2所述的顯示器驅動電路，其中所述顯示器部分選擇裝置進一步包括行地址寄存器，操作提供初始行地址給所述行序列器。
4.如權利要求3所述的顯示器驅動電路，其中所述行地址寄存器，響應於來自所述系統的加載行地址指令，可進一步操作從所述系統接收另一初始行地址和把所述另一初始行地址提供給所述行序列器。
5.如權利要求4所述的顯示器驅動電路，其中所述行序列器，響應於所述加載行地址指令和所述另一初始行地址，操作提供起始於所述另一初始行地址的一系列新行地址。
6.如權利要求2所述的顯示器驅動電路，其中所述顯示器進一步包含第二多個地址線，其每一個與所述顯示器的一部分相關，以致在所述第一多個字線之一上和在所述第二多個字線之一上同時聲明寫入信號導致在所述數據輸入線上聲明的數據加載進所述顯示器的特定部分，並且其中所述顯示器部分選擇裝置進一步包括子行序列器，響應於所述數據加載指令並且操作提供一系列子行地址，所述子行序列器提供每個相繼的子行地址以響應接收的第二預定數目的所述數據加載指令；和子行解碼器，響應於所述系列的子行地址，並且操作，在與每個所述子行地址對應的所述第二多個字線之一上聲明寫入信號。
7.如權利要求1所述的顯示器驅動電路，其中所述顯示器部分選擇裝置包括子行序列器，響應於所述數據加載指令，並且操作提供一系列子行地址，所述子行序列器提供每個相繼的子行地址以響應接收的預定數目的所述數據加載指令；和子行解碼器，響應於所述系列子行地址，並且操作，在與每個所述子行地址對應的所述第一多個字線之一上聲明寫入信號。
8.如權利要求1所述的顯示器驅動電路，其中所述數據處理裝置在所述數據輸入線上聲明累積的數據以響應接收第一預定數目的所述數據加載指令。
9.如權利要求8所述的顯示器驅動電路，其中所述數據處理裝置包括指針，響應於所述數據加載指令並且操作提供一系列寄存器部分地址，所述指針提供每個相繼的寄存器部分地址以響應接收的一個所述數據加載指令；數據路徑序列器，響應於所述數據加載指令並且操作提供一系列路徑地址，所述數據路徑序列器提供每個相繼的路徑地址以響應接收的所述第一預定數目的所述數據加載指令；寄存器，響應於所述系列寄存器部分地址和所述數據加載指令，並且操作從所述系統接收所述數據並在對應於所述寄存器部分地址的所述寄存器部分中存儲所述數據，所述寄存器進一步響應所述數據路徑地址並且操作提供來自與所述數據路徑地址對應的所述寄存器部分組的累積數據。
10.如權利要求9所述的顯示器驅動電路，進一步包括數據路由器，響應於所述系列數據路徑地址並且操作從所述寄存器部分的所述組接收所述累積數據，並且在與所述數據路徑地址相應的所述數據線組上聲明所述累積的數據。
11.如權利要求9所述的顯示器驅動電路，其中所述數據路徑序列器包括計數器，用於計數所述數據加載指令。
12.如權利要求11所述的顯示器驅動電路，其中所述計數器包括一被n除的計數器。
13.如權利要求8所述的顯示器驅動電路，其中所述數據處理裝置包括指針，響應於所述數據加載指令並且操作提供一系列寄存器部分地址，所述指針提供每個相繼的寄存器部分地址以響應接收一個所述數據加載指令；數據路徑序列器，響應於所述系列寄存器部分地址並且操作提供一系列路徑地址，所述數據路徑序列器提供每個相繼的路徑地址以響應接收第一預定數目的所述寄存器部分地址；寄存器，響應於所述系列寄存器部分地址和所述數據加載指令，並且操作從所述系統接收所述數據並在對應於所述寄存器部分地址的所述寄存器部分中存儲所述數據，所述寄存器進一步響應所述數據路徑地址並且操作提供來自與所述數據路徑地址對應的所述寄存器部分組的累積數據。
14.如權利要求13所述的顯示器驅動電路，其中所述數據路徑序列器包括計數器，用於計數所述寄存器部分地址。
15.如權利要求14所述的顯示器驅動電路，其中所述計數器包括一被n除的計數器。
16.如權利要求13所述的顯示器驅動電路，其中所述數據路徑序列器包括解碼器，用於解碼所述寄存器部分地址以產生所述數據路徑地址。
17.如權利要求13所述的顯示器驅動電路，其中所述顯示器部分選擇裝置包括行序列器，響應於所述系列寄存器部分地址並且操作提供一系列行地址，所述行序列器提供每個相繼的行地址以響應接收第三預定數目的所述寄存器部分地址；和行解碼器，響應於所述系列行地址並且操作在與每個所述行地址對應的所述第一多個字線之一上聲明寫入信號。
18.如權利要求1所述的顯示器驅動電路，其中在最後一根所述字線上聲明寫入信號後，並且響應於確定所述第三預定量數據已順序地在所述數據輸入線上聲明，所述顯示器部分選擇裝置在所述第一所述字線之一上聲明另一寫入信號。
19.如權利要求18所述的顯示器驅動電路，其中所述第一所述字線之一對應所述顯示器的頂端部分並且所述的最後一條所述字線對應所述顯示器的底端。
20.在一顯示器驅動電路中，其用於從系統接收數據字和數據加載指令，和用於驅動具有多個數據輸入線和第一多個字線的顯示器，每根字線與所述顯示器的一部分相關以使在所述字線上聲明的寫入信號導致在所述數據輸入線上聲明的數據被加載進所述顯示器的所述相關部分，用於驅動所述顯示器的方法包括步驟在所述字線之一上聲明第一寫入信號；從所述系統接收數據加載指令；從所述系統接收第一預定量數據以響應每個所述數據加載指令；累積所述數據；每次第二預定量數據累積到時，在所述數據輸入線上聲明累積的數據；從所述數據加載指令確定何時第三預定量數據已被順序地在所述數據輸入線上聲明；和每次所述第三預定量數據已在所述數據輸入線上被聲明時，在與所述顯示器的相繼部分相關的相繼字線上聲明相繼的寫入信號。
21.如權利要求20所述的驅動顯示器方法，其中每次所述第三預定量數據已在所述數據輸入線上被順序聲明時，所述在與所述顯示器的相繼部分相關的相繼字線上聲明相繼的寫入信號的步驟包括產生一系列行地址，每個行地址被產生以響應接收第一預定量的所述數據加載指令；解碼每個行地址；和在與每個解碼行地址相應的所述第一多個字線之一上聲明寫入信號。
22.如權利要求21所述的驅動顯示器方法，其中所述產生一系列行地址的步驟包括接收第一初始行地址；和產生基於所述第一初始行地址的一系列行地址。
23.如權利要求22所述的方法，其中產生一系列行地址的步驟進一步包括接收另一初始行地址；和產生基於所述另一初始行地址的另一系列行地址。
24.如權利要求21所述的方法，其中所述顯示器進一步包括第二字線，其每個與所述顯示器的部分相關，以使在所述第一多個字線之一上和在所述第二多個字線之一上同時聲明寫入信號導致在所述數據輸入線上聲明的數據加載進所述顯示器的特定部分，所述方法進一步包括步驟產生一系列子行地址，產生的每個子行地址響應於接收的第二預定量的所述數據加載指令；解碼每個子行地址；和在與每個解碼的子行地址相應的所述第二多個字線之一上聲明寫入信號。
25.如權利要求20所述的方法，其中每次所述第三預定量數據已在所述數據輸入線上被順序聲明時，所述在與所述顯示器的相繼部分相關的相繼字線上聲明相繼的寫入信號的步驟包括產生一系列子行地址，每個子行地址被產生以響應接收的預定量的所述數據加載指令；解碼每個子行地址；和在與每個解碼子行地址相應的所述第一多個字線之一上聲明寫入信號。
26.如權利要求20所述的方法，其中每次第二預定量數據被累積時在所述數據輸入線上聲明累積數據的步驟包括確定何時預定量數據加載指令已被接收；和每次所述預定量數據加載指令被接收時，在所述數據輸入線上聲明累積的數據。
27.如權利要求26所述的方法，其中累積所述數據的所述步驟包括產生一系列寄存器部分地址，每個相繼寄存器部分地址被產生以響應接收一個所述數據加載指令；和在相應於一個所述寄存器部分地址的寄存器的部分衝存儲每個第一預定量數據。
28.如權利要求27所述的方法，其中每次第二預定量數據被累積時在所述數據輸入線上聲明累積數據的步驟包括產生一系列數據路徑地址，每個相繼數據路徑地址被產生以響應接收的第一預定量的所述數據加載指令；和從與所述數據路徑地址相應的所述寄存器部分的組中提供累積的數據。
29.如權利要求27所述的方法，其中每次第二預定量數據被累積時在所述數據輸入線上聲明累積數據的步驟進一步包括步驟在與所述數據路徑地址相應的所述數據線組上聲明所述累積的數據。
30.如權利要求27所述的方法，其中其中每次第二預定量數據被累積時在所述數據輸入線上聲明累積數據的步驟包括產生一系列數據路徑地址，每個相繼數據路徑地址被產生以響應接收的第一預定量的所述寄存器部分地址；和從與所述數據路徑地址相應的所述寄存器部分組中提供累積的數據。
31.如權利要求30所述的驅動顯示器方法，其中每次所述第三預定量數據已在所述數據輸入線上被順序聲明時，所述在與所述顯示器的相繼部分相關的相繼字線上聲明相繼的寫入信號的步驟包括產生一系列行地址，每個行地址被產生以響應接收的第二預定量的所述寄存器部分地址；解碼每個行地址；和在與每個解碼行地址相應的所述第一多個字線之一上聲明寫入信號。
全文摘要
一種顯示器驅動電路(1100),包括:字線序列器,用於提供一系列行地址;行解碼器(504),用於解碼每個行地址,並且在相應的多個輸出端之一上聲明寫信號。一可選數據路徑序列器(802),提供可選數據路由器(804)使用的一系列路徑地址,用於路由到特定的顯示器(1102)子行的數據。此外,可選子行序列器(1106)給可選子行解碼器(1108)提供一系列子行地址,其解碼每個子行地址,並且在相應的第二多個輸出端之一上聲明寫信號。在各種實施例中,行序列器(506)、子行序列器(1106)、和/或數據路徑序列器(802)響應於來自系統的數據加載指令,使得沒有獲得陣列寫指令將數據寫到顯示器(1102)。
文檔編號G09G3/36GK1302423SQ99806528
公開日2001年7月4日 申請日期1999年3月22日 優先權日1998年3月25日
發明者約翰·G·坎貝爾, 埃德溫·L·赫德森 申請人:奧羅拉系統公司