半導體器件、製造半導體器件的方法以及電子裝置的製作方法
2023-11-11 20:16:17 2
專利名稱：半導體器件、製造半導體器件的方法以及電子裝置的製作方法
半導體器件、製造半導體器件的方法以及電子裝置相關申請的交叉引用通過引用將2011年6月28日提交的包括說明書、權利要求、附圖和摘要的日本專利申請No. 2011-143100的公開整體併入這裡。
發明內容
本發明涉及ー種具有垂直電晶體的半導體器件、製造半導體器件的方法以及電子裝置。
背景技術：
半導體器件包括具有垂直電晶體的半導體器件。垂直電晶體例如用在控制高電流 的器件中。日本專利特開公開No. 2005-86140描述了垂直MOS電晶體的柵電極覆蓋有NSG膜和BPSG膜的堆疊膜或者PSG膜和BPSG膜的堆疊膜。日本專利特開公開No. 2002-280553描述了垂直MOS電晶體的柵電極覆蓋有諸如BPSG膜的絕緣膜。日本專利特開公開No. 2000-183182描述了 CMOS器件覆蓋有氧化物膜、氮化矽膜和BPSG膜的堆疊膜，但是這是涉及平面電晶體的技木。在該技術中，氮化矽膜用於防止溼氣擴散。
發明內容
要求垂直電晶體具有的特性之一是柵極絕緣膜的隨時間的耐介電擊穿(TDDB )性。另ー方面，對於垂直電晶體還要求閾值電壓較小變化。根據本發明的一方面，提供了一種半導體器件，包括半導體襯底；漏極層，其形成到半導體襯底並且位於半導體襯底的背面側上；柵極絕緣膜，其形成在於半導體襯底的表面形成的凹部的內壁上；柵電極，其掩埋在凹部中並且柵電極的上端低於半導體襯底的表面；源極層，其在表面側上形成到半導體襯底；第一絕緣膜，其形成在柵電極上，並且膜的上表面高於半導體襯底的表面；以及低透氧絕緣膜，其形成在第一絕緣膜上並且具有比第一絕緣膜的透氧性低的透氧性。作為發明人研究的結果，發現了當柵電極的上端低於半導體襯底的表面時，通過在柵電極上形成絕緣膜並且然後在絕緣膜上應用利用氧化氣氛的處理，提高了耐TDDB性耐TDDB性。認為氧經由柵極絕緣膜上的絕緣膜到達柵極絕緣膜的沒有被柵電極覆蓋的區域並且緻密該區域中的柵極絕緣膜。另ー方面，還發現了當絕緣膜允許氧通過其過度透過時，柵極絕緣膜的厚度變化。當柵極絕緣膜的厚度變化時，這導致垂直電晶體的閾值電壓的波動。根據本發明，在第一絕緣膜上形成低透氧絕緣膜。這能夠抑制氧通過該絕緣膜的過度透過。根據本發明的另一方面，提供了一種製造半導體器件的方法，包括將凹部形成到半導體襯底的表面，該半導體襯底在背面側上具有漏極層；在凹部的內壁上形成柵極絕緣膜；將柵電極掩埋在凹部中，使得柵電極的上端低於半導體襯底的表面；在表面側上將源極層形成到半導體襯底；在柵電極上形成第一絕緣膜，使得該絕緣膜的上表面高於半導體襯底的表面；在第一絕緣膜上形成低透氧絕緣膜，該低透氧絕緣膜具有比第一絕緣膜的透氧性低的透氧性；以及從低透氧絕緣膜上方並且從半導體襯底上方應用利用氧化氣氛的處理。根據本發明的又一方面，提供了一種電子裝置，其具有半導體器件，該半導體器件用於控制到負載的電源供給，該負載由從電源提供的功率驅動，其中半導體器件包括半導體襯底；漏極層，其形成到半導體襯底並且位於半導體襯底的背面側上；柵極絕緣膜，其形成在於半導體襯底形成的凹部的內壁上；柵電極，其掩埋在凹部中並且柵電極的上端低於半導體襯底的表面；源極層，其在表面側上形成到半導體襯底；第一絕緣膜，其形成在柵電極上，並且膜的上表面高於半導體襯底的表面；低透氧絕緣膜，其形成在第一絕緣膜上並且具有比第一絕緣膜的透氧性低的透氧性；以及層間絕緣膜，其形成在低透氧絕緣膜上和半導體襯底上。根據本發明的方面，能夠提高垂直電晶體的耐TDDB性並且還能夠抑制閾值電壓的波動。
圖I是示出根據第一實施例的半導體器件的構造的橫截面圖；圖2A是示出用於第一絕緣膜和低透氧絕緣膜的位置的放大視圖；圖2B是示出比較實施例中用於第一絕緣膜和低透氧絕緣膜的位置的視圖；圖3是垂直型MOS電晶體的平面圖；圖4是示出垂直MOS電晶體和感測垂直電晶體之間的關係的電路圖；圖5是示出柵電極、p型源極層和n型層的布置的平面圖；圖6是示出圖I中所示的半導體器件的製造方法的橫截面圖；圖7是示出圖I中所示的半導體器件的製造方法的橫截面圖；圖8是示出圖I中所示的半導體器件的製造方法的橫截面圖；圖9是示出圖I中所示的半導體器件的製造方法的橫截面圖；圖10是示出耐TDDB性和閾值電壓的波動對於低透氧絕緣膜的厚度的依賴性的圖；圖11是示出根據第二實施例的半導體器件的構造的橫截面圖；圖12是示出根據第三實施例的半導體器件的構造的橫截面圖；圖13是示出具有根據實施例的半導體器件的電子裝置的電路構造的圖；圖14是包含圖13中所示的電子裝置的車輛的視圖，其中圖14A是汽車的視圖，並且圖14B是摩託車的視圖；圖15是示出半導體器件的安裝結構的圖；圖16是示出根據第五實施例的半導體器件10的構造的橫截面圖；以及圖17是使用圖16中所示的半導體器件的電子裝置的電路圖。
具體實施例方式將參考附圖描述本發明的優選實施例。在附圖中，相同的組成元件具有相同的附圖標記，並且可選地省略其描述。第一實施例圖I是示出根據第一實施例的半導體器件10的構造的橫截面圖。半導體器件10具有垂直MOS電晶體20。通過使用半導體襯底100形成垂直MOS電晶體20並且垂直MOS電晶體20具有p型漏極層130、n型基極層150、柵極絕緣膜110、柵電極120、p型源極層140和絕緣層340。p型漏極層130形成到半導體襯底100並且位於半導體襯底100的背面側上。n型基極層150形成到半導體襯底100並且位於p型漏極層130上方。在半導體襯底100中，外延層104形成在子襯底102上。子襯底102例如為p+型矽襯底並且外延層104例如為p_型矽層。子襯底102用作p型漏極層130。漏電極202形 成在子襯底102的背面處。通過將n型雜質注入到外延層104中來形成n型基極層150。在外延層104中，沒有形成有n型基極層150的層作為p_層132位於p型漏極層130和n型基極層150之間。n型層151形成在n型基極層150的表面層處。n型層151被設置為用於將基準電壓提供到n型基極層150並且在下端連接到n型基極層150。具體地，n型層151形成到n型基極層150的表面層沒有形成有p型源極層140的區域中。n型層151比p型源極層140更深。n型層151的雜質濃度高於n型基極層150的雜質濃度。凹部108形成在半導體襯底100中。凹部108形成在外延層104中並且凹部的下端位於n型基極層150下面。凹部108的下端位於p層132中但是沒有到達p型漏極層130。柵極絕緣膜110形成在凹部108的內壁上以及底部處。柵電極120掩埋在凹部108中。柵電極120的上端低於半導體襯底100的表面。p型源極層140在n型基極層150中形成到比n型基極層150淺的深度。p型源極層140在平面視圖中與凹部相鄰。器件隔離膜(未示出)形成到外延層104的表面。例如通過LOCOS方法形成該器件隔離膜。在平面視圖中，用於掩埋柵電極120和p型源極層140的凹部形成在器件隔離膜的內部。凹部108形成為溝槽的形狀，並且p型源極層140位於溝槽的兩側上。如上所述，柵電極120的上端位於半導體襯底100的表面下面。柵電極120的上端與半導體襯底100的表面之間的垂直差例如為30nm或更大並且170nm或更小。然後，絕緣層340形成在柵電極120上以及位於其周圍的半導體襯底100上。絕緣膜340具有第一絕緣膜342和低透氧絕緣膜344。第一絕緣膜342例如為NSG(非摻雜矽酸鹽玻璃)膜和SOG (旋塗玻璃)膜中的至少ー種。第一絕緣膜342形成在柵電極120上並且其上表面高於半導體襯底100的表面。第一絕緣膜342的厚度例如為180nm或更大並且250nm或更小。如上所述，柵電極120的上端位於半導體襯底100的表面下面。因此，第一絕緣膜342的上表面的與凹部108重疊的區域下陷。下陷的深度比柵電極120的上端與半導體襯底100的表面之間的垂直差淺並且該深度例如為IOnm或更大並且IOOnm或更小。第一絕緣膜342具有抑制在低透氧絕緣膜344中形成彎曲部分的功能，如將在下面參考圖2所描述的。低透氧絕緣膜344形成在第一絕緣膜342上並且由具有比第一絕緣膜342的透氧性低的透氧性的材料形成。低透氧絕緣膜344優選地由具有比第一絕緣膜342的熔點高的熔點的材料形成並且例如為SiN膜、SiC膜和SiCN膜中的至少ー種。當第一絕緣膜342是NSG膜時，低透氧絕緣膜344優選地為SiN膜。在該情況下，低透氧絕緣膜344的厚度為3nm或更大並且7nm或更小，並且優選地為6nm或更大並且7nm或更小。此外，在該實施例中，第二絕緣膜346存在於低透氧絕緣膜344上。第二絕緣膜346由具有比低透氧絕緣膜344的透氧性高的透氧性的材料形成。第二絕緣膜346的厚度例如為500nm或更大並且900nm或更小。第二絕緣膜346例如為NSG膜、BPSG膜和SOG膜中的至少ー種。第二絕緣膜346優選地為通過熱處理流體化並且平面化的膜。當低透氧絕緣膜344為SiN膜時，第二絕緣膜346例如為BPSG膜。源極互連204形成在半導體襯底100和絕緣層340上。源極互連204耦合到p型源極層140和η型層151。由於絕緣層340形成在柵電極120上，因此源極互連204和柵電極120彼此絕緣。第二絕緣膜346具有確保柵電極120和源極互連204之間的絕緣所需的
厚度。 圖2Α是示出第一絕緣膜342和低透氧絕緣膜344的位置的放大視圖。在該實施例中，如圖2Α中所示，柵電極120的上端位於半導體襯底100的表面下方。因此，第一絕緣膜342的底部進入凹部108中。第一絕緣膜342的上表面位於半導體襯底100的表面上方。在第一絕緣膜342的表面處形成由於半導體襯底100的表面與柵電極120的上端之間的臺階造成的臺階。可以通過充分地増加第一絕緣膜342的厚度來將該臺階的高度d(S卩，第一絕緣膜342的位於柵電極120上方的部分與其位於半導體襯底100上方的部分之間的垂直差)減小到例如IOOnm或更小。圖2B是示出比較實施例中的第一絕緣膜342的位置與低透氧絕緣膜344的位置的圖。在該圖中所示的實施例中，第一絕緣膜342具有比圖2A的厚度小的厚度，並且上表面位於半導體襯底100的表面下面。在該情況下，與圖2A中所示的實施例相比，在第一絕緣膜342的表面中形成的臺階d更大。此外，在低透氧絕緣膜344中形成突兀彎曲部分，如附圖標記α所示。當形成了這樣的彎曲部分時，低透氧絕緣膜344減小或者應カ被集中到該彎曲部分。這也與形成低透氧絕緣膜344而沒有形成第一絕緣膜342的情況相同。相反地，在圖2Α中所示的實施例中，由於沒有形成如圖2Β中的附圖標記α所示的彎曲部分，因此沒有發生上述問題。圖3是垂直MOS電晶體20的平面圖。感測垂直電晶體21形成到垂直MOS電晶體20的一部分。感測垂直電晶體21用於控制垂直MOS電晶體20的輸出。來自感測垂直電晶體21的輸出電流被輸入到垂直MOS電晶體20的控制電路。該控制電路基於來自感測垂直電晶體21的輸出電流控制垂直MOS電晶體20。雖然感測垂直電晶體21具有與垂直MOS電晶體20相同的構造，但是平面形狀更小。垂直MOS電晶體20與感測垂直電晶體21的面積比率例如為500或更大並且50000或更小。圖4是示出垂直MOS電晶體20和感測垂直電晶體21之間的關係的電路圖。如圖中所示，感測垂直電晶體21被設置為與垂直MOS電晶體20並聯。感測垂直電晶體21的源極電壓Vs2與垂直MOS電晶體20的源極電壓Vsl (地電壓)相同。圖5是示出柵電極120、ρ型源極140和η型層151的布置的平面圖。在該圖中所示的實施例中，P型源極層140的外形狀在平面視圖中為矩形。η型層151形成到P型源極層140的內部，並且柵極絕緣膜110形成到P型源極層140的周圍。P型源極層140規則地布置為格點形狀。柵電極120在P型源極層140之間被引導。即，柵電極120被以沿著格點的框架的形狀引導。然後，P型源極層140和η型層151被設置在柵電極120之間的間隙內。此外，柵極互連122形成到垂直MOS電晶體20的外圍部分。柵極互連122形成在半導體襯底100上方。如上所述，柵電極120掩埋在形成到半 導體襯底100的凹部中，並且柵電極120的末端121位於柵極互連122下面。S卩，柵極互連122經由柵電極120的末端121耦合到柵電極120。柵極互連122也由與柵電極120相同的材料形成，例如由多晶矽形成。MOS電晶體20的平面布局不限於圖5中所不的實施例。圖6至圖9是示出圖I中所示的製造半導體器件的方法的橫截面圖。首先，如圖6中所示，提供P+型子襯底102。然後，ρ_型外延層104形成在子襯底102上。然後，器件隔離膜(未示出)形成在外延層104的表面層中。然後，凹部108形成在半導體襯底100中以掩埋柵電極120。然後，半導體襯底100被熱氧化。因此，柵極絕緣膜110形成在凹部108的內側壁上以及底部處。熱氧化物膜也形成在半導體襯底100的表面的沒有覆蓋有器件隔離膜的區域中(未示出)。然後，通過使用例如CVD方法將多晶矽膜形成在凹部108內部和半導體襯底100上。然後，例如通過回蝕移除位於半導體襯底100上的多晶矽膜。因此，柵電極120掩埋在凹部108的內部中。在該步驟中，柵電極120的上端低於半導體襯底100的表面。然後，η型雜質被離子注入到半導體襯底100的外延層104中。因此，η型基極層150形成到比柵電極120淺的深度。然後，P型雜質被離子注入到η型基極層150中。因此，形成P型源極層140。此外，η型雜質被離子注入到η型基極層150中。因此，形成η型層 151。然後，如圖7中所示，第一絕緣膜342、低透氧絕緣膜344和第二絕緣膜346按該順序形成在柵電極120上和半導體襯底100上(在其形成在半導體襯底100上的情況下形成在柵極絕緣膜110上)。例如，通過例如等離子體CVD或熱CVD的CVD方法形成膜。在形成例如SiN膜的低透氧絕緣膜344的情況下，通過使用SiH4和NH3的等離子體CVD方法或者使用SiH2Cl2和NH3的熱CVD方法來形成低透氧絕緣膜344。在於膜沉積過程中生成氫的情況下，例如在由SiN膜形成低透氧絕緣膜344時，氫終止半導體襯底100的表面處的懸掛鍵。因此，能夠抑制垂直MOS電晶體20的閾值電壓的波動。在該步驟中，當第一絕緣膜342是NSG膜並且第二絕緣膜346是BPSG膜吋，第一絕緣膜342抑制在第二絕緣膜346中包含的雜質擴散到半導體襯底100中。此外，在該狀態下，第二絕緣膜346的上表面的位於柵電極120上方的部分下陷。然後，當第二絕緣膜346由BPSG膜形成吋，在水蒸汽氣氛中對第二絕緣膜346熱處理。因此，第二絕緣膜346在上表面處被流體化平面化平坦化。當低透氧絕緣膜344具有比第二絕緣膜346的熔點高的熔點，低透氧絕緣膜344的厚度的均勻性在該步驟期間沒有降低。在該步驟的過程中，水蒸汽中的氧的一部分經由絕緣層340 (在圖8中由虛線箭頭示出)到達半導體襯底100，如圖8中所示。因此，柵極絕緣膜110被緻密。因此，提高了耐TDDB性。此外，位於凹部108的上端處(即，開ロ的角部附近)的柵極絕緣膜110的至少一部分被進ー步増加厚度和圓化。這能夠抑制至少柵極絕緣膜110的位於凹部108的上端(即，開ロ的角部附近)的部分處的電場的局域化。
此外，當絕緣層340允許氧通過其過度地透過時，増加了引起柵極絕緣膜110的厚度的波動的可能性。當柵極絕緣膜110的厚度變化時，這引起了垂直MOS電晶體20的閾值電壓的波動。相反地，在該實施例中，低透氧絕緣膜344形成在第一絕緣膜342上。因此，這能夠抑制通過絕緣層340的氧的過度透過。然後，如圖9中所示，抗蝕劑圖案50形成在絕緣層340上。當絕緣層340的第二絕緣膜346是BPSG膜並且第二絕緣膜346的上表面被平面化吋，能夠以高準確度形成抗蝕劑圖案50。然後，通過使用抗蝕劑圖案50作為掩膜來蝕刻絕緣層340。因此，除了位於柵電極120上和其周圍處的部分，移除絕緣層340。 然後，移除抗蝕劑圖案50。然後，通過使用例如濺射方法將金屬膜(例如，Al膜)形成在半導體襯底100和絕緣層340上。因此，形成了源極互連204。根據要求，將抗蝕劑圖案形成在源極互連204上並且通過使用該抗蝕劑圖案作為掩膜來蝕刻源極互連204。因此，移除了源極互連204的不需要的部分。此外，漏電極202形成在半導體襯底100的背面處。然後，將描述該實施例的功能的效果。在該實施例中，在形成絕緣層340之後，利用氧化氣氛(例如，水蒸汽氣氛)處理半導體襯底100和絕緣層340。因此，氧化氣體中包含的氧的一部分通過絕緣層340到達半導體襯底100。因此，柵極絕緣膜110被緻密。因此，提高了耐TDDB性。當絕緣層340允許氧通過其過度透過時，増加了引起柵極絕緣膜110的厚度的波動的可能性。作為對策，在該實施例中，低透氧絕緣膜344形成在第一絕緣膜342上。因此，這能夠抑制氧通過絕緣層340過度透過。圖10示出在使用NSG膜作為第一絕緣膜342，使用SiN膜作為低透氧絕緣膜344並且使用BPSG膜作為第二絕緣膜346的情況下，耐TDDB性和閾值電壓的波動對低透氧絕緣膜344的厚度的依賴性。如圖中所示，隨著低透氧絕緣膜344的厚度的減小，更多地提高耐TDDB性。具體地，當低透氧絕緣膜344的厚度為7nm或更小吋，耐TDDB性增加。特別地，當低透氧絕緣膜344的厚度為6nm或更小吋，耐TDDB性與不存在低透氧絕緣膜344時大致相同。另ー方面，隨著低透氧絕緣膜344的厚度的減小，垂直MOS電晶體20的閾值電壓的波動增加。具體地，當低透氧絕緣膜344的厚度減小到小於6nm時，閾值電壓的波動增加。鑑於上述，當使用SiN用於低透氧絕緣膜344時，低透氧絕緣膜344的厚度優選地為6nm或更大並且7nm或更小。第二實施例圖11是示出根據第二實施例的半導體器件10的構造的橫截面圖。除了垂直MOS電晶體20具有η型掩埋層152，根據該實施例的半導體器件10具有與根據第一實施例的半導體器件10相同的構造。具體地，η型掩埋層152形成在半導體襯底100中的η型層151下面。在深度的方向，η型掩埋層152位於η型基極層150下面並且連接到η型基極層150。而且在該實施例中，能夠獲得與第一實施例相同的效果。此外，能夠通過η型掩埋層152獲得提高耐受電壓的效果。第三實施例圖12是示出根據第三實施例的半導體器件10的構造的橫截面圖。除了本實施例具有IGBT (絕緣柵雙極電晶體)22來代替垂直MOS電晶體20，該實施例中的半導體器件10與第一或第二實施例相同。IGBT22具有在垂直MOS電晶體20中的ρ型漏極層130和漏電極202之間添加η型集電極134的構造。在該實施例中，子襯底102是η型矽襯底並且用作η型集電極134。此外，ρ型漏極層130和ρ_層132通過外延生長方法形成在子襯底102上。除了使用了 η型矽襯底作為子襯底102並且將ρ型漏極層130和ρ_層132按該順序在子襯底102上外延生長，根據本實施例的製造半導體器件10的方法與根據第一實施例的製造半導體器件10的方法相同。在該實施例中，也能夠獲得與第一實施例相同的效果。第四實施例圖13是示出根據第四實施例的具有半導體器件10的電子裝置的電路構造的圖。 電子裝置例如用於圖14中所示的車輛，並且具有電子裝置2、電源4和負載6。電源4例如為安裝在車輛上的電池。負載6是裝載在車輛上的電子部件，例如圖14中所示的前燈400。電子裝置2控制從電源4到負載6提供的電力。在電子裝置2中，半導體器件10、12和14安裝在電路基板(印刷布線板)上。在圖中所示的實施例中，半導體器件10具有垂直MOS電晶體20。半導體器件12是經由電路基板的互連耦合到半導體器件14的微型計算機。半導體器件14具有用於垂直MOS電晶體20的控制電路。半導體器件12經由半導體器件14控制半導體器件10。更具體地，半導體器件12將控制信號輸入到半導體器件14的控制電路。半導體器件14的控制電路根據從半導體器件12輸入的控制信號將信號輸入到設置在半導體器件10中的垂直MOS電晶體20的柵電極120。通過垂直MOS電晶體20的控制，來自電源4的電カ被適當地提供到負載6。半導體器件10和半導體器件14可以具有CoC (Chip on Chip :晶片上晶片)結構或者SIP (系統級封裝)結構。當半導體器件10和14具有CoC結構吋，經由銀漿或DAF (裸片貼膜)將半導體器件10安裝在布線板440上，如圖15中所示。半導體器件14和布線板440經由鍵合線426彼此連接。此外，半導體器件14經由銀漿或DAF安裝在半導體器件10上。半導體器件14經由鍵合線422連接到布線板440並且經由鍵合線424連接到半導體器件10。通過密封樹脂410密封半導體器件10、半導體器件14和鍵合線422、424和426。多個焊料球460附著到布線板440的背面。第五實施例圖16是示出根據第五實施例的半導體器件10的構造的橫截面圖。在該實施例中，除了具有其中形成垂直MOS電晶體20的功率控制區域和其中形成控制電路30的邏輯區域，半導體襯底100具有與根據第一實施例的半導體器件10相同的構造。控制電路30具有與圖15中所示的半導體器件14中相同的電路。控制電路30生成輸入到垂直MOS電晶體20的柵電極120的控制信號。控制電路30具有平面MOS電晶體31。MOS電晶體31形成在位於邏輯區域中的半導體襯底100上。當MOS電晶體31是ρ型吋，該MOS電晶體31形成在於外延層104中形成的η型阱32中，並且具有柵極絕緣膜34、柵電極36和作為源極和漏極的雜質區域38。當MOS電晶體31是η型時，可以原樣使用ρ型外延層104作為阱。此外，雜質區域38也可以具有延伸區域。在該情況下，側壁形成在柵電極36的側壁上。層間絕緣膜300形成在半導體襯底100上的、其中形成控制電路30的區域中。可以通過與用於絕緣層34的步驟相同的步驟形成層間絕緣膜300，或者可以通過與用於絕緣層340的步驟不同的步驟形成層間絕緣膜300。當通過與用於絕緣層340的步驟相同的步驟形成層間絕緣膜300時，層間絕緣膜300可以具有第一絕緣膜342、低透氧絕緣膜344和第二絕緣膜346的堆疊結構，或者可以僅由第一絕緣膜342和第二絕緣膜346形成。當層間絕緣膜300具有低透氧絕緣膜344吋，獲得下述效果。首先，當第二絕緣膜346由BPSG膜形成吋，能夠抑制包含在第二絕緣膜346中的雜質擴散到第一絕緣膜342及其下面的層。此外，能夠抑制到控制電路30的氧的過度提供。此外，當在膜沉積期間中產生氫時，例如在低透氧絕緣膜344由SiN膜形成的情況下，氫也終止在控制電路30中的半導體襯底100的表面上的懸掛鍵。用於掩埋接觸304的連接孔形成在層間絕緣膜300中。接觸304耦合互連314和MOS電晶體31並且與互連314 —體形成。互連314和接觸304在與源極互連204相同的步驟中形成。圖17是示出使用圖16中所示的半導體器件10的電子裝置的電路構造並且與第四實施例中的圖13對應的圖。除了使用控制電路30來替代半導體器件14，附圖中所示的電路具有與圖13中所示的電路相同的構造。垂直MOS電晶體20和控制電路30被設置在 半導體器件10中。而且在該實施例中，能夠獲得與第一實施例相同的效果。此外，用於控制垂直MOS電晶體20的控制電路30可以形成到與用於垂直MOS電晶體20的半導體襯底相同的半導體襯底100。雖然已經參考附圖描述了本發明的實施例，但是這些僅是本發明的示例，並且能夠採用除了上述之外的各種其它構造。
權利要求
1.一種半導體器件，包括 半導體襯底； 漏極層，所述漏極層形成到所述半導體襯底並且位於所述半導體襯底的背面側上；柵極絕緣膜，所述柵極絕緣膜形成在於所述半導體襯底的表面形成的凹部的內壁上；柵電極，所述柵電極掩埋在所述凹部中並且所述柵電極的上端低於所述半導體襯底的表面； 源極層，所述源極層形成到所述半導體襯底的表面側上； 第一絕緣膜，所述第一絕緣膜形成在所述柵電極之上，並且該膜的上表面高於所述半導體襯底的表面；以及 低透氧絕緣膜，所述低透氧絕緣膜形成在所述第一絕緣膜之上並且具有比所述第一絕緣膜的透氧性低的透氧性。
2.根據權利要求I所述的半導體器件， 其中所述低透氧絕緣膜為SiN膜、SiC膜和SiCN膜中的至少一種。
3.根據權利要求I所述的半導體器件， 其中所述低透氧絕緣膜為SiN膜並且其厚度為6nm或更大並且7nm或更小。
4.根據權利要求I所述的半導體器件， 其中所述第一絕緣膜為NSG (非摻雜矽酸鹽玻璃)膜和SOG (旋塗玻璃)膜中的至少一種。
5.根據權利要求I所述的半導體器件， 其中設置第二絕緣膜，所述第二絕緣膜形成在所述低透氧絕緣膜之上並且具有比所述低透氧絕緣膜的透氧性高的透氧性。
6.根據權利要求5所述的半導體器件， 其中所述第二絕緣膜為NSG膜、BPSG膜和SOG膜中的至少一種。
7.根據權利要求I所述的半導體器件， 其中所述第一絕緣膜也形成在所述柵電極之上和位於所述柵電極周圍的所述半導體襯底之上，並且在位於所述柵電極上方的所述第一絕緣膜的表面與位於所述半導體襯底上方的所述第一絕緣膜的表面之間的垂直差為IOOnm或更小。
8.—種製造半導體器件的方法，包括 將凹部形成到半導體襯底的表面，所述半導體襯底在背面側上具有漏極層； 在所述凹部的內壁上形成柵極絕緣膜； 將柵電極掩埋在所述凹部中，使得所述柵電極的上端低於所述半導體襯底的表面； 將源極層形成到所述半導體襯底的表面側上； 形成第一絕緣膜，該膜的上表面高於所述半導體襯底的表面； 在所述第一絕緣膜之上形成低透氧絕緣膜，所述低透氧絕緣膜具有比所述第一絕緣膜的透氧性低的透氧性；以及 從所述低透氧絕緣膜上方並且從所述半導體襯底上方執行利用氧化氣氛的處理。
9.根據權利要求8所述的製造半導體器件的方法， 其中所述低透氧絕緣膜為SiN膜、SiC膜和SiCN膜中的至少一種。
10.根據權利要求8所述的製造半導體器件的方法，其中所述第一絕緣膜為NSG (非摻雜矽酸鹽玻璃)膜和SOG (旋塗玻璃)膜中的至少一種。
11.根據權利要求8所述的製造半導體器件的方法， 其中所述方法在形成所述低透氧絕緣膜的步驟之後，包括在所述低透氧絕緣膜之上形成第二絕緣膜的步驟，其中所述第二絕緣膜具有比所述低透氧絕緣膜的透氧性高的透氧性。
12.根據權利要求11所述的製造半導體器件的方法， 其中所述第二絕緣膜為NSG (非摻雜矽酸鹽玻璃)膜、BPSG (硼磷矽酸鹽玻璃)膜和SOG(旋塗玻璃)中的至少一種。
13.一種電子裝置，所述電子裝置具有半導體器件，所述半導體器件用於控制到負載的 電源供給，所述負載由從所述電源提供的電力驅動， 其中所述半導體器件包括 半導體襯底； 漏極層，所述漏極層形成到所述半導體襯底並且位於所述半導體襯底的背面側上；柵極絕緣膜，所述柵極絕緣膜形成在於所述半導體襯底中形成的凹部的內壁上；柵電極，所述柵電極掩埋在所述凹部中並且所述柵電極的上端低於所述半導體襯底的表面； 源極層，所述源極層形成到所述半導體襯底的表面側上； 第一絕緣膜，所述第一絕緣膜形成在所述柵電極之上，該膜的上表面高於所述半導體襯底的表面； 低透氧絕緣膜，所述低透氧絕緣膜具有比所述第一絕緣膜的透氧性低的透氧性；以及 層間絕緣膜，所述層間絕緣膜形成在所述低透氧絕緣膜之上和所述半導體襯底之上。
全文摘要
本發明提供了一種半導體器件、製造半導體器件的方法以及電子裝置。柵電極的上端位於半導體襯底的表面下方。絕緣層形成在柵電極上和位於其周圍的半導體襯底上。絕緣層具有第一絕緣膜和低透氧絕緣膜。第一絕緣膜例如為NSG膜並且低透氧絕緣膜例如為SiN膜。此外，第二絕緣膜形成在低透氧絕緣膜上。第二絕緣膜例如為BPSG膜。在形成絕緣膜之後通過利用氧化氣氛的處理來提高垂直MOS電晶體的耐TDDB性。此外，由於絕緣層具有低透氧絕緣膜，因此，能夠抑制垂直MOS電晶體的閾值電壓的波動。
文檔編號H01L21/336GK102856381SQ20121021900
公開日2013年1月2日 申請日期2012年6月28日 優先權日2011年6月28日
發明者岡治成治 申請人:瑞薩電子株式會社