墊重分布層與銅墊重分布層的製造方法
2023-12-08 08:24:01
專利名稱：墊重分布層與銅墊重分布層的製造方法
技術領域：
本發明是有關於半導體製造技術，且特別是有關於一種墊重分布層(pad redistribution layer)的製造方法。
背景技術：
於集成電路裝置的製造中，半導體晶片最終將與其它晶片或如印刷電路板的其它電子裝置接合。晶片的接合可藉由如打線接合(wire bonding)或倒裝晶片(flip-chip)接合所達成。於打線接合中，形成於晶片上如鋁材質的接墊上的一系列的輸入/輸出(I/O)凸塊接點將依序接合於另一基底上的連結接墊。而於倒裝晶片接合中，位於一半導體晶片上的所有輸入/輸出凸塊端將終止於軟焊材料(solder material)。並於接合程序中，將一半導體晶片翻轉並對準覆蓋於錫球(solder bumps)，並置於一回焊爐(reflow furnace)以形成與一基板上接墊的輸入/輸出結合。
相較於打線接合，倒裝晶片接合適用於高密度的輸出/輸入連接以及可以形成高可靠度內連結構等主要製程優勢。再者，打線接合於形成輸出/輸入內連線的總數量仍較為有限，如此限制了其於高效率半導體裝置上的應用。
然而，倒裝晶片接合仍受限於當今高密度裝置所需要的細小接墊間距。舉例來說，於高密度半導體裝置中，沿半導體裝置的外圍區域所安排設置的接墊具有例如小於100微米的間距或間隔。由於錫球具有低封裝厚度(low-profile)，使得底膠填充變的極為困難，如此使得於倒裝晶片接合中不易利用錫球接合接墊。再者，採用倒裝晶片接合具有精密輸入/輸出間距的半導體元件需要採用較昂貴的高密度基板，如此需要較高的成本。
為了達成具有於約100微米精密間距的外圍輸出/輸入接墊的高密度集成電路裝置的接合，於錫球形成前須先完成輸出/輸入的重新分布。藉由如此的重分布程序，外圍的輸出/輸入接墊藉由信號線路連結於區域陣列的輸出/輸入接墊而形成重新分布，以增加區域陣列的輸出/輸入接墊的間距。如此，應用於當今高密度集成電路裝置的輸出/輸入重分布程序便因而成為一重要的製造步驟，藉以形成各個配對接墊間的線路。
於美國第6511901號專利中，Lam等人揭露了一種具有可形成有軟焊接墊與打線接墊的金屬重分布層及其形成方法。於該專利中，於圖案化一三金屬層以形成開口於其內以及形成金屬重分布層時，其需要大規模的蝕刻。當形成一含銅的重分布層，其將遭遇極為複雜的製程困難度，如此將會影響重分布層的外型及其可靠度。
發明內容
有鑑於此，本發明的主要目的就是提供一種金屬化製程以形成用於重新分布接墊的墊重分布層。
為達上述目的，本發明提供了一種墊重分布層的製造方法，包括下列步驟提供一基底，其上具有為一第一保護層所露出的至少一接墊；順應地形成一擴散阻障層以及一晶種層(seed layer)於該第一保護層與該接墊上；形成一圖案化掩膜層於該晶種層上，以露出電性連結於該接墊的一部分該晶種層；形成一金屬層於為該圖案化掩膜層所露出的該晶種層上；形成一犧牲層於該金屬層與該圖案化掩膜層上；移除該圖案化掩膜層及其上的犧牲層，以露出該圖案化掩膜層下方的該晶種層，並餘留該犧牲層於該金屬層上；以及移除為該金屬層所露出的該晶種層及其下的該擴散阻障層，以及殘留的該犧牲層以形成一墊重分布層。
本發明所述的墊重分布層的製造方法，更包括下列步驟坦覆地形成一第二保護層於該墊重分布層上；於該第二保護層內形成一開口，以露出一部分的該墊重分布層；以及形成一導電接合物於該開口內，以藉由該墊重分布層電性連結該接墊。
本發明所述的墊重分布層的製造方法，該擴散阻障層以及該晶種層是依序形成於該基底與該接墊上。
本發明所述的墊重分布層的製造方法，該擴散阻障層包含鈦。
本發明所述的墊重分布層的製造方法，該晶種層包含銅。
本發明所述的墊重分布層的製造方法，該犧牲層包含相同於該擴散阻障層的材質。
本發明所述的墊重分布層的製造方法，該犧牲層包含鈦。
本發明所述的墊重分布層的製造方法，該金屬層是藉由電化學電鍍法或無電電鍍法所形成。
本發明所述的墊重分布層的製造方法，於該圖案化掩膜層上的該犧牲層是於移除該圖案化掩膜層時同時移除。
本發明所述的墊重分布層的製造方法，該導電接合物為一錫球。
本發明另提供一種銅墊重分布層的製造方法，其特徵在於所述銅墊重分布層的製造方法包括下列步驟提供一基底，其上具有為一第一保護層所露出的至少一接墊；順應地形成一擴散阻障層以及一銅晶種層於該第一保護層與該接墊上；形成一圖案化掩膜層於該銅晶種層上，以露出電性連結於該接墊的一部分該銅晶種層；電鍍形成一銅層於為該圖案化掩膜層所露出的該銅晶種層上；形成一犧牲層於該銅層與該圖案化掩膜層上；移除該圖案化掩膜層及其上的犧牲層，以露出該圖案化掩膜層下方的該銅晶種層，並殘留該犧牲層於該銅層上；以及同時移除為該銅層所露出的該銅晶種層及其下的該擴散阻障層以及殘留的該犧牲層，以留下一銅墊重分布層。
本發明所述的銅墊重分布層的製造方法，更包括下列步驟坦覆地形成一第二保護層於該銅墊重分布層上；於該第二保護層內形成一開口，以露出一部分的該銅墊重分布層；以及形成一導電接合物於該開口內，並藉由該銅墊重分布層電性連結該接墊。
本發明所述的銅墊重分布層的製造方法，該擴散阻障層包含鈦。
本發明所述的銅墊重分布層的製造方法，該銅層是藉由電化學電鍍法或無電電鍍法所形成。
本發明所述的銅墊重分布層的製造方法，於該圖案化掩膜層上的該犧牲層是於移除該圖案化掩膜層時同時移除。
本發明所述的銅墊重分布層的製造方法，為該銅層所露出的該銅晶種層及其下方的該擴散阻障層以及殘留的該犧牲層是採用具有多重化學物槽的一溼蝕刻程序所同時移除。
本發明所述的銅墊重分布層的製造方法，該導電接合物為一錫球。
本發明的金屬製程可避免了大規模蝕刻具有極厚厚度的一金屬層材料，且無須額外的化學機械研磨程序以平坦化用以形成墊重分布層的金屬層材料。再者，當墊重分布層是為一銅墊重分布層時，可提供於其上方的導電接合物與其下方的接墊間較佳電性表現。本發明於半導體基底上形成具有高可靠度以及用於電性連結於下層接墊與上方導電接合物的較佳外形的墊重分布層。本發明的墊重分布層的製造方法可避免傳統方法中所使用的對於一金屬層的大規模蝕刻，尤其當金屬層為一銅層時。因此可形成高速度與良好表現的半導體裝置，且可藉由如此的接墊的重新分布以降低生產成本以及改善元件表現。
圖1為一代表性的集成電路裝置的俯視圖，用以顯示依據本發明的一下層的接墊以及一墊重分布層；圖2a～圖2d為一系列剖面圖，顯示沿圖1中的2-2線段內的製造流程。
具體實施例方式
圖1顯示了依據本發明實施例的集成電路裝置100，其包括形成有接墊202與222於其上的一下層基底(未圖示)。如錫球226的導電接合物則沿重分布導線213而設置，如此而有效地重新分布集成電路100內的接墊與導電接合物，以提供較高的接腳數目。於接合結構中利用重分布層可達到較高的輸入/輸出接腳密度。
圖2a至圖2d分別顯示了依據本發明的重分布金屬化程序中的製造步驟。此些圖示是顯示沿圖1中2-2線段內的情形，以說明形成金屬化的重分布的情形。
請參照圖2a中，首先提供一實質上完成的半導體基底200，其上形成有用以輸出/輸入連結的一接墊202。接墊202是藉由絕緣材料的第一保護層204所覆蓋，而於第一保護層204內則形成有一開口206以部分露出用於後續集成電路封裝用的接墊202。在此，半導體基底200包括一基底層以及形成於其上的相關金屬與絕緣層以完整定義出具有特定功能的電路。
接著，於第一保護層204以及開口206內坦覆地形成一擴散阻障層208以及一金屬晶種層210，以覆蓋露出的接墊202。擴散阻障層208的厚度約為100～3000埃，而金屬晶種層的厚度約為500～8000埃。擴散阻障層208以及金屬晶種層210可藉由如濺鍍的物理氣相沉積法所形成。擴散阻障層208可包含如鈦、氮化鈦、鉻及其組成等材質。金屬晶種層則可包含如銅金屬的材質。
請參照圖2b，接著藉由已知微影與蝕刻等技術處理一掩膜層，以形成圖案化掩膜層212於金屬晶種層210上，以用於形成墊重分布層之用。於移除部分的上述掩膜層後，部分露出電性連結於下層接墊202的金屬晶種層210及其鄰近部分。上述掩膜層包含如光阻的材質。接著，藉由已知的製造技術以選擇性地於為圖案化掩膜層212所露出的金屬晶種層210上形成厚度約為0.5～10微米的順應的金屬層214。當金屬層214為一銅層時，上述方法較佳地為電鍍法，例如為電化學電鍍法或無電電鍍法，藉以形成具有較佳電性表現的銅層。接著，於半導體基底200上形成厚度約為100～300埃的一犧牲層216以覆蓋圖案化掩膜層212以及金屬層214的上表面。本發明的特徵之一在於，犧牲層216包含相同於擴散阻障層208所使用的材質，例如為鈦、氮化鈦、鉻及其組成等。
請參照圖2c，接著藉由如溼蝕刻的蝕刻方法以移除圖案化掩膜層212，並同時移除形成於圖案化掩膜層212上的犧牲層而無須其它額外製程以移除之，因而露出位於圖案化掩膜層212下方的擴散阻障層208。接著，藉由施行如溼蝕刻的蝕刻步驟以蝕刻為金屬層214所露出的膜層，以於半導體基底200上留下金屬層214、圖案化的擴散阻障層208a以及圖案化的金屬晶種層210a以作為用於下層接墊202的墊重分布層218。於一實施例中，可藉由具有多重化學槽浴的溼蝕刻程序，首先將為金屬層214所露出的金屬晶種層210部分移除，接著同時移除為金屬層214所露出的金屬晶種層210部分下方的擴散阻障層以及殘留於金屬層214上的犧牲層部分。於上述蝕刻中，更藉由殘留於金屬層214上的犧牲層216部分作為金屬層214的蝕刻阻障，以防止金屬層214遭受溼蝕刻程序中的化學槽浴的蝕刻，僅使得未為犧牲層216所覆蓋的金屬層214側壁上的一小部分遭受輕微蝕刻，但並不會影響金屬層214的外形。
接著，坦覆地形成一第二阻障層220於半導體基底200上，以覆蓋墊重分布層218以及第一保護層204。第二保護層220包含如光敏感型聚亞醯胺的材質。接著藉由如微影法以圖案化第二保護層220，進而於第二保護層220內形成一第二開口222，因此露出了一部分的墊重分布層218以作為後續集成電路封裝的部位。
請參照圖2d，接著形成一導電接合物250於第二開口222內以藉由墊重分布層218而電性連結於下層的接墊202。如圖2d所示的導電接合物250可包括形成於第二開口222內的一錫球226以及位於錫球226下方的一順應的球下金屬層(under-bump-metallurgy，UBM)224。導電接合物250可採用如導線或打線接合法等其它技術形成，並非限定於如圖2d內所示的錫球226。
本發明的金屬製程的優點之一在於，首先遮蔽用以形成墊重分布層的金屬晶種層與其下層的擴散阻障層，僅留下具有墊重分布層的圖案化掩膜層，並接著選擇性的形成一金屬層於為圖案化掩膜層所露出的金屬晶種層。如此可避免了大規模蝕刻具有極厚厚度的一金屬層材料，且無須額外的化學機械研磨程序以平坦化用以形成墊重分布層的金屬層材料。再者，於本發明的一實施例中，墊重分布層是為一銅墊重分布層，以提供於其上方的導電接合物與其下方的接墊間較佳電性表現。銅墊重分布層是藉由如電化學電鍍或無電電鍍等電鍍法而選擇性地形成。
本發明的金屬製程的另一優點在於，形成於墊重分布層上的犧牲層與擴散阻障層包含相同的材質，如此於移除圖案化掩膜以及其下方的膜層時進而保護墊重分布層，以於半導體基底上形成具有高可靠度以及用於電性連結於下層接墊與上方導電接合物的較佳外形的墊重分布層。
本發明的墊重分布層的製造方法可避免傳統方法中所使用的對於一金屬層的大規模蝕刻，尤其當金屬層為一銅層時。因此可形成如石墨處理器、功率放大集成電路元件或射頻集成電路元件等的高速度與良好表現的半導體裝置。因此，便可藉由如此的接墊的重新分布以降低生產成本以及改善元件表現。
以上所述僅為本發明較佳實施例，然其並非用以限定本發明的範圍，任何熟悉本項技術的人員，在不脫離本發明的精神和範圍內，可在此基礎上做進一步的改進和變化，因此本發明的保護範圍當以本申請的權利要求書所界定的範圍為準。
附圖中符號的簡單說明如下100～集成電路裝置200～半導體基底202、222～接墊204～第一保護層206～開口208～擴散阻障層208a～圖案化的擴散阻障層210～金屬晶種層210a～圖案化的金屬晶種層212～圖案化掩膜層213～重分布導線214～金屬層216～犧牲層218～墊重分布層220～第二保護層222～第二開口224～球下金屬層
226～錫球250～導電接合物
權利要求
1.一種墊重分布層的製造方法，其特徵在於所述墊重分布層的製造方法包括下列步驟提供一基底，其上具有為一第一保護層所露出的至少一接墊；順應地形成一擴散阻障層以及一晶種層於該第一保護層與該接墊上；形成一圖案化掩膜層於該晶種層上，以露出電性連結於該接墊的一部分該晶種層；形成一金屬層於為該圖案化掩膜層所露出的該晶種層上；形成一犧牲層於該金屬層與該圖案化掩膜層上；移除該圖案化掩膜層及其上的犧牲層，以露出該圖案化掩膜層下方的該晶種層，並餘留該犧牲層於該金屬層上；以及移除為該金屬層所露出的該晶種層及其下的該擴散阻障層，以及殘留的該犧牲層以形成一墊重分布層。
2.根據權利要求1所述的墊重分布層的製造方法，其特徵在於更包括下列步驟坦覆地形成一第二保護層於該墊重分布層上；於該第二保護層內形成一開口，以露出一部分的該墊重分布層；以及形成一導電接合物於該開口內，以藉由該墊重分布層電性連結該接墊。
3.根據權利要求1所述的墊重分布層的製造方法，其特徵在於該擴散阻障層以及該晶種層是依序形成於該基底與該接墊上。
4.根據權利要求1所述的墊重分布層的製造方法，其特徵在於該擴散阻障層包含鈦。
5.根據權利要求1所述的墊重分布層的製造方法，其特徵在於該晶種層包含銅。
6.根據權利要求1所述的墊重分布層的製造方法，其特徵在於該犧牲層包含相同於該擴散阻障層的材質。
7.根據權利要求6所述的墊重分布層的製造方法，其特徵在於該犧牲層包含鈦。
8.根據權利要求1所述的墊重分布層的製造方法，其特徵在於該金屬層是藉由電化學電鍍法或無電電鍍法所形成。
9.根據權利要求1所述的墊重分布層的製造方法，其特徵在于于該圖案化掩膜層上的該犧牲層是於移除該圖案化掩膜層時同時移除。
10.根據權利要求2所述的墊重分布層的製造方法，其特徵在於該導電接合物為一錫球。
11.一種銅墊重分布層的製造方法，其特徵在於所述銅墊重分布層的製造方法包括下列步驟提供一基底，其上具有為一第一保護層所露出的至少一接墊；順應地形成一擴散阻障層以及一銅晶種層於該第一保護層與該接墊上；形成一圖案化掩膜層於該銅晶種層上，以露出電性連結於該接墊的一部分該銅晶種層；電鍍形成一銅層於為該圖案化掩膜層所露出的該銅晶種層上；形成一犧牲層於該銅層與該圖案化掩膜層上；移除該圖案化掩膜層及其上的犧牲層，以露出該圖案化掩膜層下方的該銅晶種層，並殘留該犧牲層於該銅層上；以及同時移除為該銅層所露出的該銅晶種層及其下的該擴散阻障層以及殘留的該犧牲層，以留下一銅墊重分布層。
12.根據權利要求11所述的銅墊重分布層的製造方法，其特徵在於更包括下列步驟坦覆地形成一第二保護層於該銅墊重分布層上；於該第二保護層內形成一開口，以露出一部分的該銅墊重分布層；以及形成一導電接合物於該開口內，並藉由該銅墊重分布層電性連結該接墊。
13.根據權利要求11所述的銅墊重分布層的製造方法，其特徵在於該擴散阻障層包含鈦。
14.根據權利要求11所述的銅墊重分布層的製造方法，其特徵在於該銅層是藉由電化學電鍍法或無電電鍍法所形成。
15.根據權利要求11所述的銅墊重分布層的製造方法，其特徵在于于該圖案化掩膜層上的該犧牲層是於移除該圖案化掩膜層時同時移除。
16.根據權利要求11所述的銅墊重分布層的製造方法，其特徵在於為該銅層所露出的該銅晶種層及其下方的該擴散阻障層以及殘留的該犧牲層是採用具有多重化學物槽的一溼蝕刻程序所同時移除。
17.根據權利要求12所述的銅墊重分布層的製造方法，其特徵在於該導電接合物為一錫球。
全文摘要
本發明是一種墊重分布層與銅墊重分布層的製造方法，所述墊重分布層的製造方法，包括提供一基底，其上具有為一第一保護層所露出的至少一接墊；順應地形成一擴散阻障層以及一晶種層於該第一保護層與該接墊上；形成一圖案化掩膜層於該晶種層上，以露出電性連結於該接墊的一部分該晶種層；形成一金屬層於為該圖案化掩膜層所露出的該晶種層上；形成一犧牲層於該金屬層與該圖案化掩膜層上；移除該圖案化掩膜層及其上的犧牲層，以露出該圖案化掩膜層下方的該晶種層，並餘留該犧牲層於該金屬層上；移除為該金屬層所露出的該晶種層及其下的該擴散阻障層，殘留的該犧牲層以形成一墊重分布層。藉由本發明可形成高速度與良好表現的半導體裝置。
文檔編號H01L23/48GK1725466SQ20051000242
公開日2006年1月25日 申請日期2005年1月21日 優先權日2004年7月22日
發明者鄭嘉仁, 遊秀美, 曾立鑫, 林孜翰, 吳慶強, 羅俊彥, 黃立全, 蘇竟典 申請人:臺灣積體電路製造股份有限公司