一種阻變突觸權值調整電路的製作方法

2023-11-06 22:05:12 1

專利名稱：一種阻變突觸權值調整電路的製作方法
技術領域：
本發明涉及集成電路和神經網絡領域，提出了一種阻變突觸權值調整電路，用於對阻變電子突觸進行STDP權值調整操作。
背景技術：
隨著數字計算機在模糊模式識別、聯想記憶和自我學習等方面遇到了難以解決的困難，神經網絡計算重新得到了人們的重視。神經網絡電路是用電路的方式模擬人體神經網絡，用以實現類似於人腦模糊模式識別、聯想記憶和自我學習等功能。如圖I所示，是人體神經網絡中相鄰兩個神經元間的連接示意圖。人體神經元主要由細胞體、樹突和軸突構成,樹突可以接收前一個神經元的刺激，細胞體對接收到的刺激進行處理，並從軸突輸出興奮信號，前後神經元之間通過突觸連接，信號由前一神經元的軸突通過突觸傳向後一神經元的樹突或細胞體。突觸，是神經網絡中最基本、且最重要的部分之一，它是神經網絡記憶和學習的基礎。突觸作為兩神經元之間信息傳遞的通道，具有一定的傳遞效率，突觸傳遞效率高時信號容易通過，突觸傳遞效率低時信號不容易通過，神經網絡就是利用突觸不同的傳遞效率來存儲信息，實現網絡的記憶功能；突觸的傳遞效率可以根據前後神經元的活動性進行調整，突觸的這種性質稱為突觸可塑性，當突觸前神經元的刺激能引起突觸後神經元的興奮，突觸發生長時程增強效應 (LTP, Long Term Potentiation),突觸傳遞效率提高,若突觸前神經元的刺激不能引起突觸後神經元的興奮，突觸則發生長時程抑制效應(LTD, Long Term Depression),突觸傳遞效率降低。由於有了突觸可塑性才使人體神經網絡具備自我學習功能。用電路方式實現突觸可以有不同的方法，傳統的突觸結構是基於MOS電路實現的，通過電流或電壓來模擬突觸傳遞效率，電路結構較為複雜。最近，有人提出了一種基於阻變存儲器的突觸結構，阻變存儲器是一種具有如下特性的非線性器件其電阻值可以根據加在其上的電壓而變化，當在其上施加正向電壓時電阻值持續減小，當在其上施加反向電壓時電阻值持續增大，減小/增大的速率與施加的電壓大小成正比。利用阻變存儲器的不同電阻狀態來模擬突觸不同的傳遞效率(這些電阻狀態也稱為聯繫權值，簡稱「權值」)， 這種突觸只由一個具有類似於電容的MIM結構組成，集成密度很高，然而，目前基於阻變存儲器的突觸權值調整電路還較少，本發明特提出的一種阻變突觸權值調整電路，是為了解決阻變突觸權值調整問題。本電路對突觸的權值調整操作遵循STDP (STDP, Spike Timing Dependent Plasticity)學習規則，在此，先對STDP學習規則做一說明。STDP學習規則是目前最能真實體現人體突觸學習規律的一種學習規則之一。根據STDP學習規則，神經網絡中神經元間的聯繫強度(即突觸傳遞效率)由突觸的狀態來表現，突觸狀態會根據其兩端神經元之間的活動性進行調整，具有可塑性，根據前後神經元活動性的不同，突觸狀態會發生兩種不同的變化長時程增強(LTP, Long Term Potentiation)和長時程抑制(LTD, Long Term Depression)。當突觸前神經元比突觸後神經元更早輸出脈衝信號時，突觸發生長時程增強變化，突觸聯繫強度增強；當突觸後神經元比突觸前神經元更早輸出脈衝信號時，突觸發生長時程抑制變化，突觸聯繫強度減弱。突觸聯繫強度的變化量由兩神經元輸出脈衝的時間差決定，兩神經元輸出脈衝的時間差越小，突觸聯繫強度變化量越大，相反，兩神經元輸出脈衝的時間差越大，突觸聯繫強度變化量越小。當兩神經元發放的時間差大於一定值時，認為這兩個發放之間沒有因果關係，突觸聯繫強度幾乎不受影響，這個時間差定義為STDP時間窗口，LTP過程和LTD過程可以有相同的時間窗口，也可以有不同的時間窗口，不同的時間窗口大小影響了在相同的脈衝時間差的情況下突觸聯繫強度的變換量。圖2示出了 STDP 學習規則曲線。由於阻變突觸是新近提出的一種新型突觸結構，因此用於阻變突觸的權值調整電路還較少，目前大部分的突觸權值調整電路都是針對複雜的MOS結構突觸的。

發明內容
本發明的目的是為了提供一種結構簡單、適合於大規模集成的突觸權值調整電路，即可以用於對阻變突觸進行STDP權值調整操作。本發明提出了一種結構簡單的可以對阻變突觸進行權值調整的電路，該電路應用在神經網絡中。本發明的目的是通過下列技術方案實現的本發明中突觸權值調整電路遵循STDP學習規則，根據STDP學習規則，電路接收突觸前神經元的輸出信號(PRE)和突觸後神經元的輸出信號(POST)，並根據兩信號的活動性關係輸出長時程增加控制信號(LTP)和長時程抑制控制信號(LTD)。本電路由權值增強調整子電路A (LTP調整)和權值抑制調整子電路B (LTD調整) 構成，子電路A和子電路B分別由充電級、放電級、電荷存儲級和輸出級構成，子電路A和子電路B共用一個電源線VDD和地線GND，子電路A中的權值增強狀態節點SP與子電路B中的反相器(17)聯接，子電路B中的權值抑制狀態節點SD與子電路A中的反相器(15)聯接， 聯接見圖3。由圖3可見，由於權值增強調整子電路A和權值抑制調整子電路B的電路結構相同，只是所連接的信號不同，現以權值增強調整子電路A為例說明電路的具體結構組成和工作原理，(權值抑制調整子電路B的相應結構元件、序號和名稱在以下的敘述中寫在對應的圓括號中)。充電級由反相器15(17)、與非門16(18)和PMOS電晶體MPl (MP2)組成，用於接收突觸前神經元的輸出信號PRE(突觸後神經元的輸出信號POST)，對電路進行預充電以開始一個LTP (LTD)時間窗口。放電級由NMOS電晶體麗I (MN4)、麗2 (MN5)組成，用於對預充電後的電路進行放電，和電荷存儲級一起確定LTP(LTD)時間窗口的大小。放電管麗I(MM)由直流電壓 Vpb(Vdb)進行偏置，通過調整偏置電壓的大小，可以控制放電管的導通電阻，從而對放電時間進行控制。電荷存儲級由NMOS電晶體麗3(MN6)和電容C1、C2 (C3、C4)組成，用於存儲預充電電荷，和放電級一起確定LTP(LTD)時間窗口的大小。將電荷存儲級中電容Cl上的節點稱為權值增強狀態節點SP (對應權值抑制子電路中電容C3上的節點稱為權值抑制狀態節點SD)。輸出級由兩個反相器II、12(13、14)組成，根據電荷存儲級中的節點電壓確定輸出邏輯電平，當電荷存儲級中存有足夠的電荷時輸出高電平，當電荷存儲級中存儲的電荷較低時輸出低電平。兩個子電路充電級中的與非門16(18)分別由另外一個子電路的狀態節點電壓控制，即權值增強子電路充電級的與非門16由權值抑制子電路的狀態節點SD控制，權值抑制子電路充電級的與非門18由權值增強子電路的狀態節點SP控制，當一個子電路的狀態節點為高電平時，另一個子電路的與非門被禁止，輸出恆為高電平，將充電管MP1/MP2關斷， 這意味著當電路處於LTP時間窗口中時，LTD子電路應處於靜止狀態，反之，當電路處於LTD 時間窗口中時，LTP子電路應處於靜止狀態。初始狀態時，狀態節點SP、SD都處於低電平， 兩個子電路都處於可被激發的狀態，哪個電路被激發取決於PRE和POST信號的到達順序。 當PRE先到時，權值增強子電路先被激發，PRE信號通過與非門使充電管MPl導通，MPl對電荷存儲級中的Cl進行充電，權值增強狀態節點SP上升為高電平，阻止了權值抑制子電路被激發。由於PRE是一個脈衝信號，當脈衝結束後Cl開始通過放電級放電，放電電流大小由放電管麗I上的偏置電壓控制，在Cl電荷釋放完之前的時間為LTP時間窗口，若在此時間窗內接收到POST信號，則Cl上的電荷轉存到C2中，使C2電壓升高，通過反相器II、12在 LTP輸出端輸出高電平，C2繼續放電，直到其上的電壓低於反相器Il的翻轉閾值電壓時輸出恢復為低電平，因此，PRE和POST到達的時間差越大，輸出保持為高電平的時間越短，若時間差超過LTP時間窗口的大小，則不會輸出高電平。當POST先到時，在權值抑制子電路中將發生類似的過程。本發明的突觸權值調整電路採用了模擬電路的實現方式，以簡單的結構實現了阻變突觸的STDP權值調整功能。適用於神經網絡中的突觸權值調整。


圖I為人體神經網絡中兩神經元間的連接示意圖。圖2為STDP學習規則曲線。圖3為阻變突觸權值調整電路結構圖，其中包括權值增強調整(LTP調整)子電路 A和權值抑制調整(LTD調整)子電路B。圖4為突觸權值調整電路和阻變突觸以及突觸前神經元和突觸後神經元的連接示意圖。圖5為突觸權值調整電路的仿真結果波形圖。
實施例下面結合附圖3和附圖4，通過具體實施例對本發明做進一步的詳細描述。如圖3所示，突觸權值調整電路由權值增強調整(LTP調整)子電路A和權值抑制調整(LTD調整)子電路B構成，兩個子電路結構相同，只是所連接的信號相反。兩個子電路都由充電級、放電級、電荷存儲器和輸出級構成，充電級與電荷存儲級相連，電荷存儲級與充電級、放電級、輸出級相連。充電級由PMOS充電管MPl (MP2)和反相器15 (17)、與非門16(18)構成，用於對電荷存儲級充電。LTP子電路中的反相器15輸入端與LTD子電路的狀態節點SD相連，LTD子電路中的反相器17輸入端與LTP子電路的狀態節點SP相連，反相器15(17)輸出端與PRE 信號(POST信號)一起接到與非門16(18)的兩個輸入端，與非門16(18)的輸出端接到充電管MPl (MP2)的柵端。狀態節點SP和SD分別在LTP子電路A和LTD子電路B處於靜止狀態時為低電平，子電路激活時相應狀態節點電壓上升。當一個子電路的狀態節點電壓較高，子電路處於激活狀態時，由該節點電壓控制的另一子電路充電級中的與非門16或18被禁止，輸入信號無法開啟充電管MPl或MP2進行充電。放電級由NMOS電晶體麗I (MN4)、麗2 (MN5)組成，用於對預充電後的電路進行放電，和電荷存儲級一起確定LTP(LTD)時間窗口的大小。放電管麗I(MM)由直流電壓 Vpb(Vdb)進行偏置，相當於可調電阻，通過調整偏置電壓的大小，可以獨立地對兩個子電路的放電時間進行控制。電荷存儲級由NMOS電晶體麗3(MN6)和電容C1、C2 (C3、C4)組成，用於存儲預充電電荷，和放電級一起確定LTP(LTD)時間窗口的大小。輸出級由兩個反相器II、12(13、14)組成，根據電荷存儲級中的節點電壓確定輸出邏輯電平，當電荷存儲級中存有足夠的電荷時輸出高電平，當電荷存儲級中存儲的電荷較低時輸出低電平。根據STDP學習規則，如圖2所示，當突觸前神經元發放的脈衝早於突觸後神經元時，此時對應At =0，突觸應發生LTP效應，要求LTP子電路激活，輸出LTP信號；當突觸後神經元發放的脈衝早於突觸前神經元時，此時對應At =O,突觸應發生LTD效應，要求LTD子電路激活，輸出LTD信號。同時，| At越小時，突觸權值調整越大，即輸出LTP/LTD信號的脈衝寬度越大，而當I At|超過LTP/LTD時間窗口大小時，則無 LTP/LTD信號輸出。初始狀態時，LTP子電路和LTD子電路都處於靜止狀態，等待PRE信號或POST信號的激活。當LTP子電路輸入端PRE先接收到脈衝信號時，充電管MPl導通，對電荷存儲級中的電容Cl進行充電，權值增強狀態節點SP上升為高電平，阻止了權值抑制子電路被激發，PRE脈衝結束後，Cl電容開始通過放電級麗I、麗2放電，在Cl電荷釋放完之前的時間為LTP時間窗口，若在此時間窗口內接收到POST信號，則麗3管開啟，Cl上的電荷轉存到 C2中，使C2電壓升高，通過反相器11、12在LTP輸出端輸出高電平，此時由於SP仍為高電平，LTD子電路被阻止，POST信號不會對LTD子電路進行充電，LTD子電路不會被激發。電荷轉存到C2之後，C2繼續放電,直到其上的電壓低於反相器Il的翻轉閾值電壓時輸出恢復為低電平。在PRE信號結束後，若POST信號到得越遲，則Cl上的剩餘的電荷越少，POST 信號到達後轉存到C2上的電荷也越少，這樣，輸出LTP脈衝的寬度越窄，當Λ t超過LTP時間窗口，即POST信號到達時C2上的電荷已完全釋放完時，LTP子電路不會輸出低電平。因此，電路滿足了 At越小，權值調整越大的要求。當權值抑制子電路輸入端POST先接收到信號時，在權值抑制子電路中將發生類似的過程。圖4所示為突觸權值調整電路和突觸以及突觸前神經元、突觸後神經元的連接示意圖。如圖所示，突觸權值調整電路的輸出LTP、LTP_N、LTD、LTD_N通過8個NMOS管構成的開關Ml M8控制阻變突觸的連接狀態，其中LTP_N和LTD_N分別為LTP和LTD的反相信號，圖中Vw為阻變突觸的寫操作電壓。由圖可見，MOS開關Ml M4將阻變突觸連接到寫操作電壓Vw上，其中，Ml、M2由LTP信號控制，將寫操作電壓VwE向加到阻變突觸上，M3、 M4由LTD信號控制，將寫操作電壓Vw反向加到阻變突觸上；M0S開關M5 M8將阻變突觸和突觸前神經元、突觸後神經元相連，其中M5、M7由LTP_N信號控制、M6、M8由LTD_N信號控制。當突觸權值調整電路輸入端未接收到信號時，電路處於靜止狀態，LTP、LTD都輸出低電平，而LTP_N、LTD_N則輸出高電平，M5 M8導通，此時信號可以由突觸前神經元通過阻變突觸傳給突觸後神經元。當突觸前神經元興奮時，輸出端OUTl輸出脈衝信號，突觸權值調整電路PRE端將接收到脈衝輸入，OUTl端輸出的信號通過阻變突觸傳遞到突觸後神經元(IN2)，如果突觸後神經元接收到該信號後產生興奮，將從其輸出端0UT2輸出脈衝信號， 突觸權值調整電路POST端將接收到脈衝輸入，這種情況下將發生LTP效應，突觸權值調整電路中的LTP子電路工作，輸出LTP脈衝，LTP脈衝期間LTP_N輸出低電平，M5、M7關斷，阻變突觸與突觸前後神經元的連接被斷開，LTP信號連接的開關Ml、M2導通，此時阻變突觸正向連接到寫操作電壓VwI，突觸電導增大。另一種情況，如果突觸後神經元產生的興奮不是由突觸前神經元刺激產生，此時，突觸權值調整電路的POST輸入端接收到的信號將早於 PRE輸入端接收到的信號，這種情況下LTD子電路工作，輸出LTD脈衝，LTD脈衝期間LTD_N 輸出低電平，M6、M8關斷，阻變突觸與突觸前後神經元的連接被斷開，LTD信號連接的開關 M3、M4導通，此時阻變突觸反向連接到寫操作電壓VwI，突觸電導減小。圖5所示為突觸權值調整電路的仿真結果。仿真結果反映出突觸權值調整電路在不同的PRE、POST輸入脈衝組合下狀態節點SP、SD和輸出LTP、LTD的電壓波形。根據STDP學習規則，只有在一個時間窗口內同時接收到的一對PRE、POST信號時才會發生突觸權值調整過程，如果在一個時間窗口內接收到一對PRE-POST信號之後還有脈衝輸入，則後面的脈衝輸入將被忽略。由圖5所示，在5ms開始和15ms開始的兩個時間段內，分別接收到一對PRE-POST 脈衝對，其中PRE信號在前、POST信號在後，前一對脈衝時間差At = 1ms，後一對脈衝時間差Λ t = 5ms。由於PRE脈衝早於POST脈衝，所以LTP子電路被激活，輸出LTP脈衝，SP狀態節點電壓上升，LTD子電路保持靜止，LTD無脈衝輸出。由圖可見，當At = Ims時，輸出 LTP脈衝寬度為7. 3ms,當Λ t = 5ms時，輸出LTP脈衝寬度為3. 03ms。在25ms開始和35ms 開始的兩個時間段內，又分別接收到一對POST-PRE脈衝對，其中POST信號在前、PRE信號在後，前一對脈衝時間差At =-lms，後一對脈衝時間差At =-5ms。由於POST脈衝早於PRE 脈衝，所以LTD子電路被激活，輸出LTD脈衝，SD狀態節點電壓上升，LTP子電路保持靜止， LTP無脈衝輸出。由圖可見，當Λ t = -Ims時，輸出LTD脈衝寬度為7. 3ms，當At = -5ms 時，輸出LTD脈衝寬度為3. 03ms。最後，在45ms開始的一個時間段，輸入PRE-P0ST-PRE三個脈衝信號，從仿真結果可以看出，只有LTP子電路工作，輸出LTP脈衝，而LTD子電路保持靜止，LTD無脈衝輸出。從上面的仿真結果可以看出，一個時間窗口內的接收到的PRE、POST信號的順序可以決定突觸權值調整電路輸出LTP信號還是LTD信號，同時，接收到PRE、POST信號的時間差決定了輸出LTP、LTD脈衝的寬度。在仿真中，前兩個脈衝對為PRE-POST脈衝對，突觸權值調整電路先接收到PRE信號，後接收到POST信號，此時發生LTP效應，電路輸出LTP信號，且第一對脈衝時間差小於第二對脈衝時間差，因此，第一對脈衝產生的LTP脈衝寬度大於第二對脈衝產生的LTP脈衝寬度；類似的，後兩個脈衝對為POST-PRE脈衝對，突觸權值調整電路先接收到POST信號，後接收到PRE信號，此時發生LTD效應，電路輸出LTD信號，且第一對脈衝時間差小於第二對脈衝時間差，因此，第一對脈衝產生的LTD脈衝寬度大於第二對脈衝產生的LTD脈衝寬度；最後，電路連續接收到PRE-P0ST-PRE三個脈衝信號，根據規則，第三個脈衝(PRE)將被忽略，因此，輸出結果與只接收到PRE-POST脈衝對時相同，由於狀態節點SP、SD對充電級的控制，使LTP子電路工作時LTD子電路被強制靜止，因此當電路接收到PRE-P0ST-PRE中的POST信號時LTD子電路不會被充電，從而第三個信號(PRE)到來時就不會使LTD子電路也輸出脈衝，這就保證了電路功能的正確性。最後應說明的是本發明不僅適用於電子突觸權值調整電路，也可以用於其他具有類似STDP功能的應用中。本發明提出了具體方案和仿真驗證，因此只要不脫離本發明中的實施思想，都屬於本發明的權利要求範圍以內。
權利要求
1.一種阻變突觸權值調整電路，其特徵在於該電路由權值增強調整子電路A(LTP調整)和權值抑制調整子電路B (LTD調整)構成，子電路A和子電路B分別由充電級、放電級、 電荷存儲級和輸出級構成，子電路A和子電路B共用一個電源線VDD和地線GND，子電路A 中的權值增強狀態節點SP與子電路B中的反相器(17)聯接，子電路B中的權值抑制狀態節點SD與子電路A中的反相器(15)聯接。
2.根據權利要求I所述的阻變突觸權值調整電路，其特徵在於，權值增強調整子電路A中所述的充電級由反相器(15)、與非門(16)和PMOS電晶體MPl組成，用於接收突觸前神經元的輸出信號PRE，對電路進行預充電以開始一個LTP時間窗口；所述的放電級由NMOS電晶體麗I、麗2組成，用於對預充電後的電路進行放電，和電荷存儲級一起確定LTP時間窗口的大小，放電管MNl由直流電壓Vpb進行偏置，通過調整偏置電壓的大小,可以控制放電管的導通電阻,從而對放電時間進行控制,調整LTP時間窗口的大小；所述的電荷存儲級由NMOS電晶體麗3和電容Cl、C2組成，用於存儲預充電電荷，和放電級一起確定LTP時間窗口的大小；所述的輸出級由兩個反相器(II)、(12)組成，根據電荷存儲級中的節點電壓確定輸出邏輯電平，當電荷存儲級中存有足夠的電荷時輸出高電平，當電荷存儲級中存儲的電荷較低時輸出低電平。
3.根據權利要求I所述的阻變突觸權值調整電路，其特徵在於，權值抑制調整子電路B中所述的充電級由反相器(17)、與非門(18)和PMOS電晶體MP2組成，用於接收突觸後神經元的輸出信號POST，對電路進行預充電以開始一個LTD時間窗口；所述的放電級由NMOS電晶體MN4、麗5組成，用於對預充電後的電路進行放電，和電荷存儲級一起確定LTD時間窗口的大小，放電管MN4由直流電壓Vdb進行偏置，通過調整偏置電壓的大小,可以控制放電管的導通電阻,從而對放電時間進行控制,調整LTD時間窗口的大小；所述的電荷存儲級由NMOS電晶體MN6和電容C3、C4組成，用於存儲預充電電荷，和放電級一起確定LTD時間窗口的大小；所述的輸出級由兩個反相器(13)、(14)組成，根據電荷存儲級中的節點電壓確定輸出邏輯電平，當電荷存儲級中存有足夠的電荷時輸出高電平，當電荷存儲級中存儲的電荷較低時輸出低電平。
4.根據權利要求2和權利要求3所述的阻變突觸權值調整電路，其特徵在於子電路 A中，將電荷存儲級中電容Cl上的節點稱為權值增強狀態節點SP，子電路B中，將電荷存儲級中電容C3上的節點稱為權值抑制狀態節點SD，，兩個子電路充電級中的與非門分別受另一子電路狀態節點的控制，僅當其中的一個子電路狀態節點為低電平時，才允許另一個子電路的充電級進行充電操作。
全文摘要
一種阻變突觸權值調整電路，涉及集成電路和神經網絡領域，用於對阻變突觸進行權值調整。該電路由權值增強調整子電路A(LTP調整)和權值抑制調整子電路B(LTD調整)構成，兩子電路都包含充電級、放電級、電荷存儲級和輸出級。本電路的核心採用模擬電路的方式實現，大大減少了電路所需的電晶體數目，同時，通過放電級中放電管上偏置電壓的設置，可以方便地對權值調整時間窗口的大小進行調整。本發明提出的電路遵循STDP學習規則，根據阻變突觸兩端神經元的活動性產生LTP、LTD脈衝輸出，對阻變突觸進行相應的權值調整。本電路結構簡單，參數調節方便，適用於大規模神經網絡電子突觸權值調整等應用。
文檔編號G11C11/56GK102610274SQ201210098770
公開日2012年7月25日 申請日期2012年4月6日 優先權日2012年4月6日
發明者於奇, 劉洋, 吳洪天, 胡紹剛 申請人:電子科技大學