以帶有突出的凸塊或球的囊封式引線框架為特徵的半導體裝置封裝的製作方法

2023-12-06 03:42:06 1

專利名稱：以帶有突出的凸塊或球的囊封式引線框架為特徵的半導體裝置封裝的製作方法
技術領域：
本發明涉及以囊封式引線框架為特徵的半導體裝置封裝，所述囊封式引線框架帶有接 觸一支撐於其上的電路小片的突出的凸塊或球。
背景技術：
圖1顯示一用於容納一半導體裝置的傳統封裝100的簡化平面圖。具體而言，半 導體電路小片102支撐在形成引線框架106的一部分的電路小片焊墊104上。引線框 架106還包括引線108，引線108不與電路小片焊墊104成一體且從囊封引線框架106 的封裝100的塑料本體110伸出。最接近於電路小片焊墊104的引線108的端部包括 一經配置以接納一焊線114的一端的引線焊墊109。焊線114從所封裝電路小片102 的一表面102a伸出以提供與不成一體的引線112的電接觸。
圖l中所示的傳統封裝設計的一性質是對空間的有效利用。具體而言，希望一佔 據一給定佔用面積(即在x-y平面中的尺寸)的封裝容納一具有儘可能大的面積的電 路小片。此使一封裝能夠耗用儘可能少的空間一對於用於諸如膝上型計算機、移動電 話、或個人數字助理(PDA)等可攜式應用中的封裝而言，這是一可能非常重要的考 慮因素。
一種最大限度地有效利用空間的替代圖1所示傳統封裝的技術是直接在一印刷電
路板(PCB)上進行"晶片級"附著。此技術利用如下方式在電路小片與銅引線框架之 間使用某種形式的導電凸塊或球將電路小片直接安裝到引線框架上。然後，使用軟焊
料回流焊接，通過所述球或凸塊將該部分直接安裝到一印刷電路板(PCB)的銅焊接 區上。由此往後，將具有球或凸塊的電路小片或引線框架稱作引線框架上的凸塊(或 球)(BOL)工藝。
如果使用一凸塊工藝，則通常在電路小片仍呈晶圓形式時將凸塊形成於電路小片 上。通常採用掩模及光阻劑使用冶金鍍覆及/或濺鍍工藝來形成凸塊。晶圓的凹凸化可 由製造晶圓的工廠、 一專門進行製造後工藝的第三方分包商或進行封裝的分包商來實 施。
球可存在於引線框架或電路小片上，此視用於形成所述球的技術及裝配順序而定。 通常利用多種技術在製成電路小片後形成球。 一種技術是對金或銅導線進行球焊，並 隨後切斷所述導線一此可在呈晶圓形式的電路小片上進行，或其可在引線框架上以一
使鏡像與所述電路小片上的焊墊位置相匹配的圖案進行。用於形成球的替代技術包括 焊料滴或統稱為"球"的其他形式，因為所有這些均為業內所常見且對此種工藝具有特 定應用。
不管其尺寸效率如何，"晶片級"方法可能具有某些缺點。 一個缺點是電路小片除 構建到矽中或沉積到矽上的自然保護外沒有物理或氣密保護。現有晶片級工藝的確採 用0.3mm的球或凸塊高度，因而可使用某種形式的塑料底層填料來保護電路小片與安 裝襯底之間的區域。然而，甚至更大的限制是在PC板的多個觸點與凸塊材料之間缺乏 物理隔離。此缺乏隔離可在電路小片的工作溫度範圍內造成矽、球/凸塊材料、銅焊接 區與軟焊料安裝媒介的不同膨脹/收縮係數之間的熱失配問題。
"晶片級"設計的兩個其他缺點在於球間隔(間距)及球尺寸必須適應PCB的設 計規則。然而，這些PCB設計規則更多的時候是取決於低成本，而不是取決於對符合 一特定電路小片的間距的期望。因此，儘管晶片級球的現有標準為0.3mm直徑，然而 迫使電路小片布局服從外部的PC板布局規則將會降低對電路小片上矽面積的有效利 用，從而轉化為成本增大。
因此，在所屬領域中需要具有能高效地利用可用空間、同時提供晶片級封裝的許 多優點並實現多電路小片組裝的半導體裝置封裝。
發明內客
本發明各實施例涉及以囊封式引線框架為特徵的半導體裝置封裝，所述囊封式引 線框架帶有接觸一支撐於其上的電路小片的突出的凸塊或球。通過無需一單獨的電路 小片焊墊及所述電路小片焊墊的一邊緣與毗鄰的非一體式引線或引腳之間的橫向隔 離，根據本發明的封裝的各實施例增大了在一既定封裝佔用面積情況下可供用於電路 小片的空間。本發明各實施例還可允許多個電路小片及/或多個無源裝置佔據先前由所 述電路小片焊墊所耗用的面積。結果得到一種靈活的封裝工藝，其允許在一傳統的小 的JEDEC所規定佔用面積中組合全部子系統所需的電路小片及技術。
一根據本發明的封裝的一實施例包括 一囊封在一塑料封裝本體內的電路小片； 及一包括一引線焊墊的引線框架，所述引線焊墊通過一也囊封於所述塑料封裝本體內 的導電突出部分與所述電路小片電連通，所述引線焊墊的一部分交疊所述電路小片。
一種根據本發明用以封裝一電路小片的方法的一實施例包括提供一通過一導電 突出部分與一引線框架的一導電引線焊墊進行接觸的電路小片，並將所述電路小片及 所述引線焊墊囊封於一塑料封裝本體內。
本發明的這些及其他實施例、以及本發明的特徵及某些潛在優點將結合下文及附 圖來更詳細地加以說明。


圖1顯示一用於半導體裝置的傳統封裝的一實例的簡化平面圖。 圖2A顯示一根據本發明的封裝的一實施例的簡化透視圖(沒有注射成型的塑料 囊封)。
圖2B顯示圖2A所示封裝的實施例的一簡化剖面圖。
圖3A顯示一根據本發明的封裝的一實施例的簡化透視圖。
圖3B顯示圖3A所示封裝的實施例的一簡化剖面圖。
圖4A顯示一根據本發明的封裝的一替代實施例的簡化透視圖。
圖4B顯示圖4A所示封裝的實施例的一簡化平面圖。
圖4C顯示圖4B所示封裝沿線4B-B'截取的簡化剖面圖。
圖5A顯示一根據本發明的封裝的另一實施例的一簡化平面圖。
圖5B顯示圖5A所示封裝沿線5A-A'截取的簡化剖面圖。
圖6A顯示一根據本發明的封裝的另一實施例的一簡化平面圖。
圖6B顯示圖6A所示封裝沿線6C-C'截取的簡化剖面圖。
圖7A顯示一根據本發明的封裝的另一實施例的一簡化平面圖。
圖7B顯示圖7A所示封裝沿線7A-A'截取的簡化剖面圖。
圖8A顯示一根據本發明的封裝的另一實施例的一簡化平面圖。
圖8B顯示圖8A所示封裝沿線8C-C'截取的一簡化剖面圖。
圖9A顯示一根據本發明的封裝的另一實施例的一簡化平面圖。
圖9B顯示圖9A所示封裝沿線9A-A'截取的一簡化剖面圖。
圖10A顯示一根據本發明的封裝的另一實施例的一簡化平面圖。
圖IOB顯示圖IOA所示封裝沿線IOM-M'截取的一簡化剖面圖。
圖11A顯示一根據本發明得到封裝的一替代實施例的一簡化透視圖。
圖11B顯示圖IIA所示封裝的實施例的一簡化平面圖。
圖11C顯示圖4B所示封裝沿線IIB-B'截取的一簡化剖面圖。
圖12A顯示一根據本發明的封裝的實施例的一簡化平面圖。
圖12B顯示圖12A所示封裝沿線12A-A'截取的簡化剖面圖。
圖12C顯示圖12A所示封裝沿線12B-B'截取的一簡化剖面圖。
圖13A顯示一根據本發明的封裝的實施例的一簡化平面圖。
圖13B顯示圖13A所示封裝沿線13B-B'截取的一簡化剖面圖。
圖13C顯示圖13A所示封裝沿線13A-A'截取的一簡化剖面圖。
圖14A顯示一根據本發明的複雜多電路小片封裝的另一替代實施例的一透視圖。
圖14B顯示圖14A所示封裝的一簡化平面圖。
圖14C顯示圖14B所示封裝沿線14B-14B，截取的一簡化剖面圖。
圖14D顯示圖14B所示封裝沿線14A-14A'截取的一簡化剖面圖。
具體實施例方式
本發明各實施例涉及以囊封式引線框架為特徵的半導體裝置封裝，所述囊封式引 線框架帶有接觸一支撐於其上的電路小片的突出的凸塊或球。通過無需一單獨的電路 小片焊墊及所述電路小片焊墊的一邊緣與毗鄰的非一體式引線或引腳之間的橫向隔 離，根據本發明的封裝的各實施例增大了在一既定封裝佔用面積情況下可供用於電路 小片的空間。本發明各實施例還可允許多個電路小片及/或多個無源裝置佔據先前由所 述電路小片焊墊所耗用的面積。結果得到一種靈活的封裝工藝，其允許在一傳統的小
的JEDEC所規定佔用面積中組合全部子系統所需的電路小片及技術。
根據本發明的各實施例以一種與具有一直接支撐電路小片的引線的晶片級封裝 類似的方式使用與電路小片接觸的球或凸塊，而不像在傳統的帶引線封裝中一樣將電 路小片附著至引線框架的電路小片焊墊部分上。囊封會避免使電路小片曝露至環境中， 從而無需使用一昂貴的工藝來填充電路小片與引線焊墊之間的區域。根據本發明的各 實施例還使得能夠根據電路小片設計規則來壓縮電路小片布局，而不是必須與要求具 有可直接附著至PCB上的焊墊間距的晶片級設計規則(其常常以電路小片尺寸為代 價)相一致。
根據本發明一實施例所封裝的電路小片與"晶片級"電路小片之間的一個區別在
於電路小片上的焊墊間隔並非必須布置成滿足PCB布局規則。另外，用於所述附著
及電信號的球或凸塊並非必須符合JEDEC所註冊的間距及高度要求。實際上，當安裝 至一引線框架並加以囊封時，變成需要將凸塊/球高度減至在直接安裝至PCB上時所 使用凸塊/球高度的幾分之一。
根據本發明的各實施例使球/凸塊能夠比在傳統晶片級封裝中小，從而允許電路小 片上的接觸焊墊更小，此進一步有助於減小電路小片尺寸。在封裝內部使用更小外形 輪廓的凸±夾允許在一給定封裝中具有一略微更大的電路小片，並且還能夠堆疊多個電 路小片而不增加封裝高度。
根據本發明各實施例的球或凸塊可提供一比傳統焊線更大的直徑及更短的電及 熱接合。由此得到電路小片與封裝引線之間的低電阻和低熱阻、同時使所增加的雜散 電感及電容小於具有一圓形橫截面輪廓的傳統焊線。
如在圖1中所示傳統的帶焊線J型引線電路小片組合件的俯視圖中所圖解說明， 在每一側上，均由一隔離區120將電路小片焊墊104與引線108的引線焊墊109隔離。 此隔離區不隨封裝尺寸減小而減小，此意味著其隨封裝尺寸減小而佔據所述佔用面積 的一更大百分比。
相反，在一具有與圖1相同的外部尺寸但利用根據本發明一實施例的引線框架上 凸塊(BOL)組裝工藝的封裝中，在最小的、常用的J型引線封裝中，容納於任何封 裝的現有佔用面積中的電路小片尺寸可增加多達兩倍。具體而言，根據本發明的封裝 的各實施例無需使用當使用與電路小片的傳統焊線連接時為隔離各單獨引腳而原本耗 用的、位於電路小片焊墊與引線上的接合柱之間的所浪費空間。此外，根據本發明各 實施例的BOL附著使電路小片能夠交疊引線的"接合端頭"部分，從而進一步提高最大
電路小片尺寸/封裝佔用面積效率。
根據本發明的封裝設計的各實施例圖解說明於下列各圖式中。在某些圖式中，為 易於圖解說明起見，可概括地顯示或完全省略用於囊封電路小片的塑料封裝本體。
圖2A顯示一根據本發明的封裝的一實施例的一簡化透視圖。圖2B顯示圖2A所 示封裝的實施例的一簡化剖面圖。為清晰地進行圖解說明起見，已在圖2A中省略了 塑料注射成型的封裝本體。在利用圖2A-B中所示BOL電路小片/引線框架布置的封裝 200中，電路小片202與引線201的引線焊墊204交疊，且通過凸塊或球206垂直地 進行電連接。
在圖2A-B中所示的構造中，基體系杆205用於在引線修剪及成形步驟期間將所 囊封封裝連接至引線框架基體(未顯示於圖2A-B中)。如下文所述及後面圖式中所示， 在其他實施例中，所述系杆可呈現出其他功能，例如信號路由，且在所展示的更複雜 的電路小片布置中，用作一傳統電路小片焊墊。
將一根據本發明一實施例的引線框架上凸塊(BOL)工藝與一J型引線封裝設計 結合使用可產生一其中電路小片佔據多達所述封裝佔用面積的85%的封裝。而且，採 用圖2B中以剖面圖形式所圖解說明的J型引線式封裝的外形(即倒鷗翼引線形狀及本 體槽口)及尺寸會使高度及佔用面積損失最小化並提供如上所示的某些優點、加上具 有將多電路小片及多技術電路小片囊封於一僅增加最小的雜散電感及電容的低電阻及 低熱阻封裝中的機會。
在傳統晶片級方法中，按照定義，電路小片佔據佔用面積的100%。但是，電路 小片的尺寸可能因需要修改電路小片設計規則以滿足外部布局規則而受到影響。相反， 利用根據本發明的封裝技術的各實施例，引線框架可充當一在電路小片的最佳化設計 規則與PCB的最佳化設計規則之間進行轉換的中介物，從而使PCB的最佳化設計規 則免受不利影響。
此外，根據本發明的各實施例還可提供會為所述封裝開闢附加功能可能性的電路 由選項或其他組件或特徵。例如，在圖2A-B中所描繪的具體實施例中，所述系杆不 與電路小片電連接，且在自基體進行引線修剪及J型引線形成期間為所囊封封裝提供 純粹的機械支撐，而不執行任何電功能。
相反，在圖3A-B中所示及所述的本發明替代實施例中，所述矩陣系杆執行一電 功能。具體而言，圖3A顯示一根據本發明的封裝300的一替代實施例的一簡化透視 圖。圖3B顯示圖3A所示封裝的實施例的一簡化剖面圖。同樣，為便於圖解說明，已 從圖3A中省略了塑料注射成型的封裝本體。
在圖3A-B所示實施例中，系杆305變成電路小片300的表面302上兩個或更多 個電節點的一短接棒。然後，使用球或凸塊306將輸入、輸出及電源節點連接至電路 小片周邊周圍的引線301。不管引線框架基體是通過衝壓還是通過蝕刻形成，所述基 體系杆均固有地與所述引線共面，且因此，相同高度的球或凸塊容易附著至平面引線 接合端頭及所述系杆。
雖然到現在為止是結合一具有單個系杆的封裝來圖解說明本發明，但根據本發明 的各實施例並不僅限於此。例如，圖4A顯示一根據本發明的封裝400的一替代實施 例的一簡化透視圖。圖4B顯示圖4A所示封裝的實施例的一簡化平面圖。圖4C顯示 圖4B所示封裝沿線4B-B'截取的一簡化剖面圖。在這些圖式及所有後面的圖式中，為 易於圖解說明起見，以虛線顯示塑料封裝的輪廓。
此具有一 12引線框架402的TSOP-12JW封裝400圖解說明根據本發明各實施例 的引線框架上凸塊(BOL) 403工藝可適用於製造若干有引線及無引線封裝，而無需改 變封裝的外部尺寸。這些實施例可改良大多數標準帶焊線產品的電路小片尺寸、焊線 電阻及熱性能。在圖4A-C所示的具體實施例中，所述基體系杆已分離成兩個單獨的杆 404。這兩個基體系杆可用來互連兩個單獨的電節點。
圖5A顯示一根據本發明的封裝的另一實施例的一簡化平面圖。圖5B顯示圖5A 所示封裝沿線5A-A'截取的一簡化剖面圖。在圖5A-B中所示的封裝500中，兩個電路 小片502及504通過凸塊或球506附著在引線框架508 —側上並通過BOL附著互連至 一共用的中心焊墊/基體系杆510。
圖6A顯示一根據本發明的封裝的再一實施例的一簡化平面圖。圖6B顯示圖6A 所示封裝沿線6C-C'截取的一簡化剖面圖。在圖6A-B中所示的封裝600中，圖解說明 另一雙電路小片布置。具體而言，在此實施例中，電路小片602及604以BOL方式附 著至引線框架606的兩側、及共用中心焊墊/基體系杆608的各側。此處，用於附著每 一電路小片602及604的BOL工藝在附著溫度方面有所不同，以使第一電路小片不會 在第二電路小片附著期間劣化。例如，第一電路小片可使用由熱超聲焊接形成的金球 來附著，而第二電路小片可利用預成型於所述電路小片上並使用軟焊料回流焊接(一 種更低溫度工藝)附著至引線框架上的凸塊。
圖7A顯示一根據本發明的封裝的再一實施例的一簡化平面圖。圖7B顯示圖7A 所示封裝沿線7A-A，截取的一簡化剖面圖。在封裝700的此種布置中，這兩個電路小 片702可同時附著至引線704及附著至用於互連電路小片702上的電節點的基體系杆 706。
大多數雙電路小片封裝產品均為容納兩個相同電路小片的雙重形式。在圖7A-B 所示實施例中，所述多電路小片封裝構造可包括兩個相同的電路小片或兩個不同的電 路小片。
此外，圖7A-B所示實施例也可允許使用兩種不同技術的電路小片。例如，由所 述基體系杆提供的低阻抗及低雜散電感互連線可特別有利於某些產品，如一驅動一甚 高速離散電路小片(例如DMOS橫向或類似技術)的甚高速脈寬調製(PWM)電路 小片。此類封裝應用已推動了以兩個電路小片之間的低阻抗互連與極低雜散電感為特 徵的新的電路小片布置及組裝方法。PWM頻率將很快會高到足以減小無源組件一用 於將PWM脈衝過濾回至一乾淨的DC電壓的電容器及電感器一的尺寸。然而，同時， 那些高頻將消除分別封裝電路小片並將其互連在一 PCB上的可能性。根據本發明的各
實施例便解決了此問題。
圖8A顯示一根據本發明一實施例的更加複雜的封裝構造的一簡化平面圖。圖8B 顯示圖8A所示封裝800沿線8C-C'截取的一簡化剖面圖。圖8A-B所示的替代實施例 在相同的封裝佔用面積中容納兩個全尺寸的電路小片802。這些J型引線封裝中的引 線806的數量可介於6到14之間，且此方法提供了製成一佔據一不大於單個電路小片 封裝的PC板佔用面積的雙電路小片封裝的能力。例如，在數種產品(如低(電壓) 降穩壓器(LDO))中，往往一同使用兩個或更多個電路小片，這些電路小片之間的唯 一區別是其被編程輸出的電壓。在此類應用中， 一根據本發明一實施例的雙電路小片 封裝可方便地經配置以將這兩個電路小片上的所有引腳共同連接(引出於單獨引線上 的電路小片輸出除外)。
只要在運行於現有組裝線上的工藝期間封裝電路小片，就有可能使用基體系杆， 以便能夠在修剪與成形步驟後對處於基體狀態的封裝進行自動處理。然而，這些系杆 不需要佔據原本可能分配給有源電路小片或無源封裝組件的空間。
例如，圖9A顯示一根據本發明的封裝900的另一實施例的一簡化平面圖。圖9B 顯示圖9A所示封裝沿線9A-A'截取的一簡化剖面圖。圖9A及B所示的封裝900提供 不將基體系杆902用於任何電功能的選項。具體而言，使用一較高溫度焊料回流焊接 或一熱超聲焊球工藝將小的電路小片904附著至較大的電路小片906，並隨後使用一 較低溫度焊料回流焊接工藝將這兩個電路小片904及906通過凸塊或球907附著至引 線框架908。在圖9A-B所示的具體實施例中，基體系杆902與錨定在注射成型的塑料 912中的引線910成一整體。
圖10A顯示一根據本發明的封裝1000的另一實施例的一簡化平面圖。圖10B顯 示圖IOA所示封裝沿線IOM-M'截取的一簡化剖面圖。圖IOA及B所示實施例的封裝 1000圖解說明與圖9A-B中所示實施例為同一類型、但具有-一更高引腳數封裝的多電 路小片組合件。在圖10A-B所示具體實施例中，基體系杆1002錨定在注射成型的塑 料1004中。
前面的實施例中所展示的組裝方法及布置可用於J型方形封裝。然而，J型方形 封裝所提供的額外空間及引腳可使其還能夠呈現出其他特徵。
例如，圖11A顯示一根據本發明的封裝1100的一替代實施例的一簡化透視圖。圖 11B顯示圖11A所示封裝實施例的一簡化平面圖。圖11C顯示圖11B所示封裝沿線 IIB-B'截取的一簡化剖面圖。圖IIA-C展示另一系列提供各種各樣引腳數及許多種電 路小片尺寸選項的小的J型引線封裝的一實施例。在圖11A中，一4x4mm方形24J 型封裝IIOO展示一簡單的單電路小片布置。
傳統的帶焊線的方形封裝在四個拐角的每一拐角處均具有基體系杆，以在電路小 片接合及打線接合期間支撐電路小片焊墊、及在囊封后、引線修剪及成形工藝步驟期 間支撐封裝。如圖11A-C所示J型引線實例中所示，方形J型引線封裝的BOL形式可 保持相同的規約。在這些實施例中，所述基體系杆不支撐一傳統的電路小片焊墊，而
是一開放式正方形。圖IIA-C所示實施例的開放式結構可使模製化合物能夠更均勻地 流動以覆蓋根據本發明一實施例以BOL方式安裝的電路小片的頂部。
在圖11A-C中所示的實施例中，不提供一傳統的電路小片焊墊也會形成如下區域 在該區域中，可通過使用一再分配金屬層在主電路小片上形成電路小片安裝焊墊而將 一個或多個次電路小片直接附著至主電路小片上。此種電路小片安裝悍墊可容納帶凸 塊的次電路小片，如在圖IOA-B所示實施例中所示。
雖然到現在為止所述的實施例己消除了傳統電路小片焊墊元件，但此並非是本發 明所必需的。包含一電路小片焊墊會形成多種使以BOL方式附著的電路小片與具有兩 側電連接的電路小片(例如垂直導電DMOS電路小片)相組合、或出於其他原因需要 使用撓性接合來彌補可變電路小片厚度的可能的封裝布置。
例如，圖12A顯示一根據本發明的封裝的一替代實施例的一簡化平面圖。圖12B 顯示圖12A所示封裝沿線12A-A'截取的一簡化剖面圖。圖12C顯示圖12A所示封裝 沿線12B-B'截取的一簡化剖面圖。
圖12A-C所示實施例顯示可使用由方形類型的封裝所提供的更大封裝引腳數及 額外電路小片空間來實現的更複雜的電路小片組合。具體而言，在圖12A-C所示的封 裝1200中，頂部電路小片為一Mosfet 1202，如同一傳統的方形J型引線產品一樣， 其附著至一下設式電路小片焊墊1204。與Mosfet的柵極觸點1211的電連通是使用一 傳統的5密耳鋁焊線1212來建立，且與Mosfet的源極觸點1208的電連通是使用小外 形尺寸鋁條帶接合1210來建立。2006年11月14日提出申請的同在申請中的第
11/559,819號美國專利申請案詳細闡述了此種條帶接合且出於各種目的以引用方式全 文併入本發明中。
完成此電路小片附著後，將基體反轉並使用一種根據本發明一實施例的較低溫度 BOL附著技術來將下面的電路小片1214附著至凸塊1216。如在前面的BOL附著中一 樣，以BOL方式附著的電路小片不與支撐Mosfet的電路小片焊墊接觸。在此種情況 下，所述電路小片焊墊與下面的電路小片形成兩個大的板，在注射成型工藝期間必須 在這兩個大的板之間無縫隙地填充模製化合物。由於這種原因，為此種BOL附著所選 的凸塊或球將具有更大的尺寸以提供使塑料在其間流動的更大空間。
根據本發明各實施例的更複雜電路小片堆疊的封裝可能需要對附著順序及用於 此種附著的技術予以額外的考慮。到現在為止所述的多電路小片布置可使用經設計以 具有兼容的回流焊接溫度的軟焊料化合物，因而所述工藝中的每一步驟均不會使前面 的步驟劣化。
存在多種可形成一可靠的凸塊或球附著以及一軟焊料回流焊接溫度範圍的技術。 這些技術當中頗具希望的是那些利用先前用於球焊金及銅導線的知識及設備的技術。 在此種情況下，使用一熱超聲焊接工藝來形成球焊，並隨後完全切斷所述導線。此可 用於在一仍呈晶圓形式的整個晶圓表面上或在引線框架上形成球。第二附著則可為用 於在其觸點上形成有金或銅球的電路小片的傳統軟焊料回流焊接。或者， 一電路小片可以倒裝晶片方式布置於形成於引線框架上的球的頂上，且一第二熱超聲接合可將所 有球同時附著至電路小片。目前，只對於具有有限數量的球附著的電路小片存在此選 項。然而，熱超聲接合提供一有用的工具，因為其為一焊接工藝且完全不受後續軟焊 料溫度的影響。因此， 一根據本發明的目的是對每一附著工藝進行選擇從而使其將不 使前面的工藝劣化、且其將與產品的電要求兼容。
圖13A顯示一根據本發明的複雜多電路小片封裝1300的另一替代實施例的一簡 化平面圖。圖13B顯示圖13A所示封裝沿線BB-B'截取的簡化剖面圖。圖13C顯示 圖13A所示封裝沿線13A-A'截取的簡化剖面圖。圖13A-C所示的封裝1300代表一根 據本發明的雙電路小片BOL布置，其與在前面的實施例中所採用的雙電路小片BOL 布置相似，只是這兩個所封裝電路小片1302及1304中的每一個均與分別用於與位於 對置端上的導電凸塊或球1310以BOL方式附著的引線焊墊1306及1308電連通。因 此，圖13A-C中所示的方形封裝實質上變成位於單個佔用面積中的兩個封裝，其中兩 個單獨的電路小片1302及1304彼此呈90。定向的。在圖13A-C中所示的布置中，空 間得到節省且各電路小片分離且獨立，不要求具有電或功能方面的關係。
圖14A顯示一根據本發明的複雜多電路小片封裝1400的另一替代實施例的一透 視圖。圖14B顯示圖14A所示封裝的一簡化平面圖。圖14C為圖14B所示封裝沿線 14B-B'截取的簡化剖面圖。圖14D顯示圖14B所示封裝沿線14A-A'截取的簡化剖面 圖。圖14A-D所示的封裝1400代表一雙電路小片BOL布置，其類似於在前面的實施 例中所採用的雙電路小片BOL布置，只是電路小片1404具有用於與位於對置端上的 導電凸塊或球1410以BOL方式附著的引線焊墊。第二電路小片1402使用環氧樹脂電 路小片附著材料以倒裝晶片方式安裝在電路小片1404的背面上。
與第二電路小片1402的電觸點是通過附著1404至所述電路小片上每一接觸焊墊 及附著至未用於以BOL方式附著1404電路小片的兩個側上的每一引線的傳統2密耳 金焊線來建立。在圖14A-C所示的布置中，空間得到節省且如果使用一電絕緣的環氧 樹脂將電路小片1402附著至電路小片1404，則各電路小片在電方面分離且獨立。如 果使用導電性(即摻雜有銀的)環氧樹脂將電路小片1402附著至電路小片1404，則 電路小片1402與1404將在二者的背面上共享一共用襯底連接。
雖然到現在為止上文說明是著重於製作有引線的封裝，但本發明並不僅限於此特 定封裝類型。根據本發明各替代實施例的BOL技術也適用於製作其他類型的封裝，包 括那些具有呈引腳形式的外部連接的封裝、及"無引線"封裝，例如QFN、 DFN、 SON 及PowerPAK封裝。為了涵蓋這些替代實施例，本文所使用的術語"引線"及"引線焊墊" 應理解為指代任何伸出封裝本體之外以與容納於其中的電路小片建立電連通的導電元 件。
雖然上文己全面闡述了各具體實施例，但也可使用各種修改形式、替代構造及等 效形式。因此，上文說明及例示不應視為限定由隨附權利要求書所界定的本發明的範圍。
權利要求
1、一種封裝，其包括一囊封在一塑料封裝本體內的電路小片；及一引線框架，其包括一通過一也囊封於所述塑料封裝本體內的導電突出部分與所述電路小片電連通的引線焊墊，所述引線焊墊的一部分交疊所述電路小片。
2、 如權利要求l所述的封裝，其中所述突出部分包括一從所述電路小片表面伸出 的凸塊或球。
3、 如權利要求l所述的封裝，其中所述突出部分包括一從所述焊墊伸出的凸塊或球。
4、 如權利要求l所述的封裝，其中所述突出部分包括一焊料球。
5、 如權利要求1所述的封裝，其中所述突出部分包括一熱超聲焊接球。
6、 如權利要求l所述的封裝，其中所述引線框架進一步包括一交疊所述電路小片 的系杆。
7、 如權利要求6所述的封裝，其進一步包括一也囊封於所述塑料封裝本體內並允 許所述系杆與所述電路小片之間電連通的第二導電突出部分。
8、 如權利要求l所述的封裝，其進一步包括一第二電路小片。
9、 如權利要求8所述的封裝，其中所述第二電路小片由所述電路小片支撐在一導 電突出部分上。
10、 如權利要求8所述的封裝，其中所述引線框架進一步包括一第二引線焊墊， 所述第二引線焊墊通過一也囊封於所述塑料封裝本體內的第二導電突出部分與所述第 二電路小片電連通，所述第二引線焊墊的一部分交疊所述第二電路小片。
11、 如權利要求8所述的封裝，其進一步包括一交疊所述電路小片及所述第二電 路小片的系杆。
12、 如權利要求11所述的封裝，其中所述電路小片及所述第二電路小片位於所述 系杆的同一側上。
13、 如權利要求11所述的封裝，其中所述電路小片及所述第二電路小片位於所述 系杆的對置側上。
14、 如權利要求11所述的封裝，其中所述電路小片及所述第二電路小片通過附加 的導電突出部分與所述系杆電連通。
15、 如權利要求8所述的封裝，其中所述第二電路小片支撐在一電路小片焊墊上。
16、 一種封裝一電路小片的方法，所述方法包括-提供一通過一導電突出部分與一引線框架的一導電引線焊墊相接觸的電路小片；及將所述電路小片及所述引線焊墊囊封於 一塑料封裝本體內。
17、 如權利要求16所述的方法，其中一與所述引線焊墊成一體的引線伸出所述塑 料封裝本體之外。
18、 如權利要求16所述的方法，其中所述電路小片設置有所述導電突出部分。
19、 如權利要求16所述的方法，其中所述引線框架設置有所述導電突出部分。
20、 如權利要求16所述的方法，其中所述引線框架進一步設置有一交疊所述電路 小片的系杆。
全文摘要
本發明各實施例涉及以通過導電凸塊或球與一所支撐電路小片電連通的囊封式引線框架為特徵的半導體裝置封裝。通過排除對一單獨的電路小片焊墊及所述電路小片焊墊的一邊緣與毗鄰的非一體式引線或引腳之間的橫向隔離的需要，通過根據本發明各實施例的引線框架上凸塊(BOL)工藝製成的封裝的實施例增大了在一既定封裝佔用空間情況下可供用於電路小片的空間。本發明各實施例還可允許多個電路小片及/或多個無源裝置佔據封裝中先前由所述電路小片焊墊所耗用的空間。結果得到一種靈活的封裝工藝，其允許在一傳統的小的JEDEC所規定佔用空間中組合全部子系統所需的電路小片及技術。
文檔編號H01L23/488GK101202260SQ20071000310
公開日2008年6月18日 申請日期2007年1月31日 優先權日2006年12月12日
發明者安東尼·C·崔, 舟 明, 楊宏波, 輝 滕, 理察·K·威廉斯, 詹姆斯·哈恩登, 謝方德 申請人:捷敏電子(上海)有限公司