信號轉換裝置及其在大規模集成電路上的應用的製作方法
2023-11-03 07:36:02
專利名稱：信號轉換裝置及其在大規模集成電路上的應用的製作方法
技術領域：
本發明涉及一種信號轉換裝置和使用該裝置的LSI(大規模集成電路)，該信號轉換裝置接收、整形信號，並根據信號的幅度將高電平、低電平或中間電平信號轉變為可用於邏輯信號處理電路的合適的邏輯信號。
由於獲得高速、減少功率損耗和低噪聲的目的，處理邏輯信號的大多數常用的LSI都使用能處理小幅值信號，即通常不大於電源電壓的低幅值接口。用於低幅值接口的公知技術包括GTL(噴射收發兩用機邏輯電路)、CTT(中央帶有分接頭的終端)、LVDS(低電壓差功式信號設備)、以及PECL(偽發射極耦合邏輯電路)。根據PECL的技術要求，儘管信號幅值大約為0.6V，但所需的電源電壓為大約3V或5V。通常使用一端電壓和一端電阻來提供這種類型的低幅值信號。例如，剛才提到的PECL技術以下列方式輸出一高電平信號它的輸出電路將一特定電流通過一端電阻流到一端電壓源，從而導致沿著該端電阻產生一電動勢。另一方面，當PECL輸出一低電平信號時，它的輸出電路將一特定電流從端電壓源流過端電阻，導致沿著該電阻產生一電動勢。所以，所產生的低幅值信號的高電平電壓比所述端電壓約高出0.3V。相應地，它的低電平電壓比端電壓約低0.3V。因此，產生一幅值大約為0.6V的信號。
兩種通用的傳輸低幅值信號的途徑為單相傳輸和差動式傳輸方法。在單相傳輸方法中，使用一個單獨的低幅值信號用於信號傳輸。另一方面，在差動式傳輸方法中，同時傳輸所述低幅值信號和它的反相信號。
在單相傳輸方法中，以下列方式來確定一輸入信號的邏輯電平在該信號本身到達另一輸入端的同時，在接收電路的2個輸入端之一上提供一其幅值約為所述輸入信號幅值一半的參考電壓。那麼，如果所述信號大於或等於該參考電壓，則它被認為是一高電平信號，反之，(即，如果該信號小於參考電壓)，它被認為是一低電平信號。
另一方面，在差動式傳輸方法中，當接收到一信號時，如上所述的2個相互反相的信號分別同時地傳到接收電路的2個輸入端。在這種方法中，如果在非反相輸入端的信號電平比另一輸入端，即反相輸入端的電平高，則該信號被認為是一高電平信號。反之，如果在非反相輸入端接收到的信號電平比反相輸入端的低，則該信號被認為是一低電平信號。
圖1A示出了一常用的單相傳輸電路的結構。圖1B是輸入/輸出信號的時序圖。如圖1A所示的電路結構中，一輸入端(1N)與單相電平判別電路26的一個輸入端相連。一參考輸入端(VR1)與單相電平判別電路26的另一輸入端相連。單相電平判別電路26的輸出端與單相電平識別電路27的輸入端相連。最後，一輸出端(OUT)與單相電平識別電路的輸出端相連。
現在將參考圖1B中的時序圖對圖1A中所示的常用電路的運行情況加以描述。如圖1B所示輸入信號(IN)和參考信號(UR1)分別施加到單相電平判別電路26的兩個輸入端。當輸入信號等於或大於參考信號(VR1)時，單相電平判別電路26確定該輸入信號(IN)是一高電平。反之，當該信號小於參考信號(VR1)，則認為它是低電平。據此將輸出最後的結果26OUT信號。然後，單相電平識別電路27接收26OUT信號，相應於26OUT信號輸出一邏輯非反相電平信號(OUT)。諸如輸出信號的邏輯反相這樣的邏輯操作通常是由單相電平識別電路27來完成。
圖2A示出了慣用的差動傳輸電路的結構。圖2B是輸入/輸出信號的時序圖。如圖2A所示的電路結構中，非反相輸入端(IN)與差動式電平判別電路28的其中一個輸入端相連。另外，反相輸入端(INX)與差動式電平判別電路28的另一輸入端相連。更進一步，單相電平識別電路27的輸入端與差動式電平判別電路28的輸入端相連。單相電平識別電路27的輸出端與一輸出端(OUT)相連。
現在將參考圖2B的時序圖對圖2A中的常用電路的運行情況加以描述。如圖2B所示，非反相輸入信號(IN)和反相輸入信號(INX)分別施加到差動式電平判別電路28的兩個輸入端。當非反相信號(IN)比反相信號(INX)大時，差動式電平判別電路28認為該輸入信號是高電平。反之，當非反相信號(IN)小於反相信號(INX)時，則認為輸入信號是低電平。然後將輸入結果28OUT信號。單相電平識別電路27接收28OUT信號，並相應於28OUT信號輸出一邏輯非反相電平信號(OUT)。諸如輸出信號的邏輯反相這樣的邏輯操作是由單相電平識別電路27完成。
如上所述，在慣用的信號幅值處理過程中，從輸出電路中傳輸一單相傳輸信號或一差動式傳輸信號。那麼，當輸出電路既不傳輸高電平信號也不傳輸低電平信號時，所連接的傳輸線被迫進入一高阻抗狀態。這種狀態通常用於防止與從一個連續輸出電路輸出的信號相撞，該連續輸出電路與同一傳輸線相連。
當所述輸出電路與信號傳輸線的連接被中斷時，也同樣能進入這種高阻抗狀態。在進入這種高阻抗狀態時，信號傳輸線的電平(高或低)開始接近端電源電壓。另外，其幅值變為0。
接收一低幅值信號的電路確實擁有一個幅值的最小的門限值其電平低於這個門限電平的輸入信號不能被分為高或低電平。該最小門限值被稱為最小額定幅值，其電平大於該額定電平的接收信號能被電路正確地分類(如高或低)。因此，被傳輸的信號其幅值必須大於等於該額定幅值。如果由接收電路接收到的信號其幅值小於額定幅值，那麼不能對其精確地識別出該信號電平是高電平或低電平，從而導致輸出一錯誤信號。這個問題可以參考圖1A中的常用電路解釋如下當施加到輸入端(IN)上的信號幅值小於最小額定幅值時，單相電平判別電路26不能將該輸入信號分類為高電平或低電平，其結果輸出一中間電平信號，後續電路既不能將其確定為高電平也不能確定為低電平。因此，當單相電平識別電路27接收到該輸出信號時(從單相電平判別電路26)，它不能將該信號確定為高電平或低電平，並且因而輸出一錯誤信號。這種錯誤信號的產生是由於這些事實的結果即高和低電平的隨機變化取決於接收電路的電源特性，環境溫度，在接收電路的製造過程中引起的接收電路可能的質量不均勻性，和其它與之相連的電路特性。該錯誤信號同樣可能作為既不是高電平也不是低電平的中間電平信號被產生。在前一種情況中(其中輸出一錯誤信號)，在其中裝備一LSI的裝置可能由於該錯誤信號而出錯。在後一種情況中(其中輸出一中間電平信號)，構成該接收電路的電晶體可能進入一種不希望的導通狀態，並在其中流過大量的穩態電流。這種大量的電流導致了功率損耗的增加和產生熱量，這樣也同樣能導致使用電晶體的LSI和裝置出錯。
上述的問題也同樣產生在圖2A和2B中所示的差動式傳輸中。在這種高阻抗狀態中，信號幅值為0，低於最小額定幅值。所以，可能發生上述同樣的問題。
考慮到現有技術中上述提到的問題，設計了本發明。因此，本發明的目的是為了提供一種信號轉換裝置，該裝置能防止由於中間電平信號(即，信號不能確定為高電平或低電平)而產生的上述問題，並且能防止接收電路的電晶體進入不希望的導通狀態。其結果防止了功率損耗的增加和由於大量電流所導致的熱量的產生。
根據本發明的一個方面，所提供的信號轉換裝置包括差動式信號檢測電路，用於分別檢測信號和第一參考電壓之間的第一差值，以及該信號和第二參考電壓之間的第二差值；該裝置還包括一編碼電路，用於分別將第一和第二差值編碼成給定代碼信號。
根據本發明的另一方面，所提供的信號轉換裝置包括一信號轉換電路，將差動式信號轉換為一單信號；一差動式信號檢測電路，分別檢測由信號轉換電路轉換的信號與第一參考電壓之間的第一差值，以及由該信號轉換電路轉換的信號與第二參考電壓之間的第二差值；和一編碼電路，分別將第一和第二差值編碼成給定的代碼信號。
根據本發明的又一個方面，所提供的信號幅值處理方法包括差動式信號幅值檢測步驟，檢測輸入信號和輸入信號的反相信號之間的電壓差，即，它們的幅值之差，並輸出所得到的差動式信號；差動式信號檢測步驟，分別檢測所述差動式信號與第一參考電壓的差值，以及該差動式信號與第二參考電壓之間的差值，並輸出結果差動式信號；額定信號識別步驟，即，接收差動信號，識別輸入信號是高電平或低電平，確定輸入信號的幅值小於給定的最小額定幅值，並且同樣輸出一結論性信號。
根據本發明的又一個方面，上面提到的信號幅值處理方法還進一步包括用一給定因子將輸入信號放大的信號放大步驟，雖然該信號幅值小於最小的給定幅值。
具有上面提到的結構的本發明提供了下面較好的效果除了確定輸入信號電平是高或低之外，還確定處於高阻抗狀態的輸入信號幅值是否低於最小額定幅值。本發明可以成功地檢測其中信號幅值為零的高阻抗狀態。因此，將可以防止由於高阻抗狀態而導致的故障的出現。另外，還將產生對應於高阻抗狀態的一個指示信號。
本發明的其它特徵和有益效果將通過隨後結合附圖的詳細說明書而變得顯著。其中圖1A和1B分別示出了通用電路的結構和它的運行；圖2A和2B分別示出了通用電路結構和它的運行；圖3示出了第一實例的電路構成；圖4示出了差動式信號檢測電路的結構；圖5A和5B分別示出了額定信號識別電路的結構和用於額定信號識別電路的功能表；圖6是顯示第一實施例的時序圖；圖7示出了第二實施例的結構；圖8示出了差動式信號放大電路的結構；以及圖9A，9B和9C分別示出了應用電路的結構，傳輸信號的基本波形，和處於高阻抗狀態下的波形。
下面將參考附圖詳細描述本發明的第一實施例。
圖3示出了本發明的第一實施例的結構。這個第一實施例是由差動式信號檢測電路1和額定信號識別電路2組成。差動式信號檢測電路1包括一輸入端1N，兩個參考電壓輸入端VR2和VR3，和兩個輸出端OUTA1和OUTA2。額定信號識別電路2包括兩個輸入端INA1和INA2，以及兩個輸出端OUT1和OUT2。差動式信號檢測電路1檢測輸入信號和參考電壓VR2之間的差值，和該輸入信號和參考電壓VR3之間的差值，並輸出所得的差動式信號OUTA1和OUTA2。然後，額定識別電路2將該差動式信號OUTA1和OUTA2編碼為能共同顯示所述輸入信號是否被分成高電平，低電平，或中間電平的信號OUT1和OUT2。
圖4示出了差動式信號檢測電路1的結構。如圖4所示，該差動式信號檢測電路1是這樣組成的電流源8和13，其通過相應的有源負載電阻6、7、11和12提供電流；以及轉換電晶體4、5、9和10，其用於控制相應的電流是否將流過。
PMOS型有源負載電晶體6和7的源極都與電源電壓VDD相連，而它們的柵極都與有源負載電晶體6的漏極相連。NMOS型轉換電晶體4和5各自的漏極分別與電晶體6和7的漏極相連，而它們的源極都與電流源8相連。均為NMOS型電晶體的有源負載電晶體11和12的源極都與電源電壓VSS相連，而它們的柵極都與電晶體12的漏極相連。均為PMOS電晶體的轉換電晶體9和10的漏極分別與電晶體11和12的漏極相連，而它們的源極都與電流源13相連。轉換電晶體5和9的柵極彼此相連，並且在它們的連接點處放置有一輸入端。參考電壓輸入端VR2和VR3分別位於轉換電晶體4和10的柵極。輸出端OUTA1和OUTA2分別位於電晶體5和9的漏極。
圖5示出了圖3中額定信號識別電路2的結構。如圖5A所示，該額定信號識別電路2包括邏輯電路21至25，並輸出顯示高電平、低電平或高阻抗電平的邏輯類型信號(OUT1和OUT2)。AND電路21有兩個輸入端INA1和INA2，它的邏輯輸出饋送到AND電路23的一個輸入端和AND電路25的一個輸入端，除此之外，AND電路21的輸出也饋送到反相器24，該反相器24再將它的反相信號輸出到輸出端OUT1。通過輸入端INA2接收的信號被反相器22所反相，然後輸出到AND電路23的另一個輸入端。來自AND電路23的輸出被送往AND電路25的另一個輸入端，然後輸出到輸出端OUT2。
圖5B是一功能表，示出了差動式信號檢測電路1和額定信號識別電路2的運行情況。如圖5B所示，當輸入高電平或低電平信號時(IN；見圖3)，通過兩個輸出端OUT1和OUT2輸出互補的邏輯信號。但是，當輸入高阻抗電平(HZ)信號時，特別地，當輸入信號幅值低於差動式信號檢測電路1的最小額定幅值(即，該信號落入參考電壓VR2和VR3之間)時，通過兩個輸出端OUT1和OUT2輸出低電平信號。
具有圖5A結構的裝置可以防止由於接收高阻抗狀態下的信號而導致出錯。
下一步，將參考圖6描述本發明的第一實施例的工作情況。
圖6(在圖3和4中也示出)中所示出的兩個參考電壓VR2和VR3以這種方式被設置，即VR2和VR3之間的差值等於最小額定幅值，並且R2＞VR3。當以這種方式設置時，VR2對應於邏輯高電平閾值，而VR3對應於用於差動式信號檢測電路1的邏輯低電平閾值。當輸入端IN的信號變化並且超越過參考電壓VR2和VR3時，通過輸入端IN並是該信號的反相信號的邏輯電平將分別從兩個輸出端OUTA1和OUTA2輸出。在區域1和3中(圖6)示出了這種工作情況。當輸入信號1N大於或等於差動式信號檢測電路1的最小額定幅值時，進行這種運行情況。但是，當該輸入信號的幅值小於最小的額定幅值(這種情況特別對應於圖6中的區域2)，或者換句話說，當該輸入信號小於其中一個參考電壓(具體地，VR2)，但等於或大於另一個參考電壓(具體地，VR3)時，該信號(它的幅值可能因此很小)不能超越參考電壓VR2和VR3。這樣導致了圖4中差動式信號檢測電路1的2個輸出OUTA1和OUTA2沒有變化；即，OUTA1和OUTA2連續地輸出相同的相應的高電平或低電平信號。在圖5A的額定信號識別電路2中，輸出OUT1和OUT2分別與輸入端INA1和INA2耦合。圖5B中的功能表可以清晰地了解輸出OUT1和OUT2以圖6所示的時序圖方式工作。具體地，圖5B功能表的頭兩行示出了在圖6時序圖中位於區域1和3中的輸出OUT1和OUT2(在這種情況中，高電平或低電平輸入信號已經輸出)。圖5B功能表的最後一行示出了在圖6時序圖中位於區域2中的輸出OUT1和OUT2(在這種情況中，該輸入信號是處於高阻抗狀態)。
下一步，將參考圖7描述本發明第二個實例的電路結構。
該第二實施例涉及在差動式傳輸方法中接收和放大差動或信號的信號放大電路。圖7示出了這種電路結構的一個例子。當輸入信號的幅值與信號檢測電路的最小額定幅值之間的差值較小以致於不能檢測出該輸入信號的幅值是否比最小額定幅值小時，由於該信號檢測電路的低的解析度，信號放大就非常有用。
如圖7所示，第二實施例包括第一實施例的差動式信號檢測電路1和額定信號識別電路2；以及帶有一個非反相輸入端IN，一個反相輸入端INX，和一個輸出端OUTB的作為差動式信號檢測和放大裝置的一個差動式信號放大器3。差動式信號檢測電路1通過該電路1的輸入端接收來自差動式信號放大器3的輸出端OUTB的信號。
圖8示出了差動式信號放大電路3結構的一個例子。如圖8所示，這個差動式信號放大電路3包括電阻16和17；給相應電阻提供電流的恆定電流源19和20；以及控制相應電流是否流過的轉換電晶體14和15。其基極與非反相輸入端IN相連的轉換電晶體14的集電極通過電阻16與電源電壓VDD相連。電晶體14的發射極與電源電壓VSS相連。除此之外，反相輸入端INX與電晶體15的基極相連，輸出端OUTB置於電晶體15的集電極。電晶體15的集電極與電源電壓VDD相連；它的發射極與電源電壓VSS相連。電晶體14和15的發射極通過電阻18彼此相連。因為差動式信號檢測電路1和額定信號識別電路2具有與在第一實施例中所描述的相同的結構，所以省去對它們的解釋。
下面將根據本發明描述第二個實施例的運行情況。在差動式信號放大電路3將在非反相輸入端IN和反相輸入端INX接收到的每個輸入信號放大之後的後續運行與第一實施例中的相同。通過調整流過差動式信號放大電路3中電阻16和17的恆定電流，而該恆定電流是由電流源19和20所提供，或是調整電阻16和17的電阻，將很容易地確定信號放大倍數。
隨著上述放大操作，一個普通輸入信號的幅值與最小的額定幅值之間的差值將變得越來越大。差動式信號檢測電路1的參考電壓VR2因此被設置為該輸入信號的最大電壓和電壓A2的平均值，這裡A2和電壓A3之間的差值等於最小額定幅值，且A2＞A3；同樣地，差動式信號檢測電路1的參考電壓VR3設置為該輸入信號的最小電壓與上述的電壓A3的平均值。
注意，當上述第二個實施例的差動式信號放大電路3的放大倍數確定為1時，實際並沒有發生放大。此外，當第二實施例用作帶有放大功能的以單相為基礎的傳輸單元時，該反相輸入端(INX)作用為一參考輸入端(VR1)，而非反相輸入端(IN)則保留提供輸入信號的一個端點，在這種情況中，該輸入信號是一單相傳輸信號。
圖3,4和5中示出了單相電平差動式檢測電路1、差動式信號放大電路3和額定信號識別電路的電路結構。但是，這些僅僅是最簡單的結構，用來使關於電路運行的解釋便於理解。實際上，只要它按照圖6的時序圖工作，那麼任何結構可以被允許。例如，每個雙極性電晶體都可以被一個MOS型電晶體所置換，反之亦然。每個電晶體同樣可以被一個MOS電晶體，或其它相關的有源器件所置換。這些置換是公知的。
就圖5B的功能表而論，該輸出信號OUT1和OUT2一起顯示輸入信號的邏輯電平，即，顯示該輸入信號電平是否是高電平、低電平或高阻抗電平。但是，只要可以清楚地區別低電平，高電平和高阻抗電平之間的差別，那麼與輸入信號電平相關的OUT1和OUT2信號電平的實際邏輯值可以不同於圖5B所示的值。所以，可以對應於功能表中OUT1和OUT2的邏輯值輸出修改圖6時序圖的邏輯值。相應地，同樣也可以修改差動式檢測電路、信號放大電路，和額定信號識別電路的邏輯值。很容易獲得這些改變。
在本發明的第三個實施例中，將參考圖9A，9B和9C描述上面提到的第一和第二實施例的一個應用。
圖9A示出了該應用的結構。在這個應用中，根據本發明第二施例的差動式信號處理電路(見圖7)在一個LSI101中用作一個接口單元。在圖9A中，LSI100通過一個差動式信號輸出電路103和根據LVDS(低電壓差動式信號設備)標準的通信線105和106，將信號傳送到LSI101。端接電阻107和108分別與通信線105和106相連。端接電阻107和108都與終端電壓VT相連。通信線105和106分別用作非反相信號線和反相信號線。
LSI101中的差動式信號處理電路104以與圖7中電路相同的方式構成。該差動式信號處理電路104接收從LSI100傳來的一個差動式信號。注意，傳輸線105和106可能進入一個高阻抗狀態。差動式信號處理電路104以如第二實施例中所解釋的相同的方式運行，輸出一個用於指示高、低或高阻抗電平的類型信號，以對應於圖7中的輸出信號OUT1和OUT2。然後該類型信號被送往CMOS型內部電路109。
圖9B和9C分別示出了從差動式信號輸出電路103中輸出的基本波形和在高阻抗狀態下的波形。
以這種方式構成的LSI101，其內部電路109不再接收處於高阻抗狀態的信號(即，一個中間電平信號)。這樣防止由於中間電平信號而引起的功率損耗和出錯的增加。
在第三個實施例中，第二個實施例被用作CMOS型LSI。實際上，它可以用其它類型的LSI，如PMOS型，NMOS型，Bi-CMOS型以及雙極性型LSIS。
更進一步，在第三實施例中，信號根據LVDS標準傳送。實際上，信號也可以依據其它標準傳輸，如RS232C、RS422,TTL(電晶體-電晶體邏輯電路)、CMOS、GTL、CTT以及PECL標準，或其它相關的連接。
根據本發明的第一至三實施例的電路結構具有以下有益效益第一，因為通過傳輸線傳輸的信號被識別為高電平、低電平或高阻抗電平(中間電平)，並且輸出這些電平，所以不會產生錯誤信號。這樣防止在LSI和其它任何接收該電平信號的裝置中出錯。特別地，因為不再輸出既不被識別為高電平信號，也不是低電平信號的中間電平信號，所以可以避免構成接收電路的電晶體不必要的激活，從而防止功率損耗和發熱量的增加。
第二，即使待傳輸信號的幅值比最小額定幅值大很多或小很多，通過上面提到的運行，也將會得到早些時候所描述的相同結果。
第三，這個運行方式可以推廣到用於低幅值信號傳輸方法。因此，這種運行方式可以施加到單相傳輸和差動式傳輸，其結果有上面提到的有益效益。
最後，即使傳輸信號的幅值與最小額定幅值之間的差值小，它也將通過信號放大操作過程而放大給定的倍數，其結果具有上面提到的較好的效果。
注意，在不脫離本發明的實質和範圍的情況下，可以設計出許多明顯地各不相同的本發明的實施例，要理解的是，除了在後面權利要求中所限定的，本發明並不局限於它的具體的實施例。
權利要求
1．一種信號轉換裝置，包括差動式信號檢測電路，分別檢測信號和第一參考電壓之間的第一差值，和該信號和第二參考電壓之間的第二差值；和一編碼電路，分別將第一和第二差值編碼成給定代碼的信號。
2．根據權利要求1的信號轉換裝置，其特徵在於第一和第二參考電分別是指給定的最小門限電壓和最大門限電壓；並且第一和第二參考電壓之間的範圍覆蓋了中間電壓信號或是高阻抗狀態。
3．根據權利要求1的信號轉換裝置，其特徵在於編碼電路以這種方式將第一和第二差值編碼代碼L和H對應於高電平輸入信號，代碼H和L對應於低電平輸入信號；代碼L和L對應於高阻抗狀態。
4．根據權利要求1的信號轉換裝置，其特徵在於，所述差動式信號檢測電路包括至少2個分別用於檢測第一和第二差值的差動式放大器。
5．根據權利要求1的信號轉換裝置，其特徵在於所述差動式信號檢測電路是由MOS電晶體構成的。
6．信號轉換裝置，包括一信號轉換電路，將差動信號轉換為單信號；一差動式信號檢測電路，分別檢測由該信號轉換電路轉換的信號與第一參考電壓之間的第一差值，和由該信號轉換電路轉換的信號與第二參考電壓之間的第二差值；和一編碼電路，分別將第一和第二差值編碼成給定代碼信號。
7．根據權利要求6的信號轉換裝置，其特徵在於第一和第二參考電壓分別是指給定的最小門限電壓和最大門限電壓；並且第一和第二參考電壓之間的範圍覆蓋了中間電壓信號或是高阻抗狀態。
8．根據權利要求6的信號轉換裝置，其特徵在於所述編碼電路將第一和第二差值以這種方式編碼代碼L和H對應於一高電平輸入信號；代碼H和L對應於一低電平輸入信號；代碼L和L對應於一高阻抗狀態。
9．根據權利要求6的信號轉換裝置，其特徵在於，所述差動信號檢測電路是由至少2個分別檢測第一和第二差值的差動式放大器組成。
10．根據權利要求6的信號轉換裝置，其特徵在於所述差動式信號檢測電路是由MOS型電晶體構成。
11．根據權利要求6的信號轉換裝置，其中所述的差動信號是依賴於LVDS標準。
12．根據權利要求6的信號轉換裝置，其中所述差動式信號依賴於RS422標準，PECL(偽發射極耦合電路)標準，RS232C標準，或TTL(電晶體邏輯電路)標準。
13．一種信號幅值處理方法，包括差動式信號幅值檢測步驟，檢測輸入信號與輸入信號的反相信號之間的電壓差值，即，它們幅值的差值，並輸出一結果差動式信號；差動式信號檢測步驟，分別檢測所述差動式信號與第一參考電壓之間的差值，以及所述差動式信號與第二參考電壓之間的差值，並輸出結果差動式信號；額定信號識別步驟，接收所述差動式信號，識別該輸入信號是高電平或低電平，確定輸入信號的幅值小於給定的最小額定幅值，並同樣輸出一結果信號。
14．根據權利要求13的信號幅值處理方法，進一步包括信號放大步驟，將輸入信號放大給定的倍數，即使該信號幅值小於最小額定幅值。
全文摘要
根據本發明的一種信號轉換電路包括:差動式信號放大器3,接收差動式信號(IN和INX),將其放大和轉換為一單信號;差動式信號檢測電路,接收從所述差動式信號放大器輸出的信號,檢測該信號與參考VR2之間的差值,以及該信號與參考電壓VR3之間的差值,然後輸出結果信號OUTA1和OUTA2;額定信號識別電路2,將信號OUTA1和OUTA2編碼為信號OUT1和OUT2。信號OUT1和OUT2一起顯示差動信號的類型(高電平,低電平,或中間電平)。
文檔編號H04L25/03GK1213221SQ98119398
公開日1999年4月7日 申請日期1998年9月25日 優先權日1997年9月29日
發明者渡會誠一 申請人:日本電氣株式會社