能帶隙電壓參考電路的製作方法
2023-11-02 21:15:32 3
專利名稱：能帶隙電壓參考電路的製作方法
技術領域：
本發明有關於參考電路，特別有關一種能帶隙電壓參考電路，能夠提供不受開關元件的有限導通電阻(finite turn-on resistance)與溫度係數影響的參考電壓。
背景技術：
一般而言，電壓參考電路與電流參考電路廣泛地使用於模擬電路中，此類參考電路是以直流電壓或電流為主，受電源與製程參數的影響不大，而且對溫度變化會有符合一預定的相依性。舉例而言，能帶隙電壓參考電路是最常用的高效率電壓參考電路，其使用具有正溫度係數與負溫度係數特性的元件，再將這些元件產生的電壓或電流依照一既定比例予以加總，以便產生與溫度無關的輸出作為一參考電流或電流。
發明內容
本發明提供一種能帶隙電壓參考電路，包括一運算放大器具有一輸出端以及第一、第二輸入端；第一、第二二極體形式連接的電晶體耦接至運算放大器；一第一電阻耦接於運算放大器的輸出端與第一二極體形式連接的電晶體之間；以及一第一電阻梯(resistor ladder)耦接於運算放大器的輸出端與第二二極體形式連接的電晶體之間，而第一電阻梯包括串聯地連接的複數第二電阻；以及複數開關元件，各具有一第一端耦接至運算放大器的第一輸入端。
本發明還提供一種能帶隙電壓參考電路，包括一運算放大器具有一輸出端以及第一、第二輸入端；第一、第二二極體形式連接的電晶體分別耦接至運算放大器的第一、第二輸入端；一第一電阻具有一第一端耦接於運算放大器的輸出端，以及一第二端耦接第一二極體形式連接的電晶體與運算放大器的第一輸入端；以及一第一電阻梯(resistor ladder)，耦接於運算放大器的輸出端與第二二極體形式連接的電晶體之間，而第一電阻梯包括串聯地連接的複數第二電阻；以及複數開關元件，各具有一第一端耦接至一高阻抗路徑，其中開關元件是由一第一組控制信號所控制，使得部分的第二電阻會形成一第一等效電阻，而剩餘的第二電阻會形成一第二等效電阻。
本發明還提供一種能帶隙電壓參考電路，包括一運算放大器具有一輸出端以及第一、第二輸入端；第一、第二電晶體耦接至運算放大器；一第一電阻耦接於運算放大器的輸出端與第一電晶體之間；以及一第一電阻梯耦接於運算放大器的輸出端與第二電晶體之間，而第一電阻梯包括串聯地連接的複數第二電阻，以及複數開關元件各具有一第一端耦接至一高阻抗路徑。
本發明提供的能帶隙電壓參考電路，能夠提供不受開關元件的有限導通電阻(finite turn-on resistance)與溫度係數影響的參考電壓。
圖1為本發明中能帶隙電壓參考電路的一實施例。
圖2為本發明中電阻梯的一實施例。
圖3為本發明中能帶隙電壓參考電路的另一實施例。
圖4為本發明中能帶隙電壓參考電路的另一實施例。
附圖標號10A、20、30能帶隙電壓參考電路；22、24電阻梯；OP運算放大器；Q1、Q2雙載子電晶體；V1～V2電壓；
GND接地電壓；I1、I2電流；Vbg、Vbg」輸出電壓；ND20～ND2M、ND30～ND3Z節點；R1～R3、R3 1～R3N、RX1～RXN、R41～R4Y電阻；SW10～SW1A、SW20～SW2M、SW30～SW3Z開關元件。
具體實施例方式
為了讓本發明的上述和其他目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並配合附圖，作詳細說明如下圖1為顯示本發明中能帶隙電壓參考電路的一實施例。如圖所示，能帶隙電壓參考電路10A包括運算放大器OP、雙載子電晶體(BJTs)Q1與Q2，以及電阻R1～R3。舉例而言，電阻R1與R2具有相同的電阻值，而電晶體Q2的射極的面積是N倍於電晶體Q1的射極的面積，N大於1。
若忽略基極電流，順嚮導通的二極體的射-基極電壓VEB可表示成VEB=kTqln(ICIS)]]>其中k為波茲曼常數(1.38×10-23J/K)，q為電荷電量(1.6×10-29C)，T為溫度，IC為集極電流，而IS為飽和電流。
當運算放大器OP的輸入電壓V1與V2相互匹配且電晶體Q2的尺寸為電晶體Q1的N倍，電晶體Q1與Q2的射-基極電壓差ΔVEB可表示成VEB=VEB1-VEB2=kTqlnN]]>其中VEB1為電晶體Q1的射-基極電壓，而VEB2為電晶體Q2的射-基極電壓。
由於輸入電壓V1與V2因為運算放大器OP而相互匹配(虛短路)，因此輸入電壓V1與V2可表示成
V1＝V2＝VEB1＝VEB2+I2×R3I2I3=VEB1-VEB2=kTqlnN]]>因此，通過電阻R2與R3的電流I2可表示成I2=VTR3lnN,]]>其中溫度電壓(thermal voltage)VT=kTq.]]>由於電阻R1與R2具有相同的阻值而且輸入電壓V1與V2因為運算放大器OP而相互匹配(虛短路)，因此電流I2會與電流I1相等。
於是，I1=I2=VTR3lnN,]]>並且由於溫度電壓VT具有0.085mV/℃的正溫度係數，所以電流I1與I2也具有正溫度係數。
因此，電壓Vbg也可表示成Vbg=I2(R2+R3)+VEB2=I1R1+VEB1]]>=R1VTR3lnN+VEB1]]>由於電晶體的射-基極電壓VEB具有-2mV/℃的負溫度係數，因此若適當地選擇電阻R1～R3的電阻值的比例，電流Vbg將可以具有近乎零的溫度係數並且與較不受溫度變化的影響。
於某些實施例中，電阻R3是由一電阻梯來實現。圖2為一電阻梯的實施例。電阻R3是耦接於電阻R2與電晶體Q2之間，且包括串聯連接的N個電阻R31～R3N，以及串聯連接的N個開關元件SWl～SWlA。除了電阻R31與R3N之外，每個開關元件SWl～SWlA是並聯於一個對應的電阻。舉例而言，開關元件SW10的兩端是耦接至電阻R32的兩端，開關元件SW11的兩端是耦接至電阻R33的兩端，依此類推。開關元件SW10～SW1N是可通過MOS電晶體來實現。
由於開關元件SW10～SW1A是設置於電流I2的路徑中，使得非理想的開關效應(例如溫度係數、finite導通電阻)會影響能帶隙參考電路的參數。舉例而言，當開關元件SW10導通時，電流I2會流經電阻R31、開關元件SW10與電阻R33～R3N，所以開關元件SW10上的非理想效應會影響能帶隙參考電路的參數。再者，假設開關元件SW10～SW1N是由PMOS電晶體來實現，耦接電源電壓的N井區也會退化能帶隙參考電路的電源拒斥比(power supply rejectionratio)的效能。在取得開關元件數組(SW10～SW1M)的最佳設定值後，當考慮電源拒斥比時，這些開關元件就會由硬體線路來實現。由於開關元件與硬體線路在特性上的不同，能帶隙參考電路的參數將會產生漂移。
避免開關元件的有限導通電阻(finite turning on resistance)與溫度係數的最好方法是將它們設置在一高阻抗路徑上，並且在一個運算放大器式的能帶隙電壓參考電路中，高阻抗路徑是存在於運算放大器的輸入端上。因此，本發明還提供一種不受開關元件的有限導通電阻與溫度係數影響的能帶隙電壓參考電路。
圖3為能帶隙電壓參考電路的另一實施例。如圖所示，能帶隙電壓參考電路20除了電阻梯22是與圖1中所示的能帶隙電壓參考電路10A相似。能帶隙電壓參考電路20包括雙載子電晶體Q1與Q2、運算放大器OP、電阻R1以及電阻梯22。
電晶體Q1包括一射極耦接至運算放大器OP的正輸入端以及耦接至接地電壓GND的一基極與一集極。電晶體Q2包括一射極耦接至電阻梯22以及耦接至接地電壓GND的一基極與一集極。換言之，電晶體Q1與Q2為二極體方式連接的電晶體。電阻R1耦接於運算放大器OP的正輸入端與其輸出端之間，電阻梯22耦接電晶體Q2的射極以及運算放大器OP的負輸入端與輸出端之間。
電阻梯22包括串聯連接的複數電阻RX1～RXN以及複數開關元件SW21～SW22。電阻RX1耦接於運算放大器OP的輸出端與節點ND20之間，電阻RX2耦接於節點ND20與節點ND21之間，依此類推，而電阻RXN耦接於節點ND2M與電晶體Q2的射極之間。每個開關元件SW20～SW2M皆具有一第一端耦接至一對應的節點，以及一第二端耦接運算放大器OP的負輸入端。舉例而言，開關元件SW20耦接於運算放大器OP的負輸入端與節點ND20之間，開關元件SW21耦接於運算放大器OP的負輸入端與節點ND21之間，依此類推。開關元件SW2M耦接於運算放大器OP的負輸入端與節點ND21之間。
包含電阻RX1～RXN的電阻串(即電阻梯22)會具有一個固定的總電阻值，並且圖1所中示電阻R2與R3可以由開關元件SW21～SW2M進行調整。舉例而言，當開關元件SW20導通而開關元件SW21～SW2M截止時，電阻RX1是作為一第一等效電阻(如圖1所示的電阻R2)，而電阻串中剩餘的電阻RX2～RXN是作為一第二等效電阻(如圖1所示的電阻R3)。於另一例子中，當開關元件SW21導通而開關元件SW20與SW22～SW2M截止時，包含電阻RX1～RX2的電阻串是作為第一等效電阻(如圖1所示的R2)，而包含電阻RX3～RXN的電阻串是作為第二等效電阻(如圖1所示的R3)。當開關元件SW22導通而開關元件SW20～SW21與SW23～SW2M截止時，包含電阻RX1～RX3的電阻串是作為第一等效電阻(如圖1所示的R2)，而包含電阻RX4～RXN的電阻串是作為第二等效電阻(如圖1所示的R3)，依此類推。通過導通開關元件中的一個，即可調整第一、第二等效電阻(如圖1中所示的R2與R3)的比例。由於運算放大器OP的輸入端為高阻抗，因此不會有電流通過開關元件SW21～SW2M流入運算放大器OP，電流I2隻會流經電阻RX1～RXN以及電晶體Q2。
因此，如果能適當地選擇電阻R1～R3的電阻值比例，能帶隙電壓參考電路20的輸出電壓Vbg』也會具有近似於零的溫度係數並且對溫度較不敏感。於某些實施例中，電晶體SW20～SW2M是由來自一外部控制裝置的一組控制信號所控制，使得電阻R2～R3可以被調整，而得到想要的輸出電壓Vbg』。
圖4為能帶隙電壓參考電路的另一實施例。如圖所示，能帶隙電壓參考電路30除了電阻梯24之外，是與圖3中所示的能帶隙電壓參考電路20相似。電阻梯24耦接於運算放大器OP的輸出端與接地電壓GND之間，並且包括串聯連接的複數電阻R41～R4Y以及複數開關元件SW30～SW3Z。電阻R41耦接於運算放大器OP的輸出端與節點ND30之間，電阻R42耦接於節點ND30與節點ND31之間，依此類推，電阻R4Y耦接於節點ND3Z與接地電壓GND之間。開關元件SW30～SW3Z各具有一第一端耦接至一對應的節點，以及一第二端接至一輸出端。
舉例而言，開關SW30耦接於輸出端與節點ND30之間，開關SW31耦接於輸出端與節點ND31之間，依此類推，開關SW3Z耦接於輸出端與節點ND3Z之間。電阻梯24是通過導通開關元件SW30～SW3Z中的一個，用以對輸出電壓Vbg』進行分壓，使得輸出電壓Vbg」能低於輸出電壓Vbg』，以便能操作於一低電壓環境中。於某些實施例中，開關元件SW30與SW3Z可由來自外部控制裝置的另一阻控制信號所控制，使得輸出電壓Vbg」能被操作於一低電壓環境中。
當開關元件SW20～SW2M各具有一端耦接至運算放大器OP的一輸入端(即高阻抗路徑)，所以不會有任何電流流經開關元件SW20～SW2M至運算放大器OP，因此開關元件SW20～SW2M(電晶體)不會影響能帶隙電壓參考電路的參數。由於沒有電流流經開關元件(電晶體)，因此，即使在考慮電源拒斥比的情況下，開關元件與硬體線路不同的特性的影響，且開關元件是於取得最佳設定值後由硬體線路取代，能帶隙電壓參考電路的參數將仍然不會受到影響。
能帶隙電壓參考電路10A、20與30是可扮演混合模式集成電路或模擬集成電路的操作中的必要功能區塊，例如數據轉換器(data converter)、鎖相迴路(PLL)、振蕩器、電源管理電路、動態隨機存取存儲器(DRAM)、快閃記憶體(FLASH)…等等。舉例而言，能帶隙電壓參考電路30是提供輸出電壓Vbg」至一核心電路，以便核心電路執行其功能。
雖然本發明已以較佳實施例揭示如上，然其並非用以限定本發明，任何熟知技藝者，在不脫離本發明的精神和範圍內，當可作些許更動與潤飾，因此本發明的保護範圍當視權利要求所界定者為準。
權利要求
1.一種能帶隙電壓參考電路，其特徵在於，該能帶隙電壓參考電路包括一運算放大器，包括一輸出端以及第一、第二輸入端；一第一、一第二二極體形式連接的電晶體；一第一電阻，耦接於上述運算放大器的輸出端與上述第一二極體形式連接的電晶體之間；以及一第一電阻梯，耦接於上述運算放大器的輸出端與上述第二二極體形式連接的電晶體之間，上述第一電阻梯包括複數第二電阻，串聯地連接；以及複數開關元件，各具有一第一端耦接至上述運算放大器的第一輸入端。
2.如權利要求1所述的能帶隙電壓參考電路，其特徵在於，上述第一電阻包括一第一端耦接至上述運算放大器的輸出端以及一第二端耦接至上述運算放大器的第二輸入端與上述第一二極體連接形式的電晶體。
3.如權利要求1所述的能帶隙電壓參考電路，其特徵在於，上述第一二極體連接形式的電晶體是耦接於上述運算放大器的第二輸入端以及一接地電壓之間，而上述第二二極體連接形式的電晶體是耦接於上述第一電阻梯與上述接地電壓之間。
4.如權利要求1所述的能帶隙電壓參考電路，其特徵在於，在上述第一電阻梯中，每兩個上述第二電阻之間會具有一節點，並且上述每個開關元件是耦接於上述運算放大器的第一輸入端與一對應節點之間。
5.如權利要求1所述的能帶隙電壓參考電路，其特徵在於，上述開關元件為電晶體。
6.如權利要求1所述的能帶隙電壓參考電路，其特徵在於，該能帶隙電壓參考電路還包括一分壓元件耦接於上述運算放大器的輸出端。
7.如權利要求6所述的能帶隙電壓參考電路，其特徵在於，上述分壓元件為一第二電阻梯。
8.一種能帶隙電壓參考電路，其特徵在於，該能帶隙電壓參考電路包括一運算放大器，包括一輸出端以及第一、第二輸入端；第一、第二電晶體；一第一電阻，耦接於上述運算放大器的輸出端與上述第一電晶體之間；以及一第一電阻梯，耦接於上述運算放大器的輸出端與上述第二電晶體之間，上述第一電阻梯包括複數第二電阻串聯地連接，以及複數開關元件各具有一第一端耦接至一高阻抗路徑。
9.如權利要求8所述的能帶隙電壓參考電路，其特徵在於，上述第一、第二電晶體為二極體連接形式的電晶體。
10.如權利要求9所述的能帶隙電壓參考電路，其特徵在於，上述第一電阻耦接於上述運算放大器的輸出端與及一接地電壓之間，並且上述第二電晶體是接於上述第一電阻梯與上述接地電壓之間。
11.如權利要求10所述的能帶隙電壓參考電路，其特徵在於，上述第一電阻梯包括一第一端耦接上述運算放大器的輸出端，以及一第二端耦接上述運算放大器的第一輸入端與上述第一電晶體。
12.如權利要求11所述的能帶隙電壓參考電路，其特徵在於，在上述第一電阻梯中，每兩個相連的上述第二電阻之間會具有一節點，並且上述每個開關元件是耦接於上述高阻抗路徑與一對應節點之間。
13.如權利要求12所述的能帶隙電壓參考電路，還包括一第二電阻梯耦接於上述運算放大器的輸出端。
14.如權利要求13所述的能帶隙電壓參考電路，其特徵在於，上述高阻抗路徑為上述運算放大器的第二輸入端。
15.一種能帶隙電壓參考電路，其特徵在於，該能帶隙電壓參考電路包括一運算放大器，包括一輸出端以及第一、第二輸入端；第一、第二二極體形式連接的電晶體，分別耦接至上述運算放大器的第一、第二輸入端；一第一電阻，包括一第一端耦接於上述運算放大器的輸出端，以及一第二端耦接上述第一二極體形式連接的電晶體與上述運算放大器的第一輸入端；以及一第一電阻梯，耦接於上述運算放大器的輸出端與上述第二二極體形式連接的電晶體之間，上述第一電阻梯包括複數第二電阻串聯地連接；以及複數開關元件，各具有一第一端耦接至一高阻抗路徑，其中上述開關元件是由一第一組控制信號所控制，使得部分的上述第二電阻會形成一第一等效電阻，而剩餘的上述第二電阻會形成一第二等效電阻。
16.如權利要求15所述的能帶隙電壓參考電路，其特徵在於，在上述第一電阻梯中，每兩個相連的上述第二電阻會具有一節點，並且上述每個開關元件是耦接於上述高阻抗路徑與一對應節點之間。
17.如權利要求15所述的能帶隙電壓參考電路，其特徵在於，上述高阻抗路徑為上述運算放大器的第二輸入端。
18.如權利要求15所述的能帶隙電壓參考電路，其特徵在於，上述第一、第二等效電阻具有一固定的總電阻值，而上述第一、第二等效電阻的電阻值比是由上述第一組控制信號所調整。
19.如權利要求15所述的能帶隙電壓參考電路，其特徵在於，該能帶隙電壓參考電路還包括一第二電阻梯耦接於上述運算放大器的輸出端，用以根據一第二組控制信號，進行電壓分壓。
全文摘要
本發明提供一種能帶隙電壓參考電路，該能帶隙電壓參考電路包括一運算放大器具有一輸出端以及第一、第二輸入端；第一、第二電晶體耦接至運算放大器；一第一電阻耦接於運算放大器的輸出端與第一電晶體之間；以及一第一電阻梯耦接於運算放大器的輸出端與第二電晶體之間，而第一電阻梯包括串聯地連接的複數第二電阻，以及複數開關元件各具有一第一端耦接至一高阻抗路徑。
文檔編號G05F3/28GK101093401SQ20071011253
公開日2007年12月26日 申請日期2007年6月20日 優先權日2006年6月23日
發明者陳弘易, 顏永智 申請人:聯發科技股份有限公司