電視機的軟體升級電路模塊的製作方法
2023-10-26 03:59:12 1
專利名稱：電視機的軟體升級電路模塊的製作方法
技術領域：
本發明涉及一種軟體升級電路，具體地說，是涉及一種為加快電視機軟體升級速度而專門設計的一種並口升級電路模塊。
背景技術：
隨著平板電視的廣泛推廣和消費的日益普及，電視機的軟體不但越來越複雜，而且更新速度快，生產中經常會遇到FLASH晶片需要升級的現象，並且升級任務量很大。以往的軟體升級通常是通過計算機的串口進行數據的下載更新，串口升級所用的時間較長，生產節拍較慢，從而影響了生產效率，不利於產品的大批量生產。
發明內容
本發明為了解決現有技術中電視機的FLASH晶片通過串口進行升級所帶來的升級速度慢、效率低的問題，提供了一種新型的電視機的軟體升級電路模塊，通過利用計算機的25針並口的I/O口模擬IIC總線，使其分別與電視機中的VGA插口或DVI插口的IIC總線連接，實現與主處理晶片之間的通信，進而方便的對FLASH晶片以並行方式進行程序的寫入，從而加快了軟體的升級速度，提高了生產效率。
為解決上述技術問題，本發明採用以下技術方案予以實現一種電視機的軟體升級電路模塊，包括計算機並口、電視機的VGA電路和DVI電路，在所述計算機並口與電視機的VGA電路和DVI電路之間連接有一軟體升級電路模塊，在所述軟體升級電路模塊中包含有一併口接入器、控制電路、VGA接口和DVI接口；所述並口接入器與計算機並口相配合，將計算機輸出的模擬時鐘信號和模擬數據信號經所述控制電路進行電平轉換後，輸出VGA電路或DVI電路所需的負邏輯總線信號SCL、SDA，分別經所述的VGA接口或DVI接口連接電視機上的VGA插口或DVI插口，進而實現與電視機中VGA電路和DVI電路的通信。
作為對上述技術方案的進一步限定，在所述控制電路中包含有兩個跳線器，其公共端分別連接所述的負邏輯總線信號SCL或SDA輸出端，第一選通端分別連接所述DVI接口的系統總線端，第二選通端分別連接所述VGA接口的系統總線端。
作為對上述技術方案的又進一步限定，在所述控制電路中包含有多路電平轉換電路，其中，由所述並口接入器的SELECT端和DATA7端輸出的模擬時鐘信號和數據信號，各自經一路電平轉換電路將計算機的正邏輯總線數據轉換成VGA電路或DVI電路所需的負邏輯總線信號SCL、SDA，進而通過電視機的VGA插口或DVI插口的總線端，實現與電視機內部主處理晶片之間的通信。所述負邏輯總線數據SCL和SDA輸出端各自經另一路電平轉換電路分別連接所述並口接入器的ERROR端和BUSY端，向計算機反饋應答信號。所述並口接入器的DATA0～DATA6端經整流二極體和濾波電容接地，電視機的VGA和DVI的+5V直流電源經二極體與所述整流二極體和濾波電容的連接點相連。
作為對上述技術方案的再進一步限定，在所述的控制電路中包含有兩個EEPROM存儲器，存儲電視機的參數設置信息，其系統總線端分別連接所述的VGA接口或DVI接口。所述的VGA接口採用兩個標準的VGA插口連接實現，其中一個插口的系統總線端連接所述電平轉換電路輸出的負邏輯總線信號SCL或SDA輸出端，另一個插口的系統總線端連接其中一個EEPROM存儲器的系統總線端。所述的DVI接口採用兩個標準的DVI插口連接實現，其中一個插口的系統總線端連接所述電平轉換電路輸出的負邏輯總線信號SCL或SDA輸出端，另一個插口的系統總線端連接另一個EEPROM存儲器的系統總線端。
作為對上述技術方案的更進一步限定，在所述的軟體升級電路模塊中還設置有一4針VGA插子和一4針DVI插子，其總線端分別連接所述電平轉換電路輸出的負邏輯總線信號SCL和SDA輸出端。
與現有技術相比，本發明的優點和積極效果是本發明的軟體升級電路模塊摒棄傳統的串口軟體升級模式，採用並口升級方式，利用計算機的25針並口的I/O口模擬IIC總線，並通過軟體升級電路模塊中的控制電路實現從正邏輯總線數據信號到負邏輯總線數據信號的轉換，進而通過電視機的VGA插口或DVI插口的IIC總線，實現計算機與電視機主處理晶片之間的通信，進而方便的控制FLASH晶片以並行方式進行程序的寫入，從而加快了軟體的升級速度，提高了生產效率。本發明的軟體升級電路模塊設計簡單、可行性高，通過對模塊上跳線器的設置，可方便的選擇其中一路電視機插口進行軟體升級，從而有效保證了系統的通用性。此升級方式可以保證不同設備的地與地、信號與信號同時對接時，不存在信號與地之間的放電問題。
圖1是本發明的軟體升級電路模塊的原理框圖；圖2是本發明的軟體升級電路模塊內部的其中一部分具體電路連接圖；圖3是本發明的軟體升級電路模塊內部的另外一部分具體電路連接圖。
具體實施例方式
下面結合附圖和具體實施方式
對本發明作進一步詳細地說明。
圖1中，計算機的並口與本發明的軟體升級電路模塊的並口接入器相連，利用並口的I/O口模擬IIC總線，接收計算機輸出的時鐘信號和數據信號，進而通過升級模塊內部的控制電路實現總線數據的電平轉換，在多路開關選擇電路的控制下，選擇VGA接口或DVI接口的其中一路實現其與電視機主處理晶片的通信，進而通過主處理晶片控制電視機內FLASH晶片以並行方式進行程序的寫入，其寫入速度是RS232串口的兩倍，可以節省一半的升級時間。此外，在所述的軟體升級電路模塊中，還設置有VGA測試電路和DVI測試電路，主要通過外掛的存儲器與電視機系統中的參數設置信息進行交換，從而達到檢測通道和通信的功能。所述軟體升級電路模塊內部的具體電路圖參見圖2、圖3所示。
圖2、圖3中，所述軟體升級電路模塊的並口接入器採用25針標準並口CN1實現，其25針埠定義為1-STROBE、2-DATA0、3-DATA1、4-DATA2、5-DATA3、6-DATA4、7-DATA5、8-DATA6、9-DATA7、10-ACK、11-BUSY、12-PAPER END、13-SELECT IN、14-AUTO FEED、15-ERROR、16-INIT、17-SELECT、18-GND、19-GND、20-GND、21-GND、22-GND、23-GND、24-GND、25-GND。所述並口CN1與計算機並口相連，通過其7腳和9腳模擬IIC總線的時鐘信號和數據信號，進而分別通過一電平轉換器V1或V2輸出VGA接口和DVI接口所需的系統時鐘信號SCL和系統數據信號SDA。同時，反饋回來的應答信號分別經電平轉換器V4、V5和V3連接所述並口CN1的15腳和11腳。所述電平轉換器V1～V5是由一片電平轉換晶片MMBT3904L的5路轉換通道實現，每一路轉換通道都通過一個反相器74ALS05和一個三極體連接實現。由於在計算機中系統總線數據採用正邏輯的編碼方式，而在電視機的VGA和DVI電路中則採用負邏輯的總線數據編碼方式，要實現計算機與電視機VGA和DVI接口的通信，就必須採用所述電平轉換晶片MMBT3904L對系統總線的時鐘信號和數據信號進行電平轉換，達到準確通信的目的。
在所述軟體升級電路模塊上設置有VGA接口和DVI接口，所述VGA接口和DVI接口均採用兩個標準的VGA插口CN2、CN3和DVI插口CN5、CN6連接實現，為了選擇是通過VGA接口還是DVI接口與電視機進行通信，在所述軟體升級電路模塊中設置有兩個跳線器JP1、JP2，其公共端2腳分別連接轉換後的系統數據信號SDA和系統時鐘信號SCL，其選通端3腳分別連接VGA插口CN2的總線端12腳和15腳，其選通端1腳分別連接DVI插口CN6的總線端7腳和6腳。當選擇通過VGA接口與電視機進行通信時，將跳線器JP1、JP2的2腳與3腳連通，進而通過VGA插口CN2、CN3與電視機的VGA插口進行連接，實現計算機與電視機主處理晶片之間的通信，進而通過主處理晶片實現對電視機內FLASH晶片的軟體升級。同理，當選擇通過DVI接口與電視機進行通信時，將跳線器JP1、JP2的2腳與1腳連通，進而通過DVI插口實現對電視機內FLASH晶片的軟體升級。
此外，為了監測VGA通道和DVI通道，在所述軟體升級電路模塊中還增設有兩個型號為24AA02的EEPROM存儲器U2、U3，分別存儲VGA和DVI的一些參數設置信息，其系統總線端SDA、SCL分別連接VGA插口CN3的12腳、15腳和DVI插口CN5的7腳、6腳，進而通過電視機的VGA插口或DVI插口實現與主處理晶片之間的通信。這些參數設置信息與電視機電路板上的存儲器中的數據相同，經過電視機內部軟體的比較運算處理來判斷VGA和DVI的一些性能指標是否正確，從而達到監測VGA通道和DVI通道的目的。
在所述軟體升級電路模塊中還包括一系列二極體D1～D5，主要是從並口CN1中取電。本電路有兩套電源，一種可以利用變壓器從外部取電，還有一種是直接通過計算機的並口取電，計算機電源經並口CN1的1～8腳和14腳連接整流二極體D1～D5進行半波整流後，經過兩個電容C1、C3進行濾波，從而形成穩定的+5V電壓。其中，VGA-5V、DVI-5V是電視的VGA和DVI的+5V電源，通過二極體D6與所述電容C1、C3相連。將並口CN1的電源與電視的電源相連接是為了將兩種電源進行匹配，使從並口CN1出來的+5V電源不至於太低。
目前，在有些家庭中還使用老式的電視機，這種電視機不具有所述的標準VGA插口和DVI插口，為了對這些電視機的軟體進行升級，本發明在升級模塊電路中設置了4針VGA插子CN4和4針DVI插子TP1，其系統總線端3腳、4腳與所述電平轉換器V1、V2輸出的系統總線信號SCL和SDA相連，進而實現與電視機中VGA電路和DVI電路的連接，達到軟體升級的目的。
本發明採用上述簡單的電路結構實現了電視機軟體的並口升級功能，有效解決了採用計算機串口進行軟體升級速度慢的問題，加快了生產節拍，提高了工作效率。此外，本發明的升級方式可以保證不同設備的地與地、信號與信號同時對接時，不存在信號與地之間的放電問題，從而有效保證了計算機系統與電視機系統工作的安全性。
當然，上述說明並非是對本發明的限制，本發明也並不僅限於上述舉例，本技術領域的普通技術人員在本發明的實質範圍內所做出的變化、改型、添加或替換，也應屬於本發明的保護範圍。
權利要求
1.一種電視機的軟體升級電路模塊，包括計算機並口、電視機的VGA電路和DVI電路，其特徵在於在所述計算機並口與電視機的VGA電路和DVI電路之間連接有一軟體升級電路模塊，在所述軟體升級電路模塊中包括一併口接入器，所述並口接入器與計算機並口相配合，接收計算機輸出的模擬時鐘信號和模擬數據信號；一控制電路，所述控制電路將接收到的模擬時鐘信號和模擬數據信號進行電平轉換，轉換成VGA電路或DVI電路所需的負邏輯總線信號SCL、SDA；一VGA接口，所述VGA接口與電視機上的VGA插口相配合，接收所述控制電路輸出的負邏輯總線信號SCL、SDA；一DVI接口，所述DVI接口與電視機上的DVI插口相配合，接收所述控制電路輸出的負邏輯總線信號SCL、SDA。
2.根據權利要求1所述的電視機的軟體升級電路模塊，其特徵在於在所述控制電路中包含有兩個跳線器，其公共端分別連接所述的負邏輯總線信號SCL或SDA輸出端，第一選通端分別連接所述DVI接口的系統總線端，第二選通端分別連接所述VGA接口的系統總線端。
3.根據權利要求1或2所述的電視機的軟體升級電路模塊，其特徵在於在所述控制電路中包含有多路電平轉換電路，其中，由所述並口接入器的SELECT端和DATA7端輸出的模擬時鐘信號和數據信號，各自經一路電平轉換電路將計算機的正邏輯總線數據轉換成VGA電路或DVI電路所需的負邏輯總線信號SCL、SDA，進而通過電視機的VGA插口或DVI插口的總線端，實現與電視機內部主處理晶片之間的通信。
4.根據權利要求3所述的電視機的軟體升級電路模塊，其特徵在於在所述的控制電路中，負邏輯總線數據SCL和SDA輸出端各自經一路電平轉換電路分別連接所述並口接入器的ERROR端和BUSY端，向計算機反饋應答信號。
5.根據權利要求3所述的電視機的軟體升級電路模塊，其特徵在於在所述的控制電路中包含有兩個EEPROM存儲器，存儲電視機的參數設置信息，其系統總線端分別連接所述的VGA接口或DVI接口。
6.根據權利要求5所述的電視機的軟體升級電路模塊，其特徵在於所述的VGA接口採用兩個標準的VGA插口連接實現，其中一個插口的系統總線端連接所述電平轉換電路輸出的負邏輯總線信號SCL或SDA輸出端，另一個插口的系統總線端連接EEPROM存儲器的系統總線端。
7.根據權利要求5所述的電視機的軟體升級電路模塊，其特徵在於所述的DVI接口採用兩個標準的DVI插口連接實現，其中一個插口的系統總線端連接所述電平轉換電路輸出的負邏輯總線信號SCL或SDA輸出端，另一個插口的系統總線端連接EEPROM存儲器的系統總線端。
8.根據權利要求3所述的電視機的軟體升級電路模塊，其特徵在於在所述的軟體升級電路模塊中還設置有一4針VGA插子，其總線端SCL和SDA分別連接所述電平轉換電路輸出的負邏輯總線信號SCL和SDA輸出端。
9.根據權利要求3或8所述的電視機的軟體升級電路模塊，其特徵在於在所述的軟體升級電路模塊中還設置有一4針DVI插子，其總線端分別連接所述電平轉換電路輸出的負邏輯總線信號SCL和SDA輸出端。
10.根據權利要求3所述的電視機的軟體升級電路模塊，其特徵在於所述並口接入器的DATA 0～DATA 6端經整流二極體和濾波電容接地，電視機的VGA和DVI的+5V直流電源經二極體與所述整流二極體和濾波電容的連接點相連。
全文摘要
本發明公開了一種軟體升級電路模塊，通過摒棄傳統的串口軟體升級模式，採用並口升級方式，利用計算機的25針並口的I/O口模擬IIC總線，並通過軟體升級電路模塊中的控制電路實現從正邏輯總線數據信號到負邏輯總線數據信號的轉換，進而通過電視機的VGA插口或DVI插口的IIC總線，實現計算機與電視機主處理晶片之間的通信，進而方便的控制FLASH晶片以並行方式進行程序的寫入，從而加快了軟體的升級速度，提高了生產效率。本發明的軟體升級電路模塊設計簡單、可行性高，通過對模塊上跳線器的設置，可方便的選擇其中一路電視機插口進行軟體升級，從而有效保證了系統的通用性。
文檔編號G06F13/40GK1738380SQ20051004465
公開日2006年2月22日 申請日期2005年9月2日 優先權日2005年9月2日
發明者李威, 王顯剛, 劉風雷, 邱聖龍, 周建勇, 張明龍, 劉一 申請人:海信集團有限公司, 青島海信電器股份有限公司