一種北鬥用戶機電路檢測裝置及其檢測方法
2023-10-05 01:13:24 1
一種北鬥用戶機電路檢測裝置及其檢測方法
【專利摘要】本發明涉及一種北鬥用戶機電路檢測裝置及其檢測方法，包括上位機、下位機、數據採集卡和檢測適配器；數據採集卡與上位機相連接；下位機包括下位機主控模塊、電源模塊、接口電路模塊；接口電路模塊分別與下位機主控模塊、電源模塊連接；電源模塊分別與接口電路模塊和下位機主控模塊相連接；下位機的接口電路模塊分別與上位機和數據採集卡連接；下位機的接口電路模塊通過檢測適配器與被檢測對象連接；下位機主控模塊包括射頻電路、信號轉換模塊、時鐘分配電路、FPGA模塊、存儲器單元。本發明採用通用化的設計思想，搭建了北鬥用戶機電路檢測裝置，具有良好的可擴展性，通用性好，操作簡便。
【專利說明】一種北鬥用戶機電路檢測裝置及其檢測方法
【技術領域】
[0001]本發明屬於儀器儀表及自動化檢測設備領域，涉及北鬥用戶機電路檢測裝置及方法。
【背景技術】
[0002]北鬥用戶機是是北鬥衛星導航系統用戶終端，通過接收北鬥衛星導航信號實現載體定位，具有快速定位、報文通信和授時等功能，在軍事、漁業、交通等方面應用廣泛。由於應用範圍廣，型號種類非常多，再加上原理複雜、電路集成度高，導致故障檢測維修難度大，出現故障只能返廠維修，大大增加了維修成本。故障檢測時，各廠家一般需要由有經驗、技術熟練的維修人員利用生產工裝對用戶機進行檢驗，對特定型號用戶機效果較好，但通用性較差。
【發明內容】
[0003]為解決上述技術問題，本發明提供了一種北鬥用戶機電路檢測裝置及方法。
[0004]本發明所採用的技術方案是:一種北鬥用戶機電路檢測裝置，包括上位機、下位機、數據採集卡和檢測適配器；數據採集卡與上位機相連接；
[0005]下位機包括下位機主控模塊、電源模塊、接口電路模塊；接口電路模塊分別與下位機主控模塊、電源模塊連接；電源模塊分別與接口電路模塊和下位機主控模塊相連接；
[0006]下位機的接口電路模塊分別與上位機和數據採集卡連接；
[0007]下位機的接口電路模塊通過檢測適配器與被檢測對象連接；
[0008]下位機主控模塊包括射頻電路、信號轉換模塊、時鐘分配電路、FPGA模塊、存儲器單元；FPGA模塊與存儲器單元相連接；
[0009]信號轉換模塊分別與射頻電路和FPGA模塊連接；
[0010]時鐘分配電路分別與信號轉換模塊和FPGA模塊連接；
[0011 ] 接口電路模塊分別與射頻電路和FPGA模塊連接。
[0012]在上述技術方案的基礎上，本發明還可以做如下的改進。
[0013]進一步，所述檢測適配器上設置有與被檢測對象相適應的檢測接口，所述檢測適配器通過檢測接口與被檢測對象連接，所述檢測適配器通過與檢測接口相連接的通訊電纜與接口電路模塊連接。
[0014]進一步，所述射頻電路括發射通道、頻率綜合器、接收通道；所述頻率綜合器分別與所述發射通道、接收通道連接；
[0015]所述FPGA模塊包括FPGA和配置電路，所述FPGA與所述配置電路相連接；
[0016]所述信號轉換模塊包括DAC模塊和ADC模塊；
[0017]所述時鐘分配電路分別與所述DAC模塊、ADC模塊和FPGA連接；
[0018]所述DAC模塊分別與所述FPGA和發射通道連接；
[0019]所述ADC模塊分別與所述接收通道和FPGA連接。
[0020]進一步，所述下位機主控模塊還包括USB3.0模塊；所述USB3.0模塊分別與所述FPGA和所述接口電路模塊連接。
[0021 ] 進一步，所述存儲器單元為DDR2模塊，所述DDR2模塊包括兩片獨立的DDR2晶片。
[0022]進一步，所述ADC模塊包括兩片雙通道ADC晶片。
[0023]進一步，所述DAC模塊包括四片DAC晶片，以其中一片DAC晶片為主設備，其餘三片為從設備，從設備同步到主設備。
[0024]進一步，所述上位機連接有外圍設備；所述外圍設備包括顯示屏、固態硬碟和PS2輸入設備。
[0025]進一步，所述電源模塊設置有過壓保護電路和過流保護電路。
[0026]本發明還公開了一種北鬥用戶機電路檢測方法，其採用如上述所述的北鬥用戶機電路檢測裝置，包括如下步驟:
[0027]步驟1:將被檢測對象連接到北鬥用戶機電路檢測裝置的檢測適配器上；
[0028]步驟2:上位機生成激勵信號命令和採集響應信號命令；
[0029]步驟3:下位機根據所述激勵信號命令產生激勵信號，通過檢測適配器傳送給被檢測對象；下位機根據所述採集響應信號命令，實時採集被檢電路板的響應信號；
[0030]步驟4:被檢電路板接收激勵信號產生激勵並輸出響應信號，響應信號包括高頻響應信號和低頻響應信號；低頻響應信號通過下位機傳送給上位機；高頻響應信號由下位機傳送給數據採集卡，數據採集卡在上位機的控制下對高頻響應信號進行數據採集和模數轉化處理，將處理後得到的數據傳送給上位機；
[0031]步驟5:上位機根據獲得的響應數據，判斷被檢測對象的故障。
[0032]本發明的有益效果是:本發明採用通用化的設計思想，搭建了北鬥用戶機電路檢測裝置，具有良好的可擴展性，通用性好，操作簡便。
【專利附圖】
【附圖說明】
[0033]圖1為本發明的一種北鬥用戶機電路檢測裝置結構示意圖；
[0034]圖2為本發明的一種北鬥用戶機電路檢測裝置的下位機具體實施例結構示意圖；
[0035]圖3為本發明的一種北鬥用戶機電路檢測方法流程示意圖。
【具體實施方式】
[0036]以下結合附圖對本發明的原理和特徵進行描述，所舉實例只用於解釋本發明，並非用於限定本發明的範圍。
[0037]圖1為本發明一種北鬥用戶機電路檢測裝置結構示意圖，如圖1所示，一種北鬥用戶機電路檢測裝置，包括上位機、下位機、數據採集卡和檢測適配器；數據採集卡與上位機相連接；下位機包括下位機主控模塊、電源模塊、接口電路模塊；
[0038]電源模塊分別與接口電路模塊和下位機主控模塊相連接；電源模塊用於將從外部電源經接口電路模塊提供的電壓輸入進行變換，產生下位機主控模塊所需的各類電壓，電源模塊設置有過壓保護電路和過流保護電路，具有一定的過壓過流保護功能。下位機主控模塊包括射頻電路、信號轉換模塊、時鐘分配電路、FPGA模塊、存儲器單元；FPGA模塊與存儲器單元相連接；信號轉換模塊分別與射頻電路和FPGA模塊連接；時鐘分配電路分別與信號轉換模塊和FPGA模塊連接；時鐘分配模塊為FPGA、信號轉換模塊提供同步時鐘信號。下位機的接口電路模塊分別與上位機和數據採集卡連接；下位機的接口電路模塊通過檢測適配器與被檢測對象連接，同時，接口電路模塊還分別與射頻電路和FPGA模塊連接。
[0039]被檢測對象可以是北鬥用戶機中整機、天線、射頻模塊、信號處理板、信息處理板、電源模塊等，由於這些電路板功能差異較大，對外接口不一致，因此，檢測適配器上設置有針對每個被檢測對象的專用檢測接口，被檢測對象通過專用檢測接口連接檢測適配器上，由檢測適配器通過通訊電纜與下位機的接口電路模塊連接。
[0040]圖2為本發明一種北鬥用戶機電路檢測裝置的下位機具體實施例結構示意圖，如圖2所示，在本具體實施例中，下位機的FPGA模塊包括FPGA和配置電路，FPGA與配置電路相連接；配置電路用於實現FPGA的上電加載功能，FPGA用於實現數據採集、數據緩存、數字下變頻和外設控制或配置。FPGA上連接有存儲器模塊和USB3.0模塊；存儲器模塊採用DDR2模塊，用於實現數據緩存，在本實施例中DDR2模塊包括FPGA外掛的兩片DDR2晶片，所採用的兩片DDR2晶片獨立，互不影響；USB3.0模塊包括USB3.0接口驅動晶片，該模塊與FPGA連接，用於實現高速數據的收發。
[0041]射頻電路主要用於北鬥用戶機功能檢測中射頻信號的收發，射頻電路包括發射通道、頻率綜合器、接收通道；接收通道用於將接收到的射頻信號進行功分和下變頻得到模擬中頻信號；發射通道則實現接收通道的逆過程；頻率綜合器用於產生變頻用的本振信號，頻率綜合器分別與發射通道、接收通道連接。
[0042]信號轉換模塊包括DAC模塊和ADC模塊；ADC模塊連接射頻電路的接收通道，用於將射頻電路接收通道輸出的模擬中頻信號進行數位化處理，並將處理後的信號直接輸出給FPGA, ADC模塊包括兩片雙通道ADC晶片。DAC模塊連接射頻電路的發射通道，用於將FPGA輸出的數位訊號轉化成模擬中頻信號，將生成的模擬中頻信號輸出給射頻的發射通道；DAC模塊包括四片DAC晶片，這四片DAC晶片互相獨立，同步工作，以其中一片DAC晶片為主設備，其餘三片為從設備，從設備同步到主設備。
[0043]下面以對北鬥用戶機中的信號處理電路板的測試過程為例，具體說明本發明的工作過程。
[0044]將待檢測的信號處理電路板插接到本發明檢測適配器的專用檢測接口上，由上位機控制FPGA進行配置，使FPGA模塊生成信號處理電路板測試用的調製信號，該調製信號經信號轉換模塊傳送給射頻電路，由射頻電路進行調製變成中頻信號，該中頻信號經接口電路模塊和檢測適配器傳送給待檢測的信號處理板，使待檢測的信號處理板產生激勵並輸出響應結果，將信號處理板輸出的響應通過檢測適配器、接口電路模塊後經串口電路輸出給上位機，由上位機進行故障診斷，判斷其工作狀態。
[0045]圖3為本發明的一種北鬥用戶機電路檢測方法流程示意圖，如圖3所示，本發明的一種北鬥用戶機電路檢測方法，其採用如上所述的北鬥用戶機電路檢測裝置，包括如下步驟:
[0046]步驟1:將被檢測對象連接到北鬥用戶機電路檢測裝置的檢測適配器上；
[0047]步驟2:上位機生成激勵信號命令和採集響應信號命令；
[0048]步驟3:下位機根據所述激勵信號命令產生激勵信號，通過檢測適配器傳送給被檢測對象；下位機根據所述採集響應信號命令，實時採集被檢電路板的響應信號；
[0049]步驟4:被檢電路板接收激勵信號產生激勵並輸出響應信號，響應信號包括高頻響應信號和低頻響應信號；低頻響應信號通過下位機傳送給上位機；高頻響應信號由下位機傳送給數據採集卡，數據採集卡在上位機的控制下對高頻響應信號進行數據採集和模數轉化處理，將處理後得到的數據傳送給上位機；
[0050]步驟5:上位機根據獲得的響應數據，判斷被檢測對象的故障。本發明採用通用化的設計思想，搭建了北鬥用戶機電路檢測裝置，具有良好的可擴展性，通用性好，操作簡便。
[0051]以上所述僅為本發明的較佳實施例，並不用以限制本發明，凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
【權利要求】
1.一種北鬥用戶機電路檢測裝置，其特徵在於，包括上位機、下位機、數據採集卡和檢測適配器；數據採集卡與上位機相連接； 下位機包括下位機主控模塊、電源模塊、接口電路模塊；接口電路模塊分別與下位機主控模塊、電源模塊連接；電源模塊分別與接口電路模塊和下位機主控模塊相連接； 下位機的接口電路模塊分別與上位機和數據採集卡連接； 下位機的接口電路模塊通過檢測適配器與被檢測對象連接； 下位機主控模塊包括射頻電路、信號轉換模塊、時鐘分配電路、FPGA模塊、存儲器單元；FPGA模塊與存儲器單元相連接； 信號轉換模塊分別與射頻電路和FPGA模塊連接； 時鐘分配電路分別與信號轉換模塊和FPGA模塊連接； 接口電路模塊分別與射頻電路和FPGA模塊連接。
2.根據權利要求1所述的一種北鬥用戶機電路檢測裝置，其特徵在於:所述檢測適配器上設置有與被檢測對象相適應的檢測接口，所述檢測適配器通過檢測接口與被檢測對象連接，所述檢測適配器通過與檢測接口相連接的通訊電纜與接口電路模塊連接。
3.根據權利要求1或2所述的一種北鬥用戶機電路檢測裝置，其特徵在於: 所述射頻電路括發射通道、頻率綜合器、接收通道；所述頻率綜合器分別與所述發射通道、接收通道連接； 所述FPGA模塊包括FPGA和配置電路，所述FPGA與所述配置電路相連接； 所述信號轉換模塊包括DAC模塊和ADC模塊； 所述時鐘分配電路分別與所述DAC模塊、ADC模塊和FPGA連接； 所述DAC模塊分別與所述FPGA和發射通道連接； 所述ADC模塊分別與所述接收通道和FPGA連接。
4.根據權利要求3所述的一種北鬥用戶機電路檢測裝置，其特徵在於:所述下位機主控模塊還包括USB3.0模塊；所述USB3.0模塊分別與所述FPGA和所述接口電路模塊連接。
5.根據權利要求3所述的一種北鬥用戶機電路檢測裝置，其特徵在於:所述存儲器單元為DDR2模塊，所述DDR2模塊包括兩片獨立的DDR2晶片。
6.根據權利要求3所述的一種北鬥用戶機電路檢測裝置，其特徵在於:所述ADC模塊包括兩片雙通道ADC晶片。
7.根據權利要求3所述的一種北鬥用戶機電路檢測裝置，其特徵在於:所述DAC模塊包括四片DAC晶片，以其中一片DAC晶片為主設備，其餘三片為從設備，從設備同步到主設備。
8.根據權利要求1或2所述的一種北鬥用戶機電路檢測裝置，其特徵在於:所述上位機連接有外圍設備；所述外圍設備包括顯示屏、固態硬碟和PS2輸入設備。
9.根據權利要求1或2所述的一種北鬥用戶機電路檢測裝置，其特徵在於:所述電源模塊設置有過壓保護電路和過流保護電路。
10.一種北鬥用戶機電路檢測方法，其特徵在於:其採用權利要求1-8所述的一種北鬥用戶機電路檢測裝置，包括如下步驟: 步驟1:將被檢測對象連接到北鬥用戶機電路檢測裝置的檢測適配器上； 步驟2:上位機生成激勵信號命令和採集響應信號命令； 步驟3:下位機根據所述激勵信號命令產生激勵信號，通過檢測適配器傳送給被檢測對象；下位機根據所述採集響應信號命令，實時採集被檢電路板的響應信號； 步驟4:被檢電路板接收激勵信號產生激勵並輸出響應信號，響應信號包括高頻響應信號和低頻響應信號；低頻響應信號通過下位機傳送給上位機；高頻響應信號由下位機傳送給數據採集卡，數據採集卡在上位機的控制下對高頻響應信號進行數據採集和模數轉化處理，將處理後得到的數據傳送給上位機； 步驟5:上位機根據獲得的響應數據，判斷被檢測對象的故障。
【文檔編號】G01S19/23GK104516003SQ201410812444
【公開日】2015年4月15日 申請日期:2014年12月24日 優先權日:2014年12月24日
【發明者】火星, 彭建怡, 張文泉, 李國棟, 李哲, 田海雷, 王向進, 孫平, 王向陽 申請人:李國棟