帶有閾值數控的輸入數據有效性檢測電路的製作方法
2023-10-10 19:18:44
本實用新型涉及集成電路領域，尤其涉及一種帶有閾值數控的輸入數據有效性檢測電路。
背景技術：
自從人類1947年實用新型電晶體以來，50多年間半導體技術經歷了矽電晶體、集成電路、超大規模集成電路、甚大規模集成電路等幾代，發展速度之快是其他產業所沒有的；中央處理器是指計算機內部對數據進行處理並對處理過程進行控制的部件，伴隨著大規模集成電路技術的迅速發展，晶片集成密度越來越高，CPU可以集成在一個半導體晶片上，這種具有中央處理器功能的大規模集成電路器件，被統稱為「微處理器」；無論是錄像機、智能洗衣機、行動電話等家電產品，還是汽車引擎控制，以及數控工具機、飛彈精確制導等都要嵌入各類不同的微處理器；微處理器不僅是微型計算機的核心部件，也是各種數位化智能設備的關鍵部件。
而接口晶片，是用於連接微處理器和存儲器之間的一種電子元器件，它包括有數據暫存緩衝的數據緩衝器或總線緩衝器、為地址信號提供較大驅動能力的總線驅動器等等，簡而言之，接口晶片是用來保證數據傳輸過程的安全和穩定性。
然而，在數據傳輸的過程中，接口晶片的輸入接口會因接觸不良而無法確定接口晶片的輸入數據是否有效，此時，接口晶片的輸出接口卻仍然會輸出「0」或「1」的確定信號，並將其信號傳輸到微處理器當中；然而，由於輸入接口的接觸不良，使接口晶片的輸入數據不能反映出真實的數據，從而導致接口晶片的輸出數據是沒有意義的。如何獲取接口晶片上輸入數據的有效性，從而決定是否採信接口晶片上的輸出數據，便成為了人們研究的一個問題。
在數字電路中，數字電路一般有三種輸出狀態，為高電平、低電平和高阻態，其中高電平為邏輯「1」，低電平為邏輯「0」，高阻態相當於隔斷狀態；其中由邏輯「1」和邏輯「0」組成的二進位信號，是目前電子晶片內部傳輸數據的主要方式，而接口晶片的輸入接口若是懸空或接觸不良的情況下，便會形成高阻態，正是基於此，若能通過對接口晶片的輸入進行高阻態的測試，來獲取接口晶片上輸入數據的有效性，從而避免無法判斷輸出數據是否有效的技術問題。
因此，有必要提供一種輸入能檢測輸入數據有效性的電路。
技術實現要素：
本實用新型為解決上述問題提供一種帶有閾值數控的輸入數據有效性檢測電路，通過對數據輸入接口的輸入電壓信號進行比較，下一級電路對兩個數據輸出接口的輸出數據進行判斷是否相等，從而檢測出數據輸入接口的輸入數據是否有效。
為實現上述目的，達到上述效果，本實用新型通過以下技術方案實現：
一種帶有閾值數控的輸入數據有效性檢測電路，該檢測電路包括偏置電路、第一閾值比較單元、第二閾值比較單元；其中偏置電路包括兩個串聯的電阻，在兩個電阻之間的節點與數據輸入接口相連，該節點與第一閾值比較單元、第二閾值比較單元的第一輸入端連接；第一閾值比較單元、第二閾值比較單元的第二輸入端分別與一個閾值電壓生成單元連接，第一閾值比較單元、第二閾值比較單元的輸出端分別連接有一個數據輸出接口，與該檢測電路連接的下一級電路通過對兩個數據輸出接口的輸出數據進行判斷是否相等，從而檢測出數據輸入接口的輸入數據是否有效。
作為優選的，為了檢測出電路輸出狀態為高電平、低電平或高阻態，閾值電壓生成單元包含有高閾值電壓生成單元、低閾值電壓生成單元，高閾值電壓生成單元、低閾值電壓生成單元與數字接口控制單元連接，從高閾值電壓生成單元、低閾值電壓生成單元上傳輸進來的高、低電平電壓閾值作為比較基準。
作為優選的，將第一閾值比較單元的第二輸入端連接高閾值電壓生成單元，第二閾值比較單元的第二輸入端連接低閾值電壓生成單元。
作為優選的，數據輸出接口包含有第一數據輸出接口、第二數據輸出接口，第一數據輸出接口與第一閾值比較單元的輸出端連接，第二數據輸出接口與第二閾值比較單元的輸出端連接。
作為優選的，由於高、低電平的取值範圍為兩個極端，所以產生的偏置電路取中間值時方案較佳，故而使兩個電阻的阻值相等，並使其中一個電阻與電源連接，另一個電阻與地連接，從而使中間節點產生的偏置電壓為電路電壓的中間值。
作為優選的，第一閾值比較單元、第二閾值比較單元的第一輸入端為同相端，第一閾值比較單元、第二閾值比較單元的第二輸入端為反相端，即第一閾值比較單元、第二閾值比較單元均使用正邏輯。
作為優選的，由數字接口控制單元接收控制信號，使高閾值電壓生成單元生成高電平電壓閾值，低閾值電壓生成單元生成低電平電壓閾值，兩個電阻之間的節點電壓小於高電平電壓閾值，且大於低電平電壓閾值，即高、低電平電壓閾值形成三個電壓區間，分別對應電路輸出的三種狀態。
作為優選的，為了適應不同的工作環境和需求，兩個電阻可等效替換為兩個電流源，其中一個電流源與電源連接，另一個電流源與地連接，電流源的電流流向為電源方向至地，其目的是產生偏置電壓。
本實用新型的有益效果是：
一種帶有閾值數控的輸入數據有效性檢測電路，通過對接口晶片的輸入電壓信號進行比較，與該檢測電路連接的下一級電路通過對兩個數據輸出接口的輸出數據進行判斷是否相等，從而檢測出數據輸入接口的輸入數據是否有效，從而保證數據傳輸過程的有效性，並能在輸入接口發生懸空或接觸不良時能及時發現，避免因為採集無意義的信號作為數據所導致的故障。
上述說明僅是本實用新型技術方案的概述，為了能夠更清楚了解本實用新型的技術手段，並可依照說明書的內容予以實施，以下以本實用新型的較佳實施例並配合附圖詳細說明如後，本實用新型的具體實施方式由以下實施例及其附圖詳細給出。
附圖說明
此處所說明的附圖用來提供對本實用新型的進一步理解，構成本申請的一部分，本實用新型的示意性實施例及其說明用於解釋本實用新型，並不構成對本實用新型的不當限定。在附圖中：
圖1為本實用新型第一實施例涉及的帶有閾值數控的輸入數據有效性檢測電路的具體電路示意圖；
圖2為含有本實用新型帶有閾值數控的輸入數據有效性檢測電路的晶片接口示意圖；
圖3為本實用新型第一實施例涉及的帶有閾值數控的輸入數據有效性檢測電路中各位置電壓的示意圖；
圖4為本實用新型第二施例涉及的帶有閾值數控的輸入數據有效性檢測電路的具體電路示意圖；
圖5為本實用新型第三實施例涉及的帶有閾值數控的輸入數據有效性檢測電路的具體電路示意圖；
圖6為本實用新型第四實施例涉及的帶有閾值數控的輸入數據有效性檢測電路的具體電路示意圖。
其中，1為高閾值電壓生成單元，2為低閾值電壓生成單元，3為數字接口控制單元，IN為數據輸入接口，A為第一數據輸出接口、B為第二數據輸出接口，VS為閾值控制接口，VCC為電路的供電電源，GND為接地端，R1-R2為電阻，IS1、IS2為電流源，A1為第一閾值比較單元、A2為第二閾值比較單元。
其中，圖3中各位置的電壓說明如下：VIN為輸入電壓，Vbias為偏置電壓，VA1+為第一閾值比較單元A1同相端的輸入電壓，VA1-為第一閾值比較單元A1反相端的輸入電壓，VA2+為第二閾值比較單元A2同相端的輸入電壓，VA2-為第二閾值比較單元A2反相端的輸入電壓，Vouta為第一閾值比較單元A1的輸出電壓，Voutb為第二閾值比較單元A2的輸出電壓，Vrefh為高閾值輸入電壓，Vrefl為低閾值輸入電壓。
具體實施方式
下面將參考附圖並結合實施例，來詳細說明本實用新型：
如圖1至圖3所示的為本實用新型的第一實施例，其中圖1為第一實施例的具體電路示意圖；該檢測電路包括偏置電路、第一閾值比較單元A1、第二閾值比較單元A2；其中偏置電路包括兩個串聯的電阻R1、R2，電阻R1與電路的供電電源VCC連接，電阻R2與接地端GND連接，在電阻R1、R2之間的節點與數據輸入接口IN相連。
如圖1所示，第一閾值比較單元A1、第二閾值比較單元A2均使用正邏輯，使得與數據輸入接口IN的節點與第一閾值比較單元A1、第二閾值比較單元A2的第一輸入端連接，且兩個比較單元的第一輸入端均為同相端；兩個比較單元的第二輸入端為反相端，其中第一閾值比較單元A1的第二輸入端連接高閾值電壓生成單元1，第二閾值比較單元A2的第二輸入端連接低閾值電壓生成單元2，同時，高閾值電壓生成單元1、低閾值電壓生成單元2與數字接口控制單元3連接，數字接口控制單元3向外連接有閾值控制接口VS；第一閾值比較單元A1、第二閾值比較單元A2的輸出端分別連接有第一數據輸出接口A、第二數據輸出接口B。
其中，通過閾值控制接口VS將閾值控制信號傳輸到數字接口控制單元3內，從而控制高閾值電壓生成單元1、低閾值電壓生成單元2分別生成高電平電壓閾值Vrefh、低電平電壓閾值Vrefl，其中高電平電壓閾值Vrefh設置為接近但小於高電平電壓的下限值，低電平電壓閾值Vrefl設置為接近但大於低電平電壓的下限值，電阻R1、R2之間的節點電壓小於高電平電壓閾值Vrefh，且大於低電平電壓閾值Vrefl，即形成三個電壓區間，分別為大於高電平電壓閾值Vrefh的區間、處於高電平電壓閾值Vrefh與低電平電壓閾值Vrefl之間的區間以及小於低電平電壓閾值Vrefl的區間，並分別對應電路輸出的三種狀態。
同時，為了保證更理想的檢測效果，使電阻R1、R2的阻值相等，且電阻R1、R2阻值很大，從而在理想情況下，產生的偏置電壓Vbias為電路的供電電源VCC的二分之一，且該偏置電路上的電流很小，使其對輸入數據的高、低電平所造成的影響忽略不計。
為了更好的說明整個電路的工作過程，配合圖3中各位置電壓如的示意圖，數據輸入接口IN上三種形態下的電路分析如下：
（1）、當數據輸入接口IN所處的狀態為高電平時，VA1+ =VA2+=VIN=VIH（輸入高電平），VA1- =Vrefh，VA2-=Vrefl，由於VIH> Vrefh且VIH> Vrefl，從而使第一閾值比較單元A1的輸出電壓Vouta、第二閾值比較單元A2的輸出電壓Voutb均為高電平，即輸出的邏輯值均為1。
（2）、當數據輸入接口IN所處的狀態為低電平時，VA1+ =VA2+=VIN=VIL（輸入低電平），VA1- =Vrefh，VA2-=Vrefl，由於VIL<Vrefh且VIL <Vrefl，從而使第一閾值比較單元A1的輸出電壓Vouta、第二閾值比較單元A2的輸出電壓Voutb均為低電平，即輸出的邏輯值均為0。
（3）、當數據輸入接口IN所處的狀態為高阻態時，等同於數據輸入接口IN上沒有外接，此時，VA1+ =VA2+=Vbias，由於Vrefl < Vbias < Vrefh，從而使第一閾值比較單元A1的輸出電壓Vouta為低電平、第二閾值比較單元A2的輸出電壓Voutb為高電平，即第一閾值比較單元A1輸出的邏輯值為0，第二閾值比較單元A2輸出的邏輯值為1，兩個比較單元輸出的邏輯值不相等。
綜上所述，當第一閾值比較單元A1、第二閾值比較單元A2輸出的邏輯值相等時，數據輸入接口IN所處的狀態為高電平或低電平，即數據輸入接口IN的輸入數據邏輯有效，並且在邏輯上輸出與輸入相等，故與該檢測電路連接的下一級電路取兩個輸出數據中的任意一個作為該下一級電路的輸入數據均可；當第一閾值比較單元A1、第二閾值比較單元A2輸出的邏輯值不相等時，數據輸入接口IN所處的狀態為高阻態，即數據輸入接口IN的輸入數據邏輯無效，故與該檢測電路連接的下一級電路停止採信該輸出數據。
圖4為本實用新型第二施例的具體電路示意圖，與第一實施例相比的區別在於：第一閾值比較單元A1、第二閾值比較單元A2的第一輸入端均為反相端；第一閾值比較單元A1、第二閾值比較單元A2的第二輸入端為同相端，當數據輸入接口IN所處的狀態為高電平時，第一閾值比較單元A1、第二閾值比較單元A2輸出的邏輯值均為0，當數據輸入接口IN所處的狀態為低電平時，第一閾值比較單元A1、第二閾值比較單元A2輸出的邏輯值均為1，即輸出邏輯值與輸入邏輯值相反，此時與該檢測電路連接的下一級電路取兩個輸出數據中的任意一個與非門運算後的結果作為該下一級電路的輸入數據均可，其餘參照上述關於第一實施例的描述。
圖5為本實用新型第三實施例的具體電路示意圖，該檢測電路包括偏置電路、第一閾值比較單元A1、第二閾值比較單元A2；其中偏置電路包括兩個串聯的電流源IS1、IS2，電流源IS1與電路的供電電源VCC連接，電流源IS2與接地端GND連接，在電流源IS1、IS2之間的節點與數據輸入接口IN相連，即本實用新型第三實施例是在第一實施例的基礎上，將偏置電路上的電阻R1、R2替換為電流源IS1、IS2，其餘參照上述關於第一實施例的描述。
圖6為本實用新型第四實施例的具體電路示意圖，是在第二實施例的基礎上，將偏置電路上的電阻R1、R2替換為電流源IS1、IS2，其餘參照上述關於第一實施例、第二實施例、第三實施例的描述。
以上所述，僅為本實用新型的較佳實施例而已，並非對本實用新型作任何形式上的限制；凡本行業的普通技術人員均可按說明書附圖所示和以上所述而順暢地實施本實用新型；但是,凡熟悉本專業的技術人員在不脫離本實用新型技術方案範圍內，利用以上所揭示的技術內容而做出的些許更動、修飾與演變的等同變化，均為本實用新型的等效實施例；同時,凡依據本實用新型的實質技術對以上實施例所作的任何等同變化的更動、修飾與演變等，均仍屬於本實用新型的技術方案的保護範圍之內。