用於測量場效應電晶體的柵極隧穿洩漏參數的方法和結構的製作方法

2023-10-10 02:49:44

專利名稱：用於測量場效應電晶體的柵極隧穿洩漏參數的方法和結構的製作方法
技術領域：
本發明涉及半導體電晶體領域；更具體而言，其涉及一種絕緣體上矽 場效應電晶體以及一種用於測量場效應電晶體的柵極隧道洩漏參數的方法 和結構。
背景技術：
絕緣體上矽(SOI)技術採用覆蓋支撐矽體晶片上的絕緣層的單晶矽
層。在矽層中製造場效應電晶體(FET) 。 SOI技術使某些性能優點例如 寄生結電容的減小成為可能，其在半導體工業中是有用的。
為精確建模SOI FET的行為，必須精確確定在溝道區域中從FET的 柵極到體的隧穿電流。因為體接觸的SOIFET的結構利用了相對大的面積 的非溝道區域介質，其增加了從FET的柵極到非溝道區域的寄生洩漏電 流，所以該電流難以測量。寄生洩漏電流可超過溝道區域洩漏電流，4吏得 不可能精確建模。
因此，需要具有減小的非溝道柵極到體的洩漏的絕緣體上矽場效應晶 體管和用於測量絕緣體上矽場效應電晶體的隧道洩漏電流的結構和方法。

發明內容
本發明利用了在同一個柵極電極之下具有薄和厚的介質區域的SOI FET作為隧穿洩漏電流測量器件，其中在所述柵極電極之下設置所述厚介 質層鄰近所述SOI FET體接觸的上方。所述厚^h質層最小化了寄生隧穿洩 漏電流，否則所述隧穿洩漏電流將幹擾從所述柵極電極在所述SOI FET的 所述溝道區域中的薄介質隧穿洩漏電流的測量。本發明的第一方面是一種結構，包括在半導體村底中形成的矽體； 在所述矽體的頂表面上的介質層；以及在所述介質層的頂表面上的導電層， 在所述導電層與所述矽體的所述頂表面之間的所述介質層的第一區域具有 第一厚度，以及在所述導電層與所述矽體的所述頂表面之間的所述介質層 的第二區域具有第二厚度，所述第二厚度與所述第一厚度不同。
本發明的第二方面是一種測量洩漏電流的方法，包括提供第一和第 二器件，其中每一個器件包括:在半導體襯底中形成的矽體；在所述矽體的
頂表面上的介質層，所述介質層的第一區域具有第一厚度和所述介質層的 第二區域具有第二厚度，所述第一厚度小於所述第二厚度；在所述介質層 的頂表面上的導電層；從所述半導體襯底的頂表面在所述矽體的所有側面 上延伸到所述半導體襯底中的介質隔離；在所述半導體襯底中在所述矽體 之下的掩埋介質層，所述介質隔離接觸所述掩埋介質層；所述導電層的第 一區域沿第一方向延伸以及所述導電層的第二區域沿第二方向延伸，所述 第二方向與所述第一方向垂直；以及所述導電層的所述第一區域被設置在
所述介質層的所述第一區域和所述介質層的所述第二區域的鄰近的第一部 分之上，所述導電層的所述第二區域被設置在所述介質層的所述第二區域 的第二部分之上，所述介質層的所述第二區域的所述第二部分鄰近所述介
質層的所述第二區域的所述第一部分；以及對於所述第一和第二器件中的 每一個進行在所述導電層與所述矽體之間的電流流動的測量。


在附加的權利要求中闡明了本發明的特性。然而，通過參考示例的實 施例的以下詳細的說明並結合附圖閱讀時，將最好地理解本發明本身，其 中
圖1A是根據本發明的第一和第二實施例的SOIFET的頂視圖； 圖1B是通過圖1A的線1B-1B的截面圖； 圖1C是通過圖1A的線1C-1C的截面圖； 圖1D是通過圖1A的線1D-1D的截面圖；圖2是根據本發明的第一實施例的示例性隧穿柵極電流測量結構的頂 視圖3是根據本發明的第二實施例的示例性隧穿柵極電流測量結構的頂 視圖4A是根據本發明的第三和第四實施例的SOIFET的頂視圖； 圖4B是通過圖4A的線4B-4B的截面圖5是根據本發明的第三實施例的示例性隧穿柵極電流測量結構的頂 一見圖；以及
圖6是根據本發明的第四實施例的示例性隧穿柵極電流測量結構的頂 視圖。
具體實施例方式
圖1A是根據本發明的第一和笫二實施例的SOIFET的頂視圖。在圖 1A中，FET 100包括矽體105、具有第一區域115和垂直於第一區域115 的一體的第二區域120的"T"形導電層IIO、以及介質層(例如柵極介質 層)、薄介質區域125 (例如薄柵介質區域)和厚介質區域130 (例如厚柵 極介質區域)。通過短劃線示出了厚介質區域130。薄和厚介質區域125 和130可以由單個一體的介質層形成、由兩個分離但鄰接的介質層形成或 者厚區域130包括在下伏的第一介質層之上的第二介質層而薄區域125僅 僅包括笫二介質層。在導電層110的第一區域115的相對的各側上在體105 中形成第一和第二源極/漏極135和140。在體105中離開柵極110的第一 區域115鄰近柵極110的第二區域120的側面150形成體接觸區域145。 溝槽隔離(TI) 155圍繞體105。第一柱接觸160接觸柵極110並且第二 柱接觸165接觸體105的體接觸區域145。
對於N溝道FET (NFET)器件，P-摻雜體105除了 N+摻雜的第一 和第二源極/漏極區域135和140以及P+摻雜的體接觸區域145之外。對 於P溝道FET (PFET)器件，N-摻雜體105除了 P+摻雜的第一和第二源 極/漏極區域135和140以及N+摻雜的體接觸區域145之外。導電層110的第一區域115具有寬度W和長度L。厚介質區域130在 導電層110的第一區域115之下從導電層110的第二區域120延伸了距離 D (例如具有寬度D)。
圖1B是通過圖1A的線1B-1B的截面圖。在圖1B中，溝槽隔離155 物理接觸掩埋氧化物層(BOX) 170。 BOX170依次物理接觸珪襯底175。 因而體105與矽襯底175或任何鄰近的器件電隔離。在圖1B中，在導電 層110之上形成層間(interlevel)介質層180以及柱第一和第二接觸160 和165延伸通過層間介質層180。在笫一柱接觸160與導電層110之間形 成可選的金屬矽化物接觸185同時在第二柱接觸165與體接觸區域145之 間形成可選的金屬矽化物接觸l卯。金屬矽化物的實例包括矽化鈦、矽化 鉭、矽化鴒、矽化鉑以及矽化鈷。
薄介質區域125具有厚度Tl並且厚介質區域130具有厚度T2。在一 個實例中，Tl是在約0.8nm與約1.5nm之間。在一個實例中T2是在約 2nm與約3nm之間。薄介質區域125包括二氧化矽、氮化矽、高K材料、 金屬氧化物、Ta205、 BaTi03、 Hf02、 Zr02、 A1203、金屬石圭酸鹽、HfSixOy、 HfSixOyNz及其組合。厚介質材料130也可包括二氧化矽、氮化矽、高K 材料、金屬氧化物、Ta2Os、 BaTi03、 Hf02、 Zr02、 A1203、金屬矽酸鹽、 HfSixOy、 HfSixOyNz及其組合。薄和厚介質材料125和130包括相同或不 同的材料。高K介質材料具有大於IO的相對介電常數。
從導電層110到體105中存在三條隧穿電流洩漏路徑。第一洩漏路徑 (對應隧穿洩漏電流L )從導電層110的第一區域115通過薄介質區域125 到體105。第二洩漏路徑(對應隧穿洩漏電流12)從導電層110的第一區 域115通過厚介質區域130到體105。第三洩漏路徑(對應隧穿洩漏電流 I3)從導電層110的第二區域120通過厚介質區域130到體105和體接觸 區域145。
圖1C是通過圖1A的線1C-1C的截面圖。在圖1C中，將第一和第二 源才及/漏極135和140分別對準到導電層110的第一區域115的相對的側壁 195和200。清楚起見，圖1C(或圖1A、 1B或1D)中未例出間隔物，然而，本發明可應用於被製造為具有間隔物的器件。如本領域所公知，間隔 物是在柵極電極的側壁上形成的薄層並且將源極/漏極對準到間隔物的暴 露的側壁而不是柵極電極的側壁。
圖1D是通過圖1A的線1D-1D的截面圖。在圖1D中，應該注意的是 厚介質區域130沒有在導電層110的全部的第二區域120之下延伸。
回到圖1A和1B，柵極隧穿洩漏電流密度J是介質層材料、介質層材 料和跨過介質層的電壓(對於FET為VT)的函數。在下列討論中參考圖 1A和1B將是有益的。如圖1B所示，FET 100的總的柵極到體的隧穿洩 漏電流IGB (此後的柵極隧穿洩漏)等於I卄l2+l3。薄介質區域125的隧穿 洩漏電流密度為Ji並且厚介質區域130的隧穿洩漏電流密度為J2。通常， 柵極隧穿洩漏電流I等於J乘以特定區域的介質的面積。因此，柵極隧穿 洩漏電流I！等於JrL ( W-D )。柵極隧穿洩漏電流12等於J2.L.D。柵極隧 穿洩漏電流13等於J2'A.B (在圖1A中示出了 A) 。 SOI FET 100的總的 柵極隧穿洩漏由下式給出
IGB= JrL ( W-D ) +J2LD+J2AB (1)
當用作測量結構時，設計SOIFET100以便13保持恆定，同時選擇關 系L' ( WD ) >L.D和T2>T1以便I戶L。
圖2是根據本發明的第一實施例的示例性隧穿柵極電流測量結構的頂 視圖。在圖2中，測試結構210包括第一SOI FET 215和第二S01 FET 220。 第一 SOI FET 215與圖1A中的SOI FET 100相似，除了導電層110的第 一區域115具有對應圖1A中的寬度W的寬度WA以外。第二 SOI FET 220 與第一 SOI FET 215相似，除了導電層110的第一區域115具有對應寬度 WA的寬度WB以外。在本發明的第一實施例中WA不可以等於WB，目 的是形成具有不同的薄介質面積而其它相同的兩個SOI FET。
SOIFET215的總的柵極隧穿洩漏電流(參考圖1A和IB如前面所討 論的，假定通過導電層110的第二區域120的電流是可忽略的)可表示為 IGBA=I1A+I2A+I3A，其中Iia= JrL ( WAD) ， I2A=J2.LD以及I3^J2'AB以 給出Igba= JiL ( WA-D ) +J2LD+J2.A.B ( 2 )
以及SOI FET 220的總的柵極隧穿洩漏電流可表示為 Igbb=Iib+I2b+I3b，其中IiB=JrL (WB-D) , I2A=J2LD以及I3A=J2AB以 給出
Igbb= JrL ( WB國D ) +J2.L.D+J2.A.B ( 3 )
以及從IGBB中減去IGBA，重新排列得到 IGBA-IGBB= JrL (WA畫WB ) (4 )
由於可以通過施加跨過柱接觸160和165的電壓然後測量流動通過柱 接觸160和165的電流來測量lGBA和lGBB，並使用WA、 WB、 A、 B作為 已知值(設計值加製造偏差)，可以求解^。已知J1，可計算得到具有與 薄介質區域125相同的薄介質層的任何SOIFET的IlD然後同樣可以計算
J2和l2。在相同電壓下測量lGBA和lGBB。在一個實例中，在常規(單厚度
柵極介質)SOIFET的閾值電壓(VT)下測量Igba和Igbb。
圖3是根據本發明的第二實施例的示例性隧穿柵極電流測量結構的頂 視圖。在圖3中，測試結構225包括第一SOI FET 230和第二SO1 FET 235。 第一 SOI FET 230與圖1A中的SOI FET 100相似，除了厚介質區域130 在導電層110的第一區域115之下從導電層110的第二區域120延伸了對 應圖1A中的距離D的距離DA (例如在導電層110的第二區域120之下 的厚介質區域130的區域具有寬度DA)。第二SOIFET 235與第一S01 FET 230相似，除了厚介質區域130從導電層110的第二區域120在導電 層110的第一區域115之下延伸了對應距離DA的距離DB (例如在導電 層110的第二區域120之下的厚介質區域130的區域具有寬度DA )之夕卜。 在本發明的第二實施例中DA不可以等於DB,目的是形成具有不同的薄 介質面積而其它相同的兩個SOI FET。
SOI FET 230的總的柵極隧穿洩漏電流可表示為IGBA=I1A+I2A+I3A， I1A= JrL ( W-DA) , I2A=J2L.DA以及I3A=J2AB以給出 Igba= Ji.L ( W國DA ) +J2.L.DA+J2AB ( 5 )
以及SOIFET 235的總的4冊極隧穿洩漏電流可表示為lCBB=I1B+I2B，其中I1B= JrL (W-DB) ， I2B=J2.L.DB以及I3A=J2AB以給出 Igbb= JiL ( W國DB ) +J2.L.DB+J2.A.B ( 6 )
由於可以通過施加跨過柱接觸160和165的電壓測量然後測量流動通 過柱接觸160和165的電流來測量IGBA和IGBB,並且使用L、 W、 DA 和DB、 A、 B為已知值(設計值加製造偏差)，並且公式(5)和(6)提 供了具有兩個未知數的兩個等式，可求解J1和J2。已知J1和J2，可計算 得到具有與薄介質區域125相同的薄介質層的任何SOI FET的L和I2。
圖4A才艮據本發明的第三和第四實施例的SOIFET的頂視圖。在圖4A 中，SOIFET240與圖1A中的SOIFET相似，有以下例外
SOI FET 240基本上關於通過並垂直於體105的中心軸245對稱以及 導電層110A是"H"形的。導電層110A的第一區域115位於垂直於第一 區域115的一體的笫二和第三區域120之間。薄介質區域125位於(短劃 線限定的)第一與第二厚介質層130之間。在體105中鄰近柵極110A的 第一和第二區域120的側面150形成第一和第二體接觸區域145。第一柱 接觸160接觸柵極110並且第一和第二柱接觸165接觸體接觸區域145。 導電層110A的第一區域115具有寬度W以及長度L。厚介質區域130從 導電層110A的第一和第二區域120在導電層110A的第一區域115下延伸 了距離D。
當用作測量結構時，設計SOI FET 240使13保持恆定，同時L. ( W-D ) >L.D和T2>T1以使I戶l2。
圖4B是通過圖4A的線4B-4B的截面圖。在圖4B中，從導電層110A 到體105中存在五條隧穿電流洩漏路徑。第一洩露路徑(對應隧穿洩漏電 流I。從導電層110的第一區域115通過薄介質區域125到體105。第二 和第三洩漏路徑(對應隧穿洩漏電流12)從導電層110的第一區域115通 過第一和笫二厚介質層130到體105。第四和第五洩漏路徑(對應隧穿洩 漏電流13)從導電層110的第二和第三區域120通過分別的第一和第二厚 介質層130到分別的體105和體接觸區域145。
圖5是才艮據本發明的第三實施例的實例性隧穿柵極電流測量結構的頂視圖。在圖5中，測試結構250包括第一SOIFET 255和第二S01 FET 260。 第一SOIFET255與圖4A的SOIFET240相似，除了導電層110的第一 區域115具有對應圖4A中的寬度W的寬度WA之外。第二SOIFET260 與第一 SOI FET 255相似，除了導電層110A的第一區域115具有對應寬 度WA的寬度WB之外。在本發明的第三實施例中WA不可以等於WB， 目的是形成具有不同的薄介質面積而其它相同的兩個SOIFET。
源自本發明的第一實施例的公式(1) IGBA-IGBB= Ji.L (WA-WB)可 應用於本發明的第三實施例。在本發明的第三實施例中通過消除邊緣消除 了圖2中柵極110之下的體105的邊緣處引入的柵極隧穿洩漏電流的誤差。
再一次，通過施加跨過柱接觸160和165的電壓然後測量流動通過柱 接觸160和165的電流來測量Igba和IGBB，並且在一個實例中，在常規(單 厚度柵極介質)SOIFET的閾值電壓(Vt)下測量Igba和Igbb。
圖6是根據本發明的第四實施例的示例性隧穿柵極電流測量結構的頂 視圖。在圖6中，測試結構265包括笫一SOIFET 270和第二SOIFET 275。 笫一 SOIFET270與圖4A中的SOIFET240相似，除了厚介質層130從 導電層110A的第二和第三區域120在導電層110A的第一區域115的每 一側之下延伸了對應圖4A中的距離D的距離DA之夕卜。第二SOIFET 275 與第一 SOI FET 270相似，除了厚介質區域130從導電層110A的第二和 第三區域120在導電層110A的第一區域115的每一側之下延伸了對應距 離DA的距離DB。在本發明的第四實施例中DA不可以等於DB，目的是 形成具有不同的薄介質面積的而其它相同的兩個SOI FET。
下列兩個公式中的兩個未知數Ji和J2可以以相似於前述/^式(5)和
(6)的方式得到
Igba= JiL ( W陽DA ) +2J2.L.DA+2.J2AB ( 7 )
Igbb= JiL ( W畫DB ) +2.J2L.DB+2J2.AB ( 8 )
再一次，通過施加跨過柱接觸160和165的電壓然後測量流動通過柱 接觸160和165的電流來測量IGBA和IGBB，並且在一個實例中，在常規(單 厚度柵極介質)SOIFET的閾值電壓(VT)下測量Igba和Igbb。
18本發明的第四實施例通過消除邊緣消除了圖3的柵極110之下的體 105的邊緣處引入的柵極隧穿洩漏電流的誤差。
因此，本發明提供了 一種具有減小的非溝道柵極到體洩漏的絕緣體上 矽場效應電晶體和一種用於測量絕緣體上矽場效應電晶體的隧道洩漏電流 的結構和方法。
為了理解本發明，以上給出的本發明的實施例的說明。應該理解本發
明不局限於在其中說明的具體實施例，而是能使各種修改，重新組合和替 換對於本領域的技術人員變得顯而易見而不背離本發明的範圍。因此，旨
在下列權利要求覆蓋落入本發明真正精神和範圍內的所有這樣的修改和改變。
權利要求
1. 一種結構包括矽體，形成在半導體襯底中；介質層，在所述矽體的頂表面上；以及導電層，在所述介質層的頂表面上，在所述導電層與所述矽體的所述頂表面之間的所述介質層的第一區域具有第一厚度以及在所述導電層與所述矽體的所述頂表面之間的所述介質層的第二區域具有第二厚度，所述第一厚度與所述第二厚度不同。
2. 根據權利要求l的結構，還包括在所述珪體的所有側面上從所述半 導體襯底的頂表面延伸到所述半導體襯底中的介質隔離。
3. 根據權利要求2的結構，還包括在所述半導體襯底中在所述矽體之 下的掩埋介質層，所述介質隔離接觸所述掩埋介質層。
4. 根據權利要求l的結構，其中所述導電層的第一區域沿第一方向延伸並且所述導電層的第二區域沿 第二方向延伸，所述第二方向垂直於所述第一方向；以及所述導電層的所述第一區域被設置在所述介質層的所述笫一區域和所 述介質層的所述第二區域的鄰近的第一部分之上，所述導電層的所述第二 區域祐 沒置在所述介質層的所述第二區域的第二部分之上，所述介質層的 所述第二區域的所述第二部分鄰近所述介質層的所述第二區域的所述第一 部分。
5. 根據權利要求4的結構，其中 所述第 一厚度小於所述第二厚度；所述介質層的所述第二區域的所述第一部分的面積大於所述介質層的 所述笫二區域的所述第二部分的面積；以及所述介質層的所述第一區域的 面積大於所述介質層的所述笫二區域的所述第二部分的面積。
6. 根據權利要求4的結構，還包括體接觸區域，在鄰近所述導電層的所述第二區域的所述矽體的端中。
7. 根據權利要求4的結構，還包括在所述矽體中並沿所述第一方向在 所述導電層的所述第一區域的相對的側上延伸的源極/漏極區域。
8. 根據權利要求4的結構，其中所述介質層包括具有所述第二厚度的第三區域，所述介質層的所述第 一區域祐i殳置在所述介質層的所述第二與第三區域之間；所述導電層包括第三區域，所述第三區域沿所述笫二方向延伸，所述 介質的所述第二區域被設置在所述導電層的所述第 一與第三區域之間；以 及所述導電層的所述笫 一 區域還被設置在所述介質層的所述第三區域的 第一部分之上，所述介質層的所述第三區域的所述第一部分鄰近所述介質 層的所述笫 一區域，所述導電層的所述第三區域被設置在所述介質層的所 述第三區域的第二部分之上，所述介質層的所述第三區域的所述笫二部分 鄰近所述介質層的所述第三區域的所述第一部分。
9. 根據權利要求8的結構，還包括第一體接觸區域，在所述矽體的第一端中鄰近所述導電層的所述第二 區&戈；以及第二體接觸區域，在所述矽體的第二端中鄰近所述導電層的所述第三 區域。
10. 根據權利要求8的結構，其中 所述第 一厚度小於所述第二厚度；所述介質層的所述第二區域的所述第一部分的面積大於所述介質層的 所述第二區域的所述笫二部分的面積；所述介質層的所述第一區域的面積 大於所述介質層的所述第二區域的所述第二部分的面積；所述介質層的所述第三區域的所述第一部分的面積大於所述介質層的 所述第三區域的所述笫二部分的面積；以及所述介質層的所述第一區域的 面積大於所述介質層的所述第三區域的所述第二部分的面積。
11. 根據權利要求8的結構，還包括在所述矽體中並沿所述第一方向 在所述導電層的所述第一區域的相對的側上延伸的源極/漏極區域。
12. 根據權利要求l的結構，其中所述介質層的所述第一區域和所述 第二區域包括選自二氧化矽、氮化矽、金屬氧化物、Ta2Os、 BaTi03、 Hf02、 Zr02、 A1203、金屬矽酸鹽、HfSixOy、 HfSixOyNz、具有大於10的相對介 電常數的高K介質材料以及其組合的材料。
13. 根據權利要求1的結構，其中所述第一厚度在約8nm與約1.5nm 之間以及所述第二厚度在約2nm與約3nm之間。
14. 根據權利要求l的結構，其中所述半導體襯底包括絕緣體上矽襯底。
15. —種測量洩漏電流的方法，包括以下步驟 提供第一和笫二器件，每個器件包括矽體，形成在半導體襯底中；介質層，在所述矽體的頂表面上，所述介質層的第一區域具有第 一厚度和所述介質層的第二區域具有第二厚度，所述第一厚度小於所述第 二厚度；導電層，在所述介質層的頂表面上；介質隔離，在所述矽體的所有側面上從所述半導體襯底的頂表面 延伸到所述半導體村底中；掩埋介質層，在所述半導體襯底中在所述矽體之下，所述介質隔 離接觸所述掩埋介質層；所述導電層的第一區域沿第一方向延伸以及所述導電層的第二區 域沿第二方向延伸，所述第二方向垂直於所述第一方向；以及所述導電層的所述第 一 區域被設置在所述介質層的所述第 一 區域 和所述介質層的所述第二區域的鄰近的第一部分之上，所述導電層的所述 笫二區域被設置在所述介質層的所述第二區域的第二部分之上，所述介質 層的所述第二區域的所述第二部分鄰近所述介質層的所述第二區域的所述 第一部分；以及對於所述第 一和第二器件中的每一個進行在所述導電層與所述矽體之 間的電流流動的測量。
16. 根據權利要求15的方法，其中對於所述第一和所述第二器件 所述介質層的所述第二區域的所述第一部分的面積大於所述介質層的所述第二區域的所述第二部分的面積；以及所述介質層的所述第一區域的 面積大於所述介質層的所述第二區域的所述第二部分的面積。
17. 根據權利要求15的方法，其中所述第一器件的所述介質層的所述第二區域的所述第一部分的面積與 所述第二器件的所述介質層的所述第二區域的所述第一部分的面積不同； 以及所述第一器件的所述導電層的所述第一區域的面積約等於所述第二器 件的所述導電層的所述第一區域的面積。
18. 根據權利要求17的方法，還包括 由所述電流流動測量並使用7>式J屍(Igba畫Igbb ) /L ( WA畫WB ) 確定所述第一和第二器件中的每一個的所述介質層的所述第一區域的隧穿 洩漏電流密度Jp其中Igba是在所述第一器件的所述導電層與所述矽體之間測量的電流的 量，Igbb是在所述第二器件的所述導電層與所述矽體之間測量的電流的量， L是所述第一或所述第二器件的所述導電層的所述第一區域的長度，WA 是所述笫一器件的所述導電層的所述笫一區域的寬度，WB是所述笫二器 件的所述導電層的所述第一區域的寬度。
19. 根據權利要求18的方法，還包括 由所述電流流動測量使用7>式H.L ( WA-D )確定所述笫 一器件的所述介質層的所述第 一 區域的隧穿洩漏電流I1A，甘士 r 4 6jf楚—突/fetAA 64;士'入洽aa 6fr,、士'楚一 n iJs aa ^o士'夢 一血厶^ * 7VI " " '' I W I I" 〃1 "1^ /| H j 〃1 Jit^'--Jii ""K^H'J 〃1 Jti^J p 叩刃w、J見度。
20. 根據權利要求15的方法，其中所述第一器件的所述介質層的所述第二區域的所述第一部分的面積約等於所述第二器件的所述介質層的所述第二區域的所述第一部分的面積； 以及所述第一器件的所述導電層的所述第一區域的面積與所述第二器件的 所述導電層的所述第一區域的面積不同。
21. 根據權利要求20的方法，還包括 由所述電流流動測量使用 〃>式formula see original document page 6以及formula see original document page 6 確定所述第一和第二器件中的每一個的所述介質層的所述第一區域的隧穿 洩漏電流密度J"其中Igba是在所述第一器件的所述導電層與所述矽體之間測量的電流的 量，Igbb是在所述第二器件的所述導電層與所述矽體之間測量的電流的量， L是所述第一和所述第二器件中的每一個的所述導電層的所述第一區域的 長度，W是所述第一和第二器件的所述導電層的所述第一區域中的每一個 的寬度，DA是所述第一器件的所述介質層的所述第二區域的所述第一部 分的寬度，DB是所述第二器件的所述介質層的所述第二區域的所述第一部分的寬度，以及J2是所述第一和所述第二器件的所述介質層的所述第二區域中的每一個的隧穿洩漏電流密度。
22. 根據權利要求21的方法，還包括 從所述電流流動測量使用公式formula see original document page 6 確定所述笫一器件的所述介質層的所述第一區域的隧穿洩漏電流I^。
23. 根據權利要求15的方法，其中對於所述第一和所述第二器件 所述介質層包括具有所迷第二厚度的第三區域，所述介質層的所述第一區域被設置在所述介質層的所述第二與第三區域之間；所述導電層包括第三區域，所述第三區域沿所述第二方向延伸，所述 介質的所述第一區域被設置在所述導電層的所述第一與第三區域之間；以 及所述導電層的所述第一區域還被設置在所述介質層的所述第三區域的 第 一部分之上，所述介質層的所述第三區域的所述第 一部分鄰近所述介質 層的所述第 一 區域，所述導電層的所述第三區域祐j殳置在所述介質層的所 述第三區域的第二部分之上，所述介質層的所述第三區域的所述第二部分 鄰近所述介質層的所述第三區域的所述第一部分。
24. 才艮據權利要求23的方法，其中對於所述第一和所述第二器件 所述介質層的所述笫二區域的所述笫一部分的面積大於所述介質層的所述第二區域的所述第二部分的面積；所述介質層的所述第一區域的面積 大於所述介質層的所述第二區域的所述第二部分的面積；所述介質層的所述第三區域的所述第一部分的面積大於所述介質層的 所述第三區域的所述第二部分的面積；以及所述介質層的所述第一區域的面積大於所述介質層的所述第三區域的 所述第二部分的面積。
25. 根據權利要求23的方法，其中所述第 一器件的所述介質層的所述第二和第三區域的所述第 一部分的 面積約等於所述第二器件的所述介質層的所述第二和第三區域的所述第一 部分的面積；以及所述第一器件的所述導電層的所述第一區域的面積約等於所述第二器 件的所述導電層的所述第一區域的面積。
26. 根據權利要求25的方法，還包括 從所述電流流動測量使用公式Ji= ( Igba謂Igbb )/L ( WA-WB ) 確定所述第一和第二器件中的每一個所述介質層的所述第一區域的隧穿洩 漏電流密度Jp其中Igba是在所述第一器件的所述導電層與所述矽體之間測量的電流的 量，Igbb是在所述笫二器件的所述導電層和所述矽體之間測量的電流的量， L是所述第一和所述第二器件中的每一個的所述導電層的所述第一區域的 長度，WA是所述第一器件的所述導電層的所述第一區域的寬度，WB是所述第二器件的所述導電層的所述第一區域的寬度。
27. 根據權利要求26的方法，還包括 從所述電流流動測量使用公式KL ( WA-D ) 確定所述第一器件的所述介質層的所述第一 區域的隧穿洩漏電流I1A, 其中D為所述第一器件的所述介質層的所述第二和第三區域的所述第一部 分的寬度。
28. 根據權利要求18的方法，其中所述介質層的所述第二和第三區域的所述第一部分的面積在所述兩個 或多個器件中的任何一個之中是約相等的但在所述兩個或多個器件中的每 一個器件中是不同的；以及所述導電層的所述第一區域的面積是不同的。
29. 才艮據權利要求28的方法，還包括 從所述電流流動測量4吏用公式Igba=Ji.L (W-DA) +J2.LDA+J2.A'B 以及Igbb=Ji.L (W-DB) +J2.L.DB+J2.AB 確定所述第 一和第二器件中的每一個的所述介質層的所述第 一 區域的隧穿 洩漏電流密度J15其中Ic;ba是在所述第一器件的所述導電層與所述矽體之間測量的電流的量，igbb是在所述第二器件的所述導電層與所述矽體之間測量的電流的量，L是所述第一和所述笫二器件中的每一個的所述導電層的所述第一區域的 長度，W是所述第一和第二器件的所述導電層的所述第一區域中的每一個 的寬度，DA是所述第一器件的所述介質層的所述笫二區域的所述第一部 分的寬度，DB是所述笫二器件的所述介質層的所述第二區域的所述第一部分的寬度，以及j2是所述第一和所述第二器件的所述介質層的所述第二區域中的每一個的隧穿洩漏電流密度。
30. 根據權利要求29的方法，還包括 由所述電流流動測量使用公式I^JrL (W-DA)確定所述第 一器件的所述介質層的所述第 一 區域的隧穿洩漏電流I1A。
31. —種測量洩漏電流的方法，包括以下步驟提供第一器件包括第一矽體，形成在半導體襯底中；第一介質層，在所述第一矽體的頂表面上；以及 第一導電層，在所述第一介質層的頂表面上，在所述第一導電層 與所述第 一矽體的所述頂表面之間的所述第 一介質層的第 一 區域具有第一 厚度和第一面積以及在所述第一導電層與所述第一矽體的所述頂表面之間 的所述第一介質層的第二區域具有第二厚度和第二面積，所述第一厚度與 所述第二厚度不同。提供第二器件包括第二矽體，形成在半導體襯底中；第二介質層，在所述第二矽體的頂表面上；以及 第二導電層，在所述第二介質層的頂表面上，在所述第二導電層 與所述第二矽體的所述頂表面之間的所述第二介質層的笫二區域具有第一 厚度和第三面積以及在所述第二導電層與所述第二珪體的所述頂表面之間 的所述介質層的第二區域具有第二厚度和第四面積，所述第二厚度大於所 述第一厚度；在所述第 一導電層和所述笫 一矽體之間施加電壓並測量其間的第 一 電 流流動；在所述第二導電層和所述第二矽體之間施加電壓並測量其間的第二電 流流動；基於所述第一和第二電流測量和所述第一、第二、第三以及第四面積， 確定第一介質層的所述第一區域、第一介質層的所述第二區域、第一介質 層的所述第二區域、第二介質層的所述第二區域及其組合的洩漏電流密度。
32. 根據權利要求31的方法，其中所述第一面積約等於所述第三面積 以及所述第二面積與所述第四面積是不同的。
33.根據權利要求31的方法，其中所述第一面積與所述第三面積是不 同的以及所述第二面積約等於所述第四面積。
全文摘要
一種用於測量洩漏電流的結構(100)和方法。所述結構包括在半導體襯底(175)中形成的體(105)；在所述矽體(105)的頂表面上的介質層(125/130)；以及在所述介質層(125/130)的頂表面上的導電層(110)，所述介質層(125/130)的第一區域具有第一厚度(T1)以及在所述導電層(110)與所述體(105)的所述頂表面之間的所述介質層(125/130)的第二區域具有第二厚度(T2)，所述第二厚度(T2)與所述第一厚度(T1)不同。所述方法包括，提供具有不同的第一介質區域(125/130)的面積和相同的第二介質區域(125/130)的面積或具有相同的第一介質區域(125/130)的面積和不同的第二介質區域(125/130)的面積的兩個上述結構(100)，對於每一個結構(100)測量在所述導電層(110)與所述體(105)之間的電流並基於所述兩個器件的所述電流測量和介質層(125/130)面積計算柵極隧穿洩漏電流。
文檔編號H01L29/76GK101427378SQ200680015718
公開日2009年5月6日 申請日期2006年5月9日 優先權日2005年5月9日
發明者E·J·諾瓦克, 羅明姬 申請人:國際商業機器公司