Mos器件閾值電壓波動性的測量電路及測量方法
2023-10-10 04:01:14
專利名稱：Mos器件閾值電壓波動性的測量電路及測量方法
技術領域：
本發明涉及集成電路技術領域，特別涉及ー種MOS器件閾值電壓波動性的測量電路及測量方法。
背景技術：
對於MOS器件而言，當Si和SiO2界面電子濃度等於空穴濃度吋，MOS器件處於臨界導通的狀態，此時器件的柵電壓定義為閾值電壓Vth，它是MOSFET的重要參數之一。可以證明νΓΗ=ΦΜ,+2Φρ+%^·式中ΦΒ是多晶矽柵和矽襯底的功函數之差的電壓值，ΦΡ = (kT/q) In(NsubAii)，k是波爾茲曼常數，T是溫度值，Iii是本徵電子濃度，q是電子電荷，Nsub是襯底的摻雜濃度，Qdep是耗盡區的電荷，Cox是單位面積的柵氧化層電容。可見MOS管的閾值電壓與許多因素有夫，包括襯底的摻雜濃度、氧化層的厚度、構成柵的材料、以及氧化層和界面的陷阱密度。在MOS器件的製備過程中，需要精確控制以上各種變量，才能製造出有相同器件參數如閾值電壓的M0SFET。由於MOS器件製備エ藝的分散性，使得所得到器件的特徵參數具有一定的離散度，隨著工藝技術的不斷提高，製備エ藝的特徵尺寸不斷縮小，這種因製備エ藝引入的波動性逐漸增加，在可靠性研究領域引起越來越多的關注。例如器件製造過程中通常通過向溝道區注入雜質來調整閾值電壓，而雜質的注入量無法控制完全相同，進入nm量級的氧化層厚度無法做到ー模一祥，氧化層和界面的陷阱密度更加難以精確控制。因此，不同批次或者同一矽片不同位置處的MOS器件的閾值電壓將存在一定的偏差。目前，隨著集成電路設計複雜度的提高，所包含MOS器件的數目也不斷増加，MOS器件關鍵參數的波動性對於集成電路性能的影響越來越大，因此，測定MOS器件閾值電壓的統計分布十分必要。通常的辦法是通過建立在I-V特性曲線測量上的恆定電流法、線性區法、跨導法等推算得到每個器件的閾值電壓，再統計出MOS器件閾值電壓的分布，這種方法需要對單個MOS器件的轉移特性進行單獨測量，並進行相應的參數提取，由於統計分布需要的測試器件的結構複雜度較高，因此需要耗費的時間也比較長。
發明內容
(一 )要解決的技術問題本發明要解決的技術問題是如何降低測試器件結構的複雜度，並減少測量所耗費的時間。(ニ)技術方案為解決上述技術問題，本發明提供了ー種MOS器件閾值電壓波動性的測量電路，所述測量電路包括類型相同的待測MOS管和標準MOS管，所述待測MOS管和標準MOS管串聯連接。
優選地，所述待測MOS管為PMOS管MPl時，所述標準MOS管為PMOS管MP2，所述PMOS管MPl的源端及襯底分別與電源電壓VDD相連，所述PMOS管MPl的漏端與所述PMOS管MP2的源端及襯底分別相連、且將連接點作為輸出端0UT，所述PMOS管MP2的柵端與漏端相連。優選地，所述待測MOS管為NMOS管MNl時，所述標準MOS管為NMOS管MN2，所述NMOS管MNl的源端及襯底分別接地，所述NMOS管MNl的漏端與所述NMOS管MN2的源端及襯底分別相連、且將連接點作為輸出端0UT，所述NMOS管MN2的漏端與柵端相連。本發明還公開了ー種基於所述的測量電路的測量方法，所述測量方法包括以下步驟SI 向所述待測MOS管和標準MOS管的柵端分別提供第一預設電壓Vbl和第二預設電壓Vb2，以使得所述待測MOS管和標準MOS管均工作在飽和區；S2 :計算所述待測MOS管相對於所述標準MOS管的閾值電壓差；S3 :將所述待測MOS管換為當前組待測MOS器件中的其他MOS管，並重複執行步驟SI S2，直至所述當前組待測MOS器件中的所有MOS管均被選中過，以獲得MOS器件閾值電壓的波動性。優選地，所述待測MOS管相對於所述標準MOS管的閾值電壓差通過以下公式計算，Vth2-Vthl — Vgs2-Vgsi其中，Ves2= Vb2-V0UT,VGS1 = Vbl-VDD, Vthl 為所述待測 MOS 管的閾值電壓為，Vth2 為所述標準MOS管的閾值電壓，Vesi為所述待測MOS管的柵源電壓，Vgs2為所述待測MOS管的柵源電壓，Vout為輸出端OUT的電壓，VDD為電源電壓，Vbl為第一預設電壓，Vb2為第二預設電壓。(三)有益效果本發明通過串聯連接的待測MOS管和標準MOS管來測量待測MOS管的閾值電壓的波動性，降低了測試器件結構的複雜度，並減少了測量所耗費的時間。
圖I是按照本發明ー種實施例的MOS器件閾值電壓波動性的測量電路的結構示意圖；圖2是按照本發明另一種實施例的MOS器件閾值電壓波動性的測量電路的結構示意圖；圖3是具有1000個MOS管的MOS器件的實際閾值電壓分布圖；圖4是通過圖I所示的測量電路進行測量時，獲得的Vtot的電壓分布圖；圖5是實際及測量的分布密度曲線。
具體實施例方式下面結合附圖和實施例，對本發明的具體實施方式
作進ー步詳細描述。以下實施例用於說明本發明，但不用來限制本發明的範圍。本發明的測量電路包括類型相同的待測MOS管和標準MOS管(此處的類型相同指當待測MOS管為PMOS管時，標準MOS管也為PMOS管；當待測MOS管為NMOS管時，標準MOS管也為NMOS管)，所述待測MOS管和標準MOS管串聯連接圖I是按照本發明ー種實施例的MOS器件閾值電壓波動性的測量電路的結構示意圖；參照圖I，所述待測MOS管為PMOS管MPl時，所述標準MOS管為PMOS管MP2，所述PMOS管MPl的源端及襯底分別與電源電壓VDD相連，所述PMOS管MPl的漏端與所述PMOS管MP2的源端及襯底分別相連、且將連接點作為輸出端0UT，所述PMOS管MP2的柵端與漏端相連。圖2是按照本發明另一種實施例的MOS器件閾值電壓波動性的測量電路的結構示意圖；參照圖2，所述待測MOS管為NMOS管麗I時，所述標準MOS管為NMOS管麗2，所述NMOS管MNl的源端及襯底分別接地，所述NMOS管MNl的漏端與所述NMOS管MN2的源端及襯底分別相連、且將連接點作為輸出端0UT，所述NMOS管MN2的漏端與柵端相連。本發明還公開了ー種基於所述的測量電路的測量方法，其特徵在於，所述測量方法包括以下步驟SI 向所述待測MOS管和標準MOS管的柵端分別提供第一預設電壓Vbl和第二預設電壓Vb2，以使得所述待測MOS管和標準MOS管均工作在飽和區；S2 :計算所述待測MOS管相對於所述標準MOS管的閾值電壓差；S3 :將所述待測MOS管換為當前組待測MOS器件(即MOS管)中的其他MOS管，並重複執行步驟SI S2，直至所述當前組待測MOS器件中的所有MOS管均被選中過，以獲得MOS器件閾值電壓的波動性。當所述待測MOS管和標準MOS管均為PMOS管時，通過在MPl和MP2的柵端施加直流電壓，保證兩管工作在飽和態，利用MOS電晶體串聯電流相等，以及PMOS管飽和電流公式為^=- UpCox -r~(YGs~^th )2
Z Lp式中，μ p是空穴的遷移率，Wp和Lp是PMOS管的寬度和長度，Vgs是MOS管的柵源電壓，Vth是MOS管的閾值電壓，Cox是單位面積的柵氧化層電容。當所述待測MOS管和標準MOS管均為NMOS管時，NMOS管飽和電流公式為
I W=- ^ncOX γ1 (^GS ~ Kh 式中，μ 是空穴的遷移率，Wn和Ln是NMOS管的寬度和長度。因兩管串聯，必有Ipl = Ip2或Inl = In2，其中，Ipl為MPl的電流，Ip2為ΜΡ2的電流，Inl為麗I的電流，In2為麗2的電流，考慮到兩管的尺寸相同，由PMOS管和NMOS管的飽和電流公式推得Vcsi-Vthl — Vcs2-Vth2根據上述推理可知，所述待測MOS管相對於所述標準MOS管的閾值電壓差通過以下公式計算，Vth2-Vthl — Vgs2-Vgsi其中，Ves2= Vb2-V0UT,VGS1 = Vbl-VDD, Vthl 為所述待測 MOS 管的閾值電壓為，Vth2 為所述標準MOS管的閾值電壓，Vesi為所述待測MOS管的柵源電壓，Vgs2為所述待測MOS管的柵源電壓，Vout為輸出端OUT的電壓，VDD為電源電壓，Vbl為第一預設電壓，Vb2為第二預設電壓。所述待測管和標準管的閾值電壓差則直接體現在VOUT的變化上。實施例I本實施例中以待測MOS管和標準MOS管均為65nmエ藝下的PMOS管串聯來說明。如圖I中所示，在MPl管的柵端施加Vbl的直流電壓，在MP2管的柵端及漏端施加Vb2的直流電壓。要使電路能夠實現測試MPl管與MP2管閾值差異的正常功能，必須保證兩管均工作在飽和區。考慮到65nmエ藝下的PMOS管的通常閾值在O. 4V左右，且電源電壓VDD =
I.2V，因此 Vbl = 700mV, Vb2 = 200mV。因MP2管的柵端與漏端相連，必定工作在飽和狀態，MPl管的Vesi = O. 7-1. 2=-O. 5V，保證管子導通。因兩管串聯，必有Ipl = Ip2，考慮到兩管的尺寸相同，由飽和電流公式推得VGS1-Vthl = Vcs2-Vth2O考慮到同一批生產的MOS管的閾值只有小的波動，因此在此測試中兩管的閾值電壓差別不大(小於IOmV)，所以Ves2 = Vb2-Vom與Vesi差別不大，接近-O. 5V,Vout的電壓可以保證MPI管也工作在飽和區，整個測試電路可以正常工作，其中，Vtot為圖I或2中的OUT端的輸出值。下面以該電路為例給出仿真結果及分析。利用HSPICE的65nmエ藝庫對本實施例的電路進行仿真，分別測試了溝道長度為80nm，100nm的PMOS管，其中寬長比均為W/L = 4/1。Λん是MPl相對於MP2的閾值差。表I L = 80nm, W/L = 4/1的測試電路仿真結果
權利要求
1.ー種MOS器件閾值電壓波動性的測量電路，其特徵在於，所述測量電路包括類型相同的待測MOS管和標準MOS管，所述待測MOS管和標準MOS管串聯連接。
2.如權利要求I所述的測量電路，其特徵在於，所述待測MOS管為PMOS管MPl時，所述標準MOS管為PMOS管MP2，所述PMOS管MPl的源端及襯底分別與電源電壓VDD相連，所述PMOS管MPl的漏端與所述PMOS管MP2的源端及襯底分別相連、且將連接點作為輸出端OUT,所述PMOS管MP2的柵端與漏端相連。
3.如權利要求I所述的測量電路，其特徵在於，所述待測MOS管為NMOS管匪I時，所述標準MOS管為NMOS管MN2，所述NMOS管MNl的源端及襯底分別接地，所述NMOS管MNl的漏端與所述NMOS管MN2的源端及襯底分別相連、且將連接點作為輸出端0UT，所述NMOS管麗2的漏端與柵端相連。
4.ー種基於權利要求I 3中任一項所述的測量電路的測量方法，其特徵在於，所述測量方法包括以下步驟 51向所述待測MOS管和標準MOS管的柵端分別提供第一預設電壓Vbl和第二預設電壓Vb2，以使得所述待測MOS管和標準MOS管均工作在飽和區； 52:計算所述待測MOS管相對於所述標準MOS管的閾值電壓差； 53:將所述待測MOS管換為當前組待測MOS器件中的其他MOS管，並重複執行步驟SI S2，直至所述當前組待測MOS器件中的所有MOS管均被選中過，以獲得MOS器件閾值電壓的波動性。
5.如權利要求4所述的測量方法，其特徵在於，所述待測MOS管相對於所述標準MOS管的閾值電壓差通過以下公式計算， Vth2_Vthl — VgS2_VgS1 其中，Vgs2 = Vb2-V0UT, Vgsi = Vbl-VDD, Vthl為所述待測MOS管的閾值電壓為，Vth2為所述標準MOS管的閾值電壓，Vesi為所述待測MOS管的柵源電壓，Vgs2為所述待測MOS管的柵源電壓，Vout為輸出端OUT的電壓，VDD為電源電壓，Vbl為第一預設電壓，Vb2為第二預設電壓。
全文摘要
本發明公開了一種MOS器件閾值電壓波動性的測量電路及測量方法，涉及集成電路技術領域，所述測量電路包括類型相同的待測MOS管和標準MOS管，所述待測MOS管和標準MOS管串聯連接。本發明通過串聯連接的待測MOS管和標準MOS管來測量待測MOS管的閾值電壓的波動性，降低了測試器件結構的複雜度，並減少了測量所耗費的時間。
文檔編號G01R19/00GK102645569SQ20121008379
公開日2012年8月22日 申請日期2012年3月27日 優先權日2012年3月27日
發明者何燕冬, 張興, 張鋼剛, 洪傑 申請人:北京大學