用於時鐘信號的分布的系統和方法

2023-09-23 16:29:45 2

專利名稱：用於時鐘信號的分布的系統和方法
用於時鐘信號的分布的系統和方法&術領&本發明的至少一些實施例涉及時鐘信號的分布。 背景抹術例如微處理器和高級內存緩衝器(AMB)的很多大型集成晶片(IC)使用全局時鐘 作為計時參考來使由晶片上的不同功能塊執行的數據和邏輯操作同步。隨著新代的集成晶片(IC)變得更快且更大，以最小的時鐘相位差將全局時鐘信號 分布到IC晶片上的功能塊變得越來越困難。另外，髙頻全局時鐘的時鐘分布系統隨著時鐘的頻率增加而消耗更多的功率。當全 局時鐘的頻率增加時，用於在大型IC晶片上分布全局時鐘的線路消耗更多功率，這可 能導致性能降級。此外，傳統的時鐘分布網絡佔用許多路由區，這可能導致需要更大的晶粒尺寸。舉例來說，

圖1說明使用點到點連接來分布時鐘信號的現有技術方法。如圖1中所 示，此類時鐘分布方案使用點到點網絡拓撲。舉例來說，在圖1中，時鐘源(11)(例 如，集中式鎖相迴路(PLL))產生時鐘信號，將時鐘信號提供到集成電路晶片(13)上 的各種功能塊(例如，21、 23、 ...、 29)，作為全局計時參考。通常，時鐘信號通過差分 線路對而從時鐘源(11)分布到每個功能塊(例如，21),所述差分線路對提供從時鐘 源(U)到對應的功能塊(例如，21)的點到點連接。在圖1中，當所述時鐘分布系統與具有分布式鎖相迴路(PLL)的系統相比時，使 用集中式時鐘源(例如，PLL)可能導致功率消耗減小且晶粒尺寸更小。然而，隨著時鐘頻率增加，由於時鐘相位差的緣故，時鐘從集中式源到較大矽晶粒 上的功能塊的分布變得越來越困難。另外，時鐘分布網絡可能遭受較大電容性負載，其 可能導致時鐘分布的高功率消耗。此外，隨著IC晶片內的功能塊的數目增加，時鐘分 布網絡的線路的路由變得更複雜；且時鐘分布網絡可能由於點到點連接的緣故而佔用更 大的晶粒面積。圖2說明在雛菊鏈時鐘分布系統中使用高阻抗接收器來分布時鐘信號的現有技術方 法。在圖2中，全局時鐘經由以端接器(55)端接的雛菊鏈分布到一組功能塊(31、33、...、39)。在雛菊鏈上使用髙阻抗接收器(例如，41、 43..... 49)來接收針對各個功能塊(例如，31、 33.....39)的時鐘信號。阻抗接收器通常具有10K歐姆以上的阻抗。在傳輸線(例如，51)與髙阻抗接收器(例如，41)之間使用電感器(例如，53)。此類 時鐘分布系統的更多細節可參閱2006 IEEE國際固態電路會議(International Solid-State Circuits Conference), ISSCC 2006，第4期，GIGABIT TRANSCEIVERS,第88-89和 640頁中的由Edoardo Prete、Dirk Scheideler和Anthony Sanders所著的"A lOOmW 9.6Gb/s Transceiver in 90nm CMOS for Next-Generation Memory Interfaces "。在圖2中所說明的時鐘分布系統中，在端接器(例如，55)上的電阻性終端負載上 浪費一些功率。另外，時鐘分布網絡可能由於使用傳輸線(例如，51)和電感器(例如， 53)的緣故而佔用較大晶粒面積。1翻&本發明提供使用共同總線來分布時鐘信號的系統和方法。在此部分中概述一些實施例。在一個實施例中，時鐘信號分布系統包括總線；發射器，其耦合到所述總線以將 時鐘信號驅動到總線上和一個或一個以上低阻抗接收器，其耦合到總線以接收所述時 鍾信號。舉例來說，所述接收器的阻抗小於1000歐姆(或500或200歐姆)。在一個實施例中，發射器的偏置電流由耦合到總線的接收器的偏置電流控制。舉例 來說，發射器的偏置電流是耦合到總線的接收器的偏置電流的動態和。在一個實施例中，總線包括差分總線。低阻抗接收器包括一對電流源，其耦合到一 對自偏置門(self-bi站edgate)以接收差分時鐘信號。舉例來說，可基於所述門的輸出經 由共模反饋電路來偏置所述門。在一個實施例中，所述共模反饋電路也執行工作周期校 正。在一個實例中，共模反饋電路包括比較器以確定時鐘信號的輸出的過濾型式與參考 電壓之間的差異。用電容器來過濾比較器的輸出以產生用於自偏置門的偏壓。在一個實施例中，時鐘分布系統位於集成電路上以將時鐘分布到集成電路晶片的不 同部分。在一個實施例中，時鐘分布系統中的發射器與低阻抗接收器之間不存在電感器。在 一個實施例中，總線不具有端接器。在一個實施例中，集成電路包括複數個電路塊，所述塊中的每--者都包括具有小 於500歐姆的阻抗的接收器；總線，其用於連接所述塊的接收器；和發射器，其耦合到 所述總線以通過總線將時鐘信號驅動到接收器。在一個實施例中，接收器是自偏置的；且發射器的偏置電流是接收器的偏置電流的動態和。在一個實施例中，接收器中的毎一 者都具有工作周期校正機制。在一個實施例中， 一種設備包括差分總線；差分發射器，其耦合到所述總線以將 時鐘信號驅動到總線上；複數個電路；和複數個接收器，其耦合到總線以分別接收針對 所述複數個電路的時鐘信號；其中所述接收器中的每一者都具有小於200歐姆的阻抗。 在一個實施例中，發射器與接收器之間不存在電感器；且總線不具有端接器。從附圖且從以下的詳細描述中將了解其它特徵。附田說明在附圖的圖式中，以舉例而非限制的方式來說明實施例，在附圖中，相同參考標號 指示類似元件。圖1說明使用點到點連接來分布時鐘信號的現有技術方法。圖2說明在雛菊鏈時鐘分布系統中使用高阻抗接收器來分布時鐘信號的現有技術方法。圖3說明根據本發明一個實施例的時鐘分布系統。圖4說明用於根據本發明一個實施例的時鐘分布系統的低阻抗接收器。圖5說明用於根據本發明一個實施例的時鐘分布系統的時鐘發射器。圖6說明根據本發明一個實施例的用於為低阻抗接收器提供偏壓的電路。
具體實施方式
以下的描述內容和附圖是說明性的且不應被解釋為限制性的。描述大量特定細節以 提供詳盡的理解。然而，在某些情況下，為了避免使描述內容模糊而不描述眾所周知或 常規的細節。對本揭示案中的一個或一實施例的參考不一定是對同一實施例的參考；且 此類參考意味著至少一個。本發明的一個實施例為髙速大型集成電路(IC)提供高速、多站式(multi-drop)自 偏置的時鐘分布系統。與常規時鐘分布系統相比，此類時鐘分布系統可具有減小的功率 消耗、較少的路由區，且減小時鐘相位差。圖3說明根據本發明一個實施例的時鐘分布系統。在圖3中，多站式差分總線(123)用於將時鐘信號從集中式源分布到複數個電路塊(例如，101、 103、 105、 ...、 109)。低阻抗接收器(例如，111、 113、 115..... 119)用於在所需位置處從差分總線(123)接收時鐘信號。在圖3中，差分總線(123)是兩線共同總線。在圖3的系統中，不需要端接器；且低阻抗接收器(111、 113.....119)與時鐘發射器(121)之間不存在電感器。在一個實施例中，接收器(例如，111、 113、 115.....119)的阻抗低於1000歐姆(或500歐姆)。優選地，接收器(例如，111、 113、 115..... 119)的阻抗低於200歐姆。舉例來說，集中式鎖相迴路(PLL)可用於產生全局時鐘信號，其可由時鐘發射器 (121)驅動到共同總線(123)上，以供分布到電路塊(101、 103、 105、 ...109)。共 同總線在晶片上路由；且需要全局時鐘的每個電路塊都可在適當位置處分接到共同總線 中。在一個實施例中，電路塊的低阻抗接收器可在需要全局時鐘時動態地耦合到共同總 線。因此，根據本發明的實施例，可大大減少由時鐘分布網絡佔用的路由區；且也可使 功率消耗下降。在一個實施例中，如屈3中所說明的時鐘分布系統建構在單個集成電路晶片上，以 便將全局時鐘信號分布到IC晶片上的電路塊。舉例來說，可在用於微處理器或用於高 級內存緩衝器(AMB)的IC晶片上使用時鐘分布系統。替代地或以組合方式，時鐘分 布系統也可用於在多個IC晶片上分布全局時鐘信號。圖4說明用於根據本發明一個實施例的時鐘分布系統的低阻抗接收器。在圖4中， 低阻抗接收器(131)從差分時鐘總線(例如，圖3的123)獲得差分輸入信號。低阻抗接收器(131)包括耦合到自偏置門(137和139)的電流源(133和135)。 門U37和139)基於自偏置門(137和139)的輸出U36和138)將來自電流源(133 和135)的電流選擇性地引導到差分總線上。在圖4中，使用共模反饋(143)選擇所述門(137和139)中的一者以使偏壓保持 為開路。因此，來自電流源(133和135)的電流中的一者被引導到差分總線上，而另 一者不會被引導到差分總線上。因此，時鐘接收器是分接在差分總線上的低阻抗負載。在圖4中，使用放大器(141)基於自偏置門(137和139)的輸出(136和138) 來產生輸出時鐘信號Clk。ut。在一個實施例中，時鐘發射器的偏置電流通過由時鐘接收器驅動到總線上的電流來 控制，例如圖5中所說明的用於根據本發明一個實施例的時鐘分布系統的時鐘發射器。在圖5中，發射器(171)基於待通過差分總線傳輸的差分時鐘信號(ctt/^)而從差分總線(例如，圖3的123)汲取電流。舉例來說，時鐘信號(ctt/^)可經由反 相器(例如，151、 153和161、 163)被放大以控制門(155和165)的偏置。在圖5中，發射器的門(155)周期性地接通和斷開以從差分總線的一個線路汲取 電流，同時發射器的門165分別周期性地斷開和接通以從差分總線的另一線路汲取電流。因此，發射器中的偏置電流的總量是接收器所需的電流的動態和。當接收器將更多 電流驅動到總線上時，發射器自動地汲取更多電流。因此，接收器可在不影響系統的性 能的情況下動態地耦合到總線或從總線斷開連接。在一個實施例中，由於每個接收器都是自偏置的(如圖4中所說明)，所以時鐘分 布系統對接收器之間的偏置電流中的失配不敏感。在一個實施例中，使用NMOS門來建構所述門(155和165)。圖6說明根據本發明一個實施例的用於為低阻抗接收器提供偏壓的電路。在圖6中， 時鐘電壓(例如，在圖4中的門137的輸出136處)由濾波器(183)過濾，以與參考 電壓進行比較。比較器(181)基於時鐘電壓的過濾型式與參考電壓之間的差異而產生 輸出。使用電容器(185)來過濾比較器的輸出以產生偏壓(例如，用於圖4中的門137)。在一個實施例中，用於接收器的一個門(例如，137)的偏壓是這樣的當時鐘電 壓高於參考電壓時，偏壓使所述門關閉，且當時鐘電壓低於參考電壓時，偏壓使所述門 打開。用於接收器的另一門(139)的偏壓以相反的模式操作(例如，當時鐘電壓高於 參考電壓時，偏壓使所述門打開；且當時鐘電壓低於參考電壓時，偏壓使所述門關閉)。 因此，偏置電路經配置以在接收器的門(例如，137和139)的輸出中拒絕共同模式。在圖6中，偏壓產生器也執行工作周期校正(例如，經由濾波器)。
如果可能, 諳詳細說明DCC機制？ ？由於工作周期校正機制的緣故,接收器對來自低阻抗接收器 (例如，圖4的131)的電流源(例如，133和135)的電流之間的失配不敏感。因此，在一個實施例中，CMFB (共模反饋)塊經設計以產生偏壓以使接收器自偏 置且校正工作周期。因此，本發明的至少一個實施例提供一種一點到多點時鐘分布系統，其可使用傳輸 線或有損耗線。在一個實施例中，時鐘分布系統使用低阻抗接收器但不使用端接器。時 鍾分布系統在傳輸線與接收器之間不使用電感器。與傳統時鐘分布系統相比，根據本發明一個實施例的系統和方法具有若干優勢，例 如低信號擺動，其導致時鐘分布系統上的低功率消耗；由於使用低阻抗接收器的緣故而對電容性負載較不敏感；由於自偏置機制的緣故而對路由信道的電阻中和偏置電流中 的失配較不敏感用於路由時鐘分布線路的晶粒面積較小等。在一個實施例中，每個時 鍾接收器都提供低阻抗傳輸負載，其減小功率消耗。在以上說明書中，已經參考掲示案的特定示範性實施例描述了揭示案。將明白，可 在不脫離如所附權利要求書中陳述的較廣精神和範圍的情況下，對本發明作出各種修 改。因此，應在說明性意義而非限制性意義上來考慮說明書和附圖。
權利要求
1. 一種時鐘信號分布系統，其包含一總線；一發射器，其耦合到所述總線以將一時鐘信號驅動到所述總線上；和一低阻抗接收器，其耦合到所述總線以接收所述時鐘信號。
2. 根據權利要求1所述的系統，其進一步包含—個或一個以上另外的低阻抗接收器，其耦合到所述總線以接收所述時鐘信號。
3. 根據權利要求1所述的系統,其中所述發射器的一偏置電流由耦合到所述總線的 接收器的偏置電流來控制。
4. 根據權利要求3所述的系統,其中所述發射器的所述偏置電流是耦合到所述總線 的所述接收器的所述偏置電流的一動態和。
5. 根據權利要求l所述的系統，其中所述低阻抗接收器的阻抗小於1000歐姆。
6. 根據權利要求1所述的系統，其中所述低阻抗接收器的所述阻抗不大於200歐姆。
7. 根據權利要求1所述的系統，其中所述總線包含一差分總線。
8. 根據權利要求7所述的系統，其中所述低阻抗接收器包含一對電流源，其耦合到 一對自偏置門以接收所述差分時鐘信號。
9. 根據權利要求8所述的系統，其中基於所述門的輸出，經由一共模反饋電路來偏 置所述門。
10. 根據權利要求9所述的系統，其中所述共模反饋電路執行工作周期校正。
11. 根據權利要求IO所述的系統，其中所述共模反饋電路包含一比較器以確定所述 時鐘信號的一輸出的一過濾型式與一參考電壓之間的一差異。
12. 根據權利要求11所述的系統，其中用一電容器來過濾所述比較器的一輸出以產 生一用於所述自偏置門的偏壓。
13. 根據權利要求1所述的系統，其中所述系統建構在一集成電路上。
14.根據權利要求1所述的系統，其中所述發射器與所述低阻抗接收器之間不存在電感器。
15. 根據權利要求1所述的系統，其中所述總線不具有端接器。
16. —種集成電路，其包含複數個電路塊，所述塊中的每一者都包含一具有一小於500歐姆的阻抗的接收器；一總線，其用於連接所述塊的所述接收器；和一發射器，其耦合到所述總線以通過所述總線將一時鐘信號驅動到所述接收器。
17. 根據權利要求16所述的集成電路，其中所述接收器是自偏置的；且所述發射器 的一偏置電流是所述接收器的偏置電流的一動態和。
18. 根據權利要求17所述的集成電路，其中所述接收器中的每一者都具有一工作周 期校正機制。
19. 一種設備，其包含 —差分總線；一差分發射器，其耦合到所述總線以將一時鐘信號驅動到所述總線上； 複數個電路；和複數個接收器，其耦合到所述總線以分別接收針對所述複數個電路的所述時鐘信號；其中所述接收器中的每一者都具有一小於200歐姆的阻抗。
20. 根據權利要求19所述的設備，其中所述發射器與所述接收器之間不存在電感器; 且所述總線不具有端接器。
全文摘要
本發明提供用於使用一共同總線來分布時鐘信號的系統和方法。在一個實施例中，一時鐘信號分布系統包括一總線；一發射器，其耦合到所述總線以將一時鐘信號驅動到所述總線上；和一個或一個以上接收器，其耦合到所述總線以接收所述時鐘信號，其中每個接收器的阻抗低於1000歐姆(或500或200歐姆)。在一個實施例中，所述時鐘分布系統位於一集成電路上以將時鐘分布在集成電路晶片上。在一個實施例中，所述接收器是自偏置的；所述發射器的一偏置電流是所述接收器的偏置電流的一動態和；且所述接收器中的每一者都具有一工作周期校正機制。在一個實施例中，所述時鐘分布系統中的所述發射器與所述低阻抗接收器之間不存在電感器；且所述總線不具有端接器。
文檔編號G06F1/04GK101216720SQ20071007962
公開日2008年7月9日 申請日期2007年2月28日 優先權日2007年1月4日
發明者雷 吳, 張瑞安, 斯笑岷 申請人:瀾起科技(上海)有限公司