一種高K金屬柵工藝中TiN表面界面層的去除工藝的製作方法
2023-10-20 02:00:37
一種高K金屬柵工藝中TiN表面界面層的去除工藝的製作方法
【專利摘要】本發明提供一種高K金屬柵工藝中TiN表面界面層的去除工藝，至少包括以下步驟：1）於包括依次層疊於Si襯底表面的SiO2層、高K介質層、TiN層以及多晶矽層的柵極結構中去除所述多晶矽層，露出所述TiN層以及形成於其表面的氮氧化矽界面層；2）採用F-基幹法刻蝕去除所述氮氧化矽界面層，去除過程中TiN表面會形成氟化鈦界面層；3）於H2或者N2/H2的混合氣體的氣氛中對所述TiN層表面進行高溫等離子體處理；4）採用溼法清洗工藝對所述TiN表面進行清洗。本發明可以有效去除TiN表面的氮氧化矽界面層以及此過程中所產生的氟化鈦界面層，從而保證了電晶體閾值電壓的穩定性，提高了電晶體的性能。
【專利說明】—種高K金屬柵工藝中TiN表面界面層的去除工藝
【技術領域】
[0001]本發明屬於半導體製造領域，特別是涉及一種高K金屬柵工藝中TiN表面界面層的去除工藝。
【背景技術】
[0002]根據國際半導體技術發展藍圖(internat1naltechnology roadmap forsemiconductor, ITRS)，CMOS技術將於2009年進入32nm技術節點。然而，在CMOS邏輯器件從45nm向32nm節點按比例縮小的過程中卻遇到了很多難題。為了跨越尺寸縮小所帶來的這些障礙，要求把最先進的工藝技術整合到產品製造過程中。根據現有的發展趨勢，可能被引入到32nm節點的新的技術應用，涉及如下幾個方面:浸入式光刻的延伸技術、遷移率增強襯底技術、金屬柵/高介電常數柵介質(metal/high-k, MHK)柵結構、超淺結(ultra-shallow junct1n, USJ)以及其他應變增強工程的方法,包括應力鄰近效應(stress proximity effect, SPT)、雙重應力襯裡技術(dualstress liner, DSL)、應變記憶技術(stress memorizat1n technique, SMT)、STI 和 PMD 的高深寬比工藝(high aspectrat1 process, HARP)、米用選擇外延生長(selective epitaxial growth, SEG)的嵌入SiGe (pFET)和 SiC(nFET)源漏技術、中端(middle of line, M0L)和後端工藝(back-endof line, BE0L)中的金屬化以及超低k介質(ultra low-k, ULK)集成等。
[0003]隨著半導體器件的特徵尺寸進入到45nm技術節點以後，為了減小柵隧穿電流，降低器件的功耗，並徹底消除多晶矽耗盡效應和P型金屬-氧化物-半導體場效應電晶體(PM0SFET)中硼穿透引起的可靠性問題，緩解費米能級釘扎效應，採用高介電常數(K)/金屬柵材料代替傳統的S12/多晶矽(poly)結構已經成為了必然的選擇。在諸多高K材料中，Hf基高K材料最終被認為是最有希望成為S12柵介質的替代者。另一方面，TiN金屬柵材料由於具有好的熱穩定性、化學穩定性以及與Hf基高介電常數柵介質有好的粘附性等特點使其成為了納米級互補型金屬-氧化物-半導體場效應電晶體(CMOS)器件中金屬柵材料的有力候選者。
[0004]一般的高K金屬柵在製作過程中會形成包括S12層、高K介質層、TiN層以及多晶矽層的疊層結構，而在製作的過程中，TiN層與多晶矽層的界面通常會發生反應形成Si(N, 0)化合物,從對晶圓的電性能測試WAT (Wafer Acceptance Test)結果可以看出，TiN層表面的Si (N, 0)化合物的存在會明顯增加電晶體的閾值電壓Vt，從而影響電晶體的電性倉泛。
[0005]因此，提供一種有效去除TiN層表面的Si (N, 0)化合物，以保證電晶體最終電性能的方法實屬必要。
【發明內容】
[0006]鑑於以上所述現有技術的缺點，本發明的目的在於提供一種高K金屬柵工藝中TiN表面界面層的去除工藝，用於解決現有技術中TiN表面界面層會明顯增加電晶體的閾值電壓，從而影響電晶體性能的問題。
[0007]為實現上述目的及其他相關目的，本發明提供一種高K金屬柵工藝中TiN表面界面層的去除工藝，所述去除工藝至少包括以下步驟:
[0008]I)於包括依次層疊於Si襯底表面的S12層、高K介質層、TiN層以及多晶娃層的柵極結構中去除所述多晶矽層，露出所述TiN層以及形成於其表面的氮氧化矽界面層；
[0009]2 )採用F-基幹法刻蝕去除所述氮氧化矽界面層，去除過程中於TiN表面形成氟化鈦界面層；
[0010]3)於H2或H2/N2的混合氣體的氣氛中對所述TiN層表面進行高溫等離子體處理；
[0011]4)採用溼法清洗工藝對所述TiN層表面進行清洗。
[0012]作為本發明的高K金屬柵工藝中TiN表面界面層的去除工藝的一種優選方案，所述高 K 介質層的材料包括 Hf02、Hf0N、HfA10、HfA10N、HfTa0、HfTa0N、HfSi0、HfSi0N、HfLa0或者HfLaON中的一種或一種以上。
[0013]作為本發明的高K金屬柵工藝中TiN表面界面層的去除工藝的一種優選方案，步驟I)還包括塗覆光刻膠並於柵極結構對應位置形成刻蝕窗口的步驟；步驟2)之後還包括對所述光刻膠進行灰化處理的步驟；步驟4)的溼法清洗工藝同時去除所述光刻膠。
[0014]作為本發明的高K金屬柵工藝中TiN表面界面層的去除工藝的一種優選方案，步驟2)中的F-基幹法刻蝕所採用的氣體包括CF4、CHF3、CH2F2、CH3F、NF3、SF6的中一種或一種以上。
[0015]作為本發明的高K金屬柵工藝中TiN表面界面層的去除工藝的一種優選方案，步驟2)中的F-基幹法刻蝕所採用的刻蝕功率範圍為I?500W。
[0016]作為本發明的高K金屬柵工藝中TiN表面界面層的去除工藝的一種優選方案，步驟3)中的高溫等離子體處理的溫度範圍為150?500°C。
[0017]作為本發明的高K金屬柵工藝中TiN表面界面層的去除工藝的一種優選方案，步驟3)中的高溫等離子體處理的氣體為H2，其流量範圍為50?500SCCm。
[0018]作為本發明的高K金屬柵工藝中TiN表面界面層的去除工藝的一種優選方案，步驟3)中的高溫等離子體處理的氣體為H2/N2的混合氣體，其中，H2的流量範圍為50?500sccm, N2的流量範圍為50?5000sccm。
[0019]作為本發明的高K金屬柵工藝中TiN表面界面層的去除工藝的一種優選方案，步驟3)中的高溫等離子體處理的功率範圍為500?5000w。
[0020]如上所述，本發明提供一種高K金屬柵工藝中TiN表面界面層的去除工藝，至少包括以下步驟:1)於包括依次層疊於Si襯底表面的S12層、高K介質層、TiN層以及多晶矽層的柵極結構中去除所述多晶矽層，露出所述TiN層以及形成於其表面的氮氧化矽界面層；2)採用F-基幹法刻蝕去除所述氮氧化矽界面層，去除過程中於TiN表面形成氟化鈦界面層；3)於H2或H2/N2的混合氣體的氣氛中對所述TiN層表面進行高溫等離子體處理；4)採用溼法清洗工藝對所述TiN表面進行清洗。本發明可以有效去除TiN表面的氮氧化矽界面層以及此過程中所產生的氟化鈦界面層，從而保證了電晶體閾值電壓的穩定性，提高了電晶體的性能。
【專利附圖】
【附圖說明】
[0021]圖1顯示為本發明的高K金屬柵工藝中TiN表面界面層的去除工藝實施例1中的流程示意圖。
[0022]圖2顯示為本發明的高K金屬柵工藝中TiN表面界面層的去除工藝實施例2中的流程示意圖。
[0023]元件標號說明
[0024]Sll?S14實施例1中的步驟I)?步驟4)
[0025]S21?S25實施例2中的步驟I)?步驟5)
【具體實施方式】
[0026]以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
[0027]請參閱圖1?圖2。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪製，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為複雜。
[0028]實施例1
[0029]如圖1所示，本實施例提供一種高K金屬柵工藝中TiN表面界面層的去除工藝，所述去除工藝至少包括以下步驟:
[0030]如圖1所示，首先進行步驟1)S11，於包括依次層疊於Si襯底表面的S12層、高K介質層、TiN層以及多晶矽層的柵極結構中去除所述多晶矽層，露出所述TiN層以及形成於其表面的氮氧化矽界面層。
[0031]作為示例，所述高K介質層的材料包括Hf02、Hf0N、HfA10、HfA10N、HfTa0、HfTa0N、HfS1, HfS1N, HfLaO或者HfLaON中的一種或一種以上。在本實施例中，所述高K介質層的材料為HfLaO。
[0032]作為示例，本實施例直接採用TiN作為掩膜，採用ICP刻蝕法或溼法腐蝕法去除所述多晶矽層。
[0033]需要說明的是，由於所述柵極結構在形成過程中，各層間的材料可能會相互反應，一般來說，在TiN層表面沉積多晶矽時，多晶矽會與氧氣及TiN形成難以去除的氮氧化矽界面層，研究表面，這些界面層的存在會使電晶體的閾值電壓增大，影響電晶體的性能。
[0034]如圖1所示，然後進行步驟2)S12，採用F-基幹法刻蝕去除所述氮氧化矽界面層，去除過程中於TiN表面形成氟化鈦界面層。
[0035]作為示例，F-基幹法刻蝕所採用的氣體包括CF4、CHF3、CH2F2、CH3F、NF3> SF6的中一種或一種以上。在本實施例中，採用CF4氣體進行刻蝕以去除所述氮氧化矽。
[0036]作為示例，F-基幹法刻蝕所採用的刻蝕功率範圍為I?500W。在本實施例中，所採用的刻蝕功率為300W。
[0037]經過測試證明，採用F-基幹法刻蝕過程中，F-離子會與TiN層發生反應，形成氟化鈦界面層，因此，需要進一步將產生的氟化鈦界面層去除。
[0038]如圖1所示，接著進行步驟3) S13，於H2或H2/N2的混合氣體的氣氛中對所述TiN層表面進行高溫等離子體處理。
[0039]作為示例，高溫等離子體處理的溫度範圍為150?500°C。在本實施例中，高溫等離子體處理所採用的溫度為300°C。
[0040]作為示例，高溫等離子體處理的氣體為H2，其流量範圍為50?500SCCm。
[0041]作為示例，高溫等離子體處理的氣體為H2/N2的混合氣體，其中，H2的流量範圍為50?500sccm，N2的流量範圍為50?5000sccm。當然，也可以採用H2及其它的惰性氣體進行高溫等離子體處理，並不限定於此處所列舉的兩種方案。
[0042]作為示例，高溫等離子體處理的功率範圍為500?5000w。
[0043]如圖1所示，最後進行步驟4)S14，採用溼法清洗工藝對所述TiN層表面進行清洗。
[0044]經過以上處理後，對所述TiN層表面進行清洗，可以簡單地將TiN層表面殘留的界面層去除，以達到提高電晶體性能的目的。
[0045]實施例2
[0046]如圖2所示，本實施例提供一種高K金屬柵工藝中TiN表面界面層的去除工藝，所述去除工藝至少包括以下步驟:
[0047]如圖2所示，首先進行步驟1)S21，於包括依次層疊於Si襯底表面的S12層、高K介質層、TiN層以及多晶矽層的柵極結構中去除所述多晶矽層，露出所述TiN層以及形成於其表面的氮氧化矽界面層。
[0048]作為示例，所述高K介質層的材料包括Hf02、Hf0N、HfA10、HfA10N、HfTa0、HfTa0N、HfS1, HfS1N, HfLaO或者HfLaON中的一種或一種以上。在本實施例中，所述高K介質層的材料為HfLaO。
[0049]作為示例，本實施例先於晶體光表面塗覆光刻膠並於柵極結構對應位置形成刻蝕窗口，然後採用ICP刻蝕法或溼法腐蝕法去除所述多晶矽層。
[0050]需要說明的是，由於所述柵極結構在形成過程中，各層間的材料可能會相互反應，一般來說，在TiN層表面沉積多晶矽時，多晶矽會與氧氣及TiN形成難以去除的氮氧化矽界面層，研究表面，這些界面層的存在會使電晶體的閾值電壓增大，影響電晶體的性能。
[0051]如圖2所示，然後進行步驟2)S22，採用F-基幹法刻蝕去除所述氮氧化矽界面層，去除過程中於TiN表面形成氟化鈦界面層。
[0052]作為示例，F-基幹法刻蝕所採用的氣體包括CF4、CHF3、CH2F2、CH3F、NF3> SF6的中一種或一種以上。在本實施例中，採用CF4氣體進行刻蝕以去除所述氮氧化矽。
[0053]作為示例，F-基幹法刻蝕所採用的刻蝕功率範圍為I?500W。在本實施例中，所採用的刻蝕功率為300W。
[0054]經過測試證明，採用F-基幹法刻蝕過程中，F-離子會與TiN層發生反應，形成氟化鈦界面層，因此，需要進一步將產生的氟化鈦界面層去除。
[0055]如圖2所示，接著進行步驟3) S23，對所述光刻膠進行灰化處理，以便於後續工藝中將所述光刻膠去除。
[0056]如圖2所示，接著進行步驟4) S24，於具有H2或H2/N2的混合氣體的氣氛中對所述TiN層表面進行高溫等離子體處理。
[0057]作為示例，高溫等離子體處理的溫度範圍為150?500°C。在本實施例中，高溫等離子體處理所採用的溫度為300°C。
[0058]作為示例，高溫等離子體處理的氣體為H2，其流量範圍為50?500SCCm。
[0059]作為示例，高溫等離子體處理的氣體為H2/N2的混合氣體,其中，H2的流量範圍為50?500sccm，N2的流量範圍為50?5000sccm。當然，也可以採用H2及其它的惰性氣體進行高溫等離子體處理，並不限定於此處所列舉的兩種方案。
[0060]如圖1所示，最後進行步驟5)S25，採用溼法清洗工藝對所述TiN層表面進行清洗。[0061 ] 經過以上處理後，對所述TiN層表面進行清洗，可以簡單地將TiN層表面殘留的界面層以及經過灰化處理的光刻膠一起去除，不需要額外增加工藝步驟，並可以達到提高電晶體性能的目的。
[0062]為了進一步說明本發明的有益效果，本發明還對經過實施例1及實施例2方法處理後的TiN層表面進行了相關測試。結果顯示，沒有經過高溫熱處理的TiN層表面殘留有較大量的F元素，而採用CF4於300W功率下刻蝕20秒後，再經過高溫熱處理的TiN層表面基本沒有F元素殘留。
[0063]綜上所述，本發明提供一種高K金屬柵工藝中TiN表面界面層的去除工藝，至少包括以下步驟:1)於包括依次層疊於Si襯底表面的S12層、高K介質層、TiN層以及多晶矽層的柵極結構中去除所述多晶矽層，露出所述TiN層以及形成於其表面的氮氧化矽界面層；2)採用F-基幹法刻蝕去除所述氮氧化矽界面層，去除過程中於TiN表面形成氟化鈦界面層；3)於具有H2*H2/N2的混合氣體的氣氛中對所述TiN層表面進行高溫等離子體處理；
4)採用溼法清洗工藝對所述TiN表面進行清洗。本發明可以有效去除TiN表面的氮氧化矽界面層以及此過程中所產生的氟化鈦界面層，從而保證了電晶體閾值電壓的穩定性，提高了電晶體的性能。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
[0064]上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術領域】中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
【權利要求】
1.一種高K金屬柵工藝中TiN表面界面層的去除工藝，其特徵在於，所述去除工藝至少包括以下步驟: O於包括依次層疊於Si襯底表面的S12層、高K介質層、TiN層以及多晶娃層的柵極結構中去除所述多晶矽層，露出所述TiN層以及形成於其表面的氮氧化矽界面層； 2)採用F-基幹法刻蝕去除所述氮氧化矽界面層，去除過程中TiN表面會形成氟化鈦界面層； 3)於H2或H2/N2的混合氣體的氣氛中對所述TiN層表面進行高溫等離子體處理； 4)採用溼法清洗工藝對所述TiN層表面進行清洗。
2.根據權利要求1所述的高K金屬柵工藝中TiN表面界面層的去除工藝，其特徵在於:所述高 K 介質層的材料包括 Hf02、HfON、HfAlO、HfAlON、HfTaO, HfTaON, HfS1、HfS1N、HfLaO或者HfLaON中的一種或一種以上。
3.根據權利要求1所述的高K金屬柵工藝中TiN表面界面層的去除工藝，其特徵在於:步驟I)還包括塗覆光刻膠並於柵極結構對應位置形成刻蝕窗口的步驟；步驟2)之後還包括對所述光刻膠進行灰化處理的步驟；步驟4)的溼法清洗工藝同時去除所述光刻膠。
4.根據權利要求1所述的高K金屬柵工藝中TiN表面界面層的去除工藝，其特徵在於:步驟2)中的F-基幹法刻蝕所採用的氣體包括CF4、CHF3、CH2F2、CH3F、NF3、SF6的中一種或一種以上。
5.根據權利要求1所述的高K金屬柵工藝中TiN表面界面層的去除工藝，其特徵在於:步驟2)中的F-基幹法刻蝕所採用的刻蝕功率範圍為I?500W。
6.根據權利要求1所述的高K金屬柵工藝中TiN表面界面層的去除工藝，其特徵在於:步驟3)中的高溫等離子體處理的溫度範圍為150?500°C。
7.根據權利要求1所述的高K金屬柵工藝中TiN表面界面層的去除工藝，其特徵在於:步驟3)中的高溫等離子體處理的氣體為H2，其流量範圍為50?500SCCm。
8.根據權利要求1所述的高K金屬柵工藝中TiN表面界面層的去除工藝，其特徵在於:步驟3)中的高溫等離子體處理的氣體為H2/N2的混合氣體，其中，H2的流量範圍為50?500sccm, N2的流量範圍為50?5000sccm。
9.根據權利要求1所述的高K金屬柵工藝中TiN表面界面層的去除工藝，其特徵在於:步驟3)中的高溫等離子體處理的功率範圍為500?5000w。
【文檔編號】H01L21/28GK104051247SQ201310080084
【公開日】2014年9月17日 申請日期:2013年3月13日 優先權日:2013年3月13日
【發明者】李鳳蓮, 倪景華 申請人:中芯國際集成電路製造(上海)有限公司