對集成電路建模的方法和系統的製作方法

2023-10-08 20:20:14 1

專利名稱：對集成電路建模的方法和系統的製作方法
技術領域：
本發明一般涉及對集成電路建模的性能。
背景技術：
集成電路(IC)產業依賴於仿真(simulation)以在製造之前驗證IC的功能性 並預測其性能。諸如SPICE之類的傳統IC仿真器包含可以在IC內製造的各個器件的每 個的行為的模型，並允許用戶指定IC設計內的各個器件之間的相互連接，以便對所建模 的IC的整體功能性和性能建模(model)。因此，為了實現預測的準確性，傳統IC仿真器必 須包括針對諸如電阻器、電容器、電感器和電晶體(例如，金屬氧化物半導體場效應電晶體 (MOSFET))的器件的準確模型。由於電晶體表現出複雜的非線性行為，因此電晶體模型也相應地複雜，通常具有 一百或 更多的參數。從而，準確的電晶體模型花費長時間來刻畫(characterize)。例如，當 前在產業中，對於完整的MOSFET模型的研發需要幾個月並不少見。為了產生有用的預測， 該模型還必需在所有的溫度、電壓、器件尺寸和其他製造變量的值之上另外確認或刻畫。產 生完整的MOSFET模型然後對其確認所需的時間在設計周期的全部花費和長度中所佔相當 尚ο

發明內容
在至少一個實施例中，接收包括具有多個端子的製造電晶體的製造集成電路的多 個經驗測量。所述多個經驗測量每個包括針對製造電晶體的端子的經驗端子電流集(set) 和經驗端子電壓集。還接收被仿真電晶體的數學仿真模型。利用所述數學仿真模型，通過 對於多個不同的端子電壓集的每個確定仿真端子電流集和仿真端子電荷集來計算中間數 據集。建模工具處理所述中間數據集以獲得製造電晶體的時域仿真模型，該時域仿真模型 對於所述多個經驗測量的每個提供仿真端子電荷集。將所述時域仿真模型存儲在計算機可 讀數據存儲介質中。


圖1是可以實踐實施例的示例環境的高級框圖；圖2是根據一個實施例產生時域(time domain)仿真模型的示例方法的高級邏輯 流程圖；圖3圖示根據一個實施例的用於存儲從被測(under test)器件中的測試電晶體 搜集(gather)的經驗測試數據的表格的示例實施例；圖4A繪出根據一個實施例的用於存儲利用現有的數學仿真模型產生的中間數據 集(set)的數據的表格的示例實施例；圖4B圖示根據一個實施例的測試電晶體的時域仿真模型的表格的示例實施例；圖5A-5D是根據經驗導出的近似仿真模型相對於(versus)數學仿真模型的測試電晶體的四個端子(例如源極、柵極、漏極和主體(body))處的電荷的繪圖；圖6是根據一個實施例仿真集成電路的操作的示例方法的高級邏輯流程圖；圖7是MOSFET的漏極-源極電流相對於柵極-源極電壓的曲線圖；圖8是根據一個實施例在基於表格的仿真模型中的項目(entry)之間進行內插的方法的高級邏輯流程圖；圖9是圖示圖8所示的內插的方法的圖；圖10A-10B是圖示通過圖8所示的內插的方法實現的誤差降低的圖；圖11是一示例方法的高級邏輯流程圖，通過該示例方法可以利用基於表格的時 域仿真模型來仿真具有與測試電晶體不同的閾值電壓的被仿真電晶體的操作，其中，用於 構建該基於表格的時域仿真模型的經驗數據是從該測試電晶體收集的；圖12A-12B以圖形圖示了將圖11所繪的處理應用於具有比標定測試MOSFET高 50mV的閾值電壓的MOSFET中的電流的仿真，其中該標定測試MOSFET的經驗測量被用於構 建基於表格的時域仿真模型；以及圖13A-13D以圖形圖示了將圖11所繪的處理應用於在具有比標定測試MOSFET高 50mV的閾值電壓的MOSFET的端子上的電荷的仿真，其中該標定測試MOSFET的經驗測量被 用於構建基於表格的時域仿真模型。
具體實施例方式現在參考圖1，圖示了用於刻畫集成電路(IC)並用於生成IC內的器件的時域仿真 模型的示例環境100的高級框圖。如所示，環境100包括耦接到適合於測試物理的被測器 件(device under test,DUT) 106，比如微處理器、存儲器晶片或其他集成電路(IC)，的測試 夾具(test fixture) 104的數據處理系統102。如將認識到的，DUT 106可以包含數千、數 百萬或數十億的電晶體以及諸如電阻器、電容器、電感器、二極體燈的其它器件。在DUT 106 內製造的器件之中的是對於測試夾具104的探針可訪問的不同幾何尺寸的測試電晶體(總 體地由MOSFET 108a-108d表示)。將MOSFET 108嵌入DUT 106中確保了利用與將被用於 製造集成電路的商業運作相同的製造環境作為用於產生時域仿真模型的基礎。可以在例如 通過引用合併於此的美國專利No. 7408372中找到關於DUT 106以及在其中製造的測試晶 體管的進一步細節。數據處理系統102包括耦接到用於處理程序代碼和數據的處理器110的至少一個 存儲介質112。在各種實施例中，存儲介質112可以包括易失和/或非易失性存儲器、盤存 儲、可移除存儲介質或本領域公知的其他計算機可讀存儲介質。存儲介質112存儲由處理 器110處理的程序代碼用於執行在此所述的操作。在存儲介質112內的程序代碼包括作業系統114，其管理包括處理器110和存儲 介質112的數據處理系統102的各種資源。在存儲介質112內的程序代碼還包括測量工具 116、建模工具120和仿真工具130。測量工具116通過控制測試夾具104對DUT 106的刺 激(stimulation)並搜集所得到的經驗測試數據來刻畫DUT 106。測量工具116將從DUT 106的刺激獲得的經驗測試數據存儲在存儲介質112內作為經驗數據集(data set) 118。建模工具120生成在DUT 106內的至少一個器件(例如MOSFET 108)的行為的時 域仿真模型，如以下參考圖2進一步詳細所述的。在至少一個實施例中，建模工具120部分地從經驗數據集118產生時域仿真模型124。仿真工具130通過參考由建模工具120生成的一個或多個時域仿真模型124來仿 真集成電路設計的操作。仿真工具130將仿真結果存儲在軌跡文件(trace file) 132中。 在以下參考圖6進一步詳細描述了仿真工具130仿真集成電路的操作的示例方法。如圖1進一步圖示的，示例環境100可選地可以進一步包括一個或多個客戶端和 /或對等(一個或多個)設備150，其可以例如與數據處理系統102類似地構建。客戶端和 /或對等設備150可以耦接到數據處理系統102以通過諸如區域網(LAN)或廣域網(WAN) 的通信網絡152通信。(一個或多個)客戶端或對等設備150可以從數據處理系統102請 求服務，包括測量工具116、建模工具120和/或仿真工具130的執行。如將認識到的，數據處理系統102可以包括對於理解要求保護的本發明不是必需 的並且因此沒有在圖1中圖示或在此進一步討論的許多其他組件。現在參考圖2，繪出了根據一個實施 例用於從經驗測試數據中產生IC中的器件的 時域仿真模型122的示例處理的高級邏輯流程圖。如在此所述的其他邏輯流程圖那樣，圖2 指示邏輯而非步驟之間嚴格按照時間順序的關係，並且所指示的步驟在某些情況下可以同 時或者以與所示不同的順序進行。圖示的處理開始於塊200，然後前進到塊202，這圖示了圖1的測量工具116從DUT 106獲得經驗數據集118。為了獲得經驗數據集118，測量工具116指導測試夾具104利用 各種電流和電壓刺激DUT 106並捕捉對於每個測試電晶體(例如MOSFET 108)的端子(例 如柵極、源極、漏極和主體)的測量。測量工具116將從DUT 106獲得的數據存儲在數據存 儲112中作為經驗數據集118，在一個示例實施例中該經驗數據集118可以包括對於每個測 試電晶體108的表格。圖3繪出了數據集(data set) 118內的測試電晶體的示例表格300。示例表格300 優選包含大量項目(entry)，其每個包含與測試電晶體的每個端子處的所測量電流(即Is、 Ig、Id和Ib)對應的所測量的柵極-源極電壓(Vgs)、漏極-源極電壓(Vds)和主體-源極 電壓(Vbs)。優選地，表格300的項目包括從測試電晶體的操作的亞閾值(sub-threshold) 區域(Vgs < Vt)、線性區域和飽和區域的數據點的代表採樣。應該注意，電晶體端子(Qs、 Qg、Qd和Qb)處的電荷優選地不是直接從DUT 106測量的，而是隨後在圖2的處理中導出， 從而將其從經驗數據集118的示例表格300中省略。再次參考圖2，塊204繪出圖1的建模工具120訪問和/或接收電晶體的現有數學 仿真模型。現有數學仿真模型——其可以是BSIM(BerkeleyShort-channel IGFET Model, 伯克立短溝道絕緣柵場效應電晶體模型)、PSP(Perm State-Philips，濱州州立大學-飛利 浦)模型、由緊湊模型委員會(CompactModel Council)支持的其他標準模型之一或者私有 電晶體仿真模型一一通常利用數學公式來將漏極電流和漏極電荷表示為施加在器件上的 端子電壓的函數。換句話說，現有數學仿真模型中的假設是端子電壓是輸入，並且端子電 流(I)和電荷(Q)是通過對該輸入端子電壓應用適當的複合函數(complexfimction)和眾 多模型參數獲得的輸出。為了易於參考，這些函數一般可以表達為I = f 1 (V)Q = f 2 (V),其中fl和f2是由仿真模型定義的數學函數。
接下來，在塊206，建模工具120對端子電壓的大量組合採樣，並調用現有數學仿 真模型的函數Π和f2以確定相應仿真的端子電流(I)和電荷(Q)。通過進行這些操作， 建模工具120產生包括如圖4A所示的對於每個測試電晶體108的表格400的中間數據集 122。然後建模工具120根據所選擇的模型生成技術來處理經驗數據集118和中間數據集 122，以獲得將端子電荷Q表示為V和I的函數的、對於測試電晶體的基於表格的時域仿真 模型124(塊208)。在示例實施例中，基於表格的時域仿真模型124包括對於每個電晶體的 如圖4B所示的表格402。如所示，給定端子的電壓和電流，每個表格402將端子電荷(即 Qs、Qg、Qd和Qb)表示為 輸出。在示例實施例中，建模工具120通過直接從經驗數據集118填充基於表格的時域 仿真模型124中的每個表格402的每個項目的電壓和電流而獲得基於表格的時域仿真模型 124。建模工具120將諸如多項式回歸之類的建模技術應用於中間數據集122而另外確定 相應的端子電荷(即Qs、Qg、Qd和Qb)。例如，如果應用了線性回歸(依賴於一階多項式的 多項式回歸的形式)，則可以給出作為電流I和電壓V的函數的電荷Q的線性回歸模型為Q = constant+coefI*I+coefV*V其中constant (常數)和係數coefl和coefV是線性模型的參數。當然，替換地， 可以利用二階(平方)、三階(立方)或其他階回歸建模。—旦已經構建了基於表格的時域仿真模型124，建模工具120將該基於表格的時 域仿真模型124存儲在計算機可讀存儲介質中，比如存儲介質112。其後，圖2所繪的處理 結束於塊212。因此，利用從測試器件測量的經驗電壓和電流數據以及通過現有模型預測的電荷 的近似而構建電晶體的基於表格的時域仿真模型124。以此方式，可以避免伴隨傳統建模技 術的多個月的延遲。基於從具有與商業集成電路的功能性電晶體相同物理特性的測試晶體 管獲得的經驗數據的仿真確保了商業集成電路的功能性電晶體的時域(充電和放電)行為 的準確預測。可以通過分別繪出測試電晶體的四個端子(例如源極、柵極、漏極和主體)處的 電荷來確認通過基於表格的時域仿真模型實現的「擬合良好性(goodness of fit)」，如圖 5A-5D所示。在圖5A-5D的每個中，沿著X軸繪出通過現有數學仿真建模預測的電荷，並且沿 著Y軸繪出通過基於表格的時域仿真模型124預測的電荷。沿著X軸繪出殘差(residual error)(即多項式回歸的誤差項)。如由緊密追隨具有斜率1的直線的點雲所示，通過這兩 個模型預測的端子電荷緊密對應，並且從基於表格的時域仿真模型124獲得的近似建模提 供了很好的擬合。已經針對測試電晶體的各種信道長度，進一步實驗確認了基於表格的時 域仿真模型124的魯棒性(robustness)。因此，可以直接從實驗數據獲得對於設計下集成 電路的操作的時域仿真必要的電晶體端子電荷的良好近似，而無需在產生新的數學仿真模 型時引入的多個月的延遲。現在參考圖6，繪出了根據一個實施例的、通過其圖1的仿真工具130進行集成電 路設計的操作的時域仿真的示例方法的高級邏輯流程圖。所繪處理開始於塊600，然後前進 到塊602，其繪出了仿真工具130接收(例如，從客戶端或對等設備150)如下仿真請求其 請求對包括由一個或多個基於時間的仿真模型124表示的一個或多個設備的集成電路設 計的仿真。仿真請求可以包括或指定集成電路設計的網表(netlist)和要應用到集成電路設計的測試數據流。測試數據流包括在相應多個時間步驟中要施加到集成電路的多個輸入 數據採樣。在塊602之後，處理前進到塊604，其繪出了仿真工具130確定是否已經處理了測 試數據流中的每個時間步驟。如果是，則仿真工具130已經完成了集成電路設計的仿真，並 且處理終止於塊606。但是，如果仿真工具130在塊604確定不是測試數據流的所有時間步 驟都已被處理，則處理從塊604前進到塊610。塊610繪出了仿真工具130從測試數據流獲 得下一輸入數據採樣。然後處理進入包括塊612-622的處理循環，其中對於當前時間步驟 仿真集成電路設計中的每個器件。因此，如果在塊612確定對於當前的時間步驟已經仿真 了集成電路設計中的所有器件的操作，則處理返回到塊604，其已經被描述過。但是，如果在 塊612確定對於當前時間步驟還沒有仿真集成電路設計中的所有器件的操作，則處理前進 到塊614。塊614繪出了仿真工具130訪問存儲介質112以獲得其操作要被仿真的集成電路 設計中的下一器件的仿真模型(例如基於表格的時域仿真模型124)。然後，仿真工具130 在塊616確定是否可以通過參考相應仿真模型(例如基於表格的時域仿真模型124)從對 於當前器件的輸入參數(例如端子電壓和電流)中直接確定對於要被仿真的當前器件的 (一個或多個)輸出參數(例如M0SFET端子電荷)。在基於表格的時域仿真模型124的情 況下，在塊616處所繪的確定需要確定在基於表格的時域仿真模型124的表格402的項目 內是否指定了由測試數據流或者由集成電路設計中的先前處理的器件的輸出參數給出的 輸入參數。如果是，處理從塊616前進到塊618，塊618繪出了仿真工具130直接從該仿真 模型確定對於當前時間步驟的當前器件的輸出參數。然後仿真工具130將對於當前時間步 驟的當前器件的輸出參數存儲在軌跡文件132中。返回到塊616，如果仿真工具130確定不能通過參考相應仿真模型從輸入參數直 接確定要被仿真的當前器件的(一個或多個)輸出參數(例如，因為基於表格的時域仿真 模型124包含有限數量的離散數據點)，則處理從塊616來到塊620。塊620繪出了仿真工 具130利用插值從仿真模型確定要被仿真的當前器件的輸出參數。其後，處理來到塊622 及隨後的塊，其已經被描述過。在許多近似環境下，當已知其他統計上接近的(proximate)值時，利用線性插值 來確定近似值。但是，簡單線性插值提供了對諸如電晶體的非線性器件的行為的劣質近似。 這是因為，如圖7所示，如果Vgs彡Vt，則電晶體電流按平方(quadratically)變化(即 I V2)，並且如果Vgs Vt,則線性插 值提供了適當的插值，但是如果Vgs < Vt，則不適當。對Vgs < Vt的器件的操作的準確仿 真對於低功率集成電路(例如靜態隨機存取存儲器(SRAM))尤其重要，其需要Ids的準確 亞 Vt(sub-Vt)模型。現在參考圖8，圖示了根據一個實施例的在基於表格的時域仿真模型中的項目之 間的插值的示例方法的高級邏輯流程圖。如在以下描述中假設的，該方法可以例如在圖6 的塊620處由仿真工具130實現。參考圖9中的笛卡爾(Cartesian)坐標圖進一步圖示和 描述插值的方法。圖8所示的處理開始於塊800，然後前進到塊802，其繪出了仿真工具130訪問在 數值上大於輸入值(例如M0SFET的輸入端子電壓)的時域仿真模型124的表格402中的兩個數據點以及具有更小值的表格402中的一個數據點。在圖9中，輸入值被標識為X』，在 表格402中找到的兩個較大的值被標識為XI和X2，並且在表格402中找到的一個較小的值 被標識為X0。儘管不要求，但是優選X0、X1和X2是表格402中最接近X』的數據點。仿真 工具130接下來在塊804處計算擬合(fit)所有數據點X0、XI和X2的線性曲線900和指 數曲線902。在表格402將其與相應輸出值Y相關聯的中間數據點XI處，仿真工具130然後確 定線性曲線900上的值YL (XI)和指數曲線902上的值YE (XI)(塊806)。如塊808所示，仿 真工具130將值YL(X1)與YE(XI)數學組合(mathematically)以根據如下等式確定對於 線性模型和指數模型的每個的加權參數a Y1(X1) = a *YL(Xl) + (l-a )*YE(X1)最後，在塊810，仿真工具130根據以下等式利用在塊808確定的加權參數a來確 定插值後的輸出值r (X』 )(例如M0SFET端處的電荷)Y，(X，) = a*YL(X，)+ (1_ a ) *YE (X，)因此，通過在已知數據點處確定的加權，利用線性插值和指數插值的加權和，確定 插值後的值。在塊810之後，圖8所會的插值處理終止於塊812。現在參考圖10A-10B，繪出了通過利用圖8-9所示的混合插值處理獲得的實驗誤 差與傳統線性和指數插值比較的曲線圖。在圖10A-10B中，沿著X軸示出了 M0SFET的柵 極-源極電壓Vgs，沿著Y軸示出了通過插值預測的柵極電荷的百分比誤差。如通過比較圖 10A的混合插值誤差曲線1000與圖10B的線性插值誤差曲線1002和指數誤差曲線1004可 見，與圖8-9的混合插值處理相關的誤差比通過單獨使用傳統的線性或指數插值所獲得的 好得多。利用基於表格的時域仿真模型仿真IC操作的一個挑戰是如何應對要被仿真的器 件與從其測量了用於構建表格的經驗數據的製造器件的特性之間的變化。例如，典型地在 SRAM中使用以實現高器件密度的小的M0SFET可能具有與用於構建基於表格的時域仿真模 型124的測試M0SFET 108明顯不同的閾值柵極-源極電壓(Vt)。不過，可以利用基於表格 的時域仿真模型124來仿真具有與測試器件不同的特性的器件的操作，如以下進一步描述 的。現在參考圖11，圖示了基於表格的時域仿真模型可以被利用來仿真具有與測試晶 體管不同的閾值電壓的被仿真電晶體的操作的示例方法的高級邏輯流程圖，其中從該測試 電晶體收集用於構建基於表格的時域仿真模型的經驗數據。例如可以在圖6所繪的仿真處 理的塊616和618的每個處進行所示的處理。圖11所繪的處理開始於塊1100，具有需要仿真輸出值的給定輸入值集合(set)。 例如，對於圖4B的表格402，輸入值集合將是(VdS、VgS、VbS)，並且要確定的仿真輸出值可 以是Igs。因此，表格的函數可以表示如下Igs = TABLE (Vds, Vgs, Vbs)。處理從塊1100前進到塊1102，其圖示了仿真工具130確定A，A是被仿真晶體 管與從其導出基於表格的時域仿真模型的測試電晶體之間的閾值柵極-源極電壓上的差。 假設表格402格式如圖4B所繪，其中期望的輸出值(例如Igs)是Vds、Vgs和Vbs的函數， 則可以通過將指定的輸入電壓Vgs的查找偏移A (塊1104)來在表格402中獲得對於輸入
9電壓Vds、Vgs和Vbs的給定設置的期望輸出值。即Igs = TABLE (Vds, Vgs+ A，Vbs)。其後仿真工具130可以直接從表格402提供期望的仿真輸出值(例如Igs)，如參 考塊618所述的，或者替換地可以利用插值確定仿真輸出值，如參考塊620及圖8-9所述 的。其後，圖11所繪的處理終止於塊1106。 圖12A-12B圖形地圖示了圖11中所繪的處理應用於具有比其經驗測量被用於構 建基於表格的時域仿真模型的標定測試M0SFET高50mV的閾值電壓Vt的M0SFET的仿真。 具體地，圖12A繪出了表示標定M0SFET的柵極-源極電壓(Vgs)相對於漏極-源極電流 (Ids)的描繪(plot)的第一曲線1200以及通過描繪對於被仿真M0SFET的Vgs相對Igs形 成的第二曲線1202。儘管曲線1200和1202類似，但是在給出標定M0SFET和被仿真M0SFET 之間的閾值電壓差時，它們並不對準(align)。但是，如果如圖12B所繪通過50mV的閾值電壓差來偏移基於表格的時域仿真模型 124的表格402中的Vgs查找，則被仿真M0SFET的第二曲線1202與從表格402獲得的數據 產生的第三曲線1204非常緊密地匹配。圖11所繪的表格偏移技術不限於應用於電晶體電流的仿真，如圖13A-13D所示， 其圖示了可以利用相同的表格偏移技術來準確近似電晶體端子電荷。具體地，圖13A繪出 了表示標定M0SFET的柵極-源極電壓(Vgs)相對柵極-源極電荷(Qgs)的繪圖的第一曲 線1300以及通過描繪對於被仿真M0SFET的Vgs相對Qgs形成的第二曲線1302。如以上提 出的，儘管曲線1300和1302類似，但是在給出標定M0SFET和被仿真M0SFET之間的閾值電 壓差時，它們並不對準。但是，如果依據50mV的閾值電壓差來偏移基於表格的時域仿真模型124的表格 402中的Vgs查找，如圖13B所繪，則被仿真M0SFET的第二曲線1302與從表格402獲得的 數據產生的第三曲線1304緊密近似地匹配。圖13C類似地圖示了表示標定M0SFET的柵極-源極電壓(Vgs)相對柵極-基極 電荷(Qgb)的繪圖的第一曲線1310以及通過描繪對於被仿真M0SFET的Vgs相對Qgb形 成的第二曲線1312。同樣，儘管曲線1310和1312類似，但是在給出標定M0SFET和被仿真 M0SFET之間的閾值電壓差時，它們並不對準。如果依據50mV的閾值電壓差來偏移基於表格 的時域仿真模型124的表格402中的Vgs查找，如圖13D所繪，則被仿真M0SFET的第二曲 線1312與從表格402獲得的數據產生的第三曲線1314緊密近似地匹配。如已經描述的，在至少一個實施例中，從製造的集成電路電晶體搜集諸如多個端 子的每個端子處的經驗節點電流和經驗節點電壓的經驗測量。通過對於多個不同經驗端子 電壓的每個確定仿真端子電流和仿真端子電荷來利用被仿真電晶體的輸入仿真模型產生 仿真數據集。然後建模工具處理該仿真數據集和經驗數據集以獲得製造電晶體的時域仿真 模型，該時域仿真模型對於給定的輸入端子電壓和輸入端子電流提供對於多個端子的仿真 端子電荷。然後該時域仿真模型被存儲在計算機可讀數據存儲介質中用於隨後對包括至少 一個電晶體的集成電路設計的仿真。在集成電路設計的仿真中，仿真工具通過插值對不能直接從時域仿真模型獲得的 期望值進行近似。如果仿真工具進行「混合」插值，則是優選的，在混合插值中，通過根據由 時域仿真模型指定的最接近的數據點處確定的混合參數組合由線性插值模型和指數插值模型提出的值來確定期望值。時域仿真模型的魯棒之處在於其可以用於仿真具有不同特性的器件。例如，仿真 工具通過將柵極-源極電壓的表格查找從標定測試電晶體偏移被仿真電晶體的閾值電壓 的變化量來補償電晶體的閾值電壓變化，其中從該標定電晶體建立該時域仿真模型。通過 以此方式偏移表格查找，可以準確地近似端子電流和電荷。儘管已經具體示出並描述了一個或多個實施例，但是本領域技術人員將理解，不 脫離本發明的精神和範圍可以做出形式和細節上的各種改變。例如，儘管已經關於執行指 導某些功能的程序代碼的計算機系統描述了各個方面和實施例，但是應該理解，可以將本 發明實現為隨數據處理系統使用的程序產品。定義了本發明的功能的程序代碼可以經由各 種計算機可讀存儲介質被傳遞到數據處理系統，各種計算機可讀存儲介質包括但不限於非 可再寫存儲介質(例如CD-ROM)和可再寫存儲介質(例如快閃記憶體或硬碟驅動器)。
權利要求
一種利用數據處理系統對集成電路建模的方法，所述方法包括接收來自包括具有多個端子的製造電晶體的製造集成電路的多個經驗測量，所述多個經驗測量每個包括針對製造電晶體的端子的經驗端子電流集和經驗端子電壓集；接收被仿真電晶體的數學仿真模型；利用所述數學仿真模型，通過對於多個不同的端子電壓集的每個確定仿真端子電流集和仿真端子電荷集來計算中間數據集；建模工具處理所述中間數據集以獲得製造電晶體的時域仿真模型，該時域仿真模型對於所述多個經驗測量的每個提供仿真端子電荷集；以及將所述時域仿真模型存儲在計算機可讀數據存儲介質中。
2.如權利要求1所述的方法，還包括利用測量工具測量所述多個經驗測量。
3.如權利要求1所述的方法，其中所述處理包括所述建模工具利用多項式回歸從仿真 數據集獲得所述仿真端子電荷集。
4.如權利要求1所述的方法，其中所述時域仿真模型包括所述多個經驗測量。
5.如權利要求1所述的方法，還包括仿真工具通過參考所述時域仿真模型對包括被仿 真電晶體的集成電路的操作進行時域仿真。
6.如權利要求5所述的方法，其中所述時域仿真模型包括多個離散項目；以及進行時域仿真包括在所述時域仿真模型中的多個離散項目之間插值。
7.如權利要求5所述的方法，其中進行時域仿真包括偏移對所述時域仿真模型的表格 的訪問以補償被仿真電晶體與製造電晶體的特性之間的變化。
8.一種數據處理系統，包括 處理器；以及存儲介質，耦接到所述處理器，其包括建模工具，其中所述建模工具利用被仿真電晶體的數學仿真模型，通過對於多個不同的端子電壓集的 每個確定仿真端子電流集和仿真端子電荷集來計算中間數據集；所述建模工具處理所述中間數據集以獲得製造電晶體的時域仿真模型，該時域仿真模 型對於多個經驗測量的每個提供仿真端子電荷集，該多個經驗測量每個包括針對製造晶體 管的端子的經驗端子電流集和經驗端子電壓集；以及 所述建模工具存儲所述時域仿真模型。
9.如權利要求8所述的數據處理系統，還包括存儲介質中的測量工具，其指導對來自製造集成電路的所述多個經驗測量的測量。
10.如權利要求8所述的數據處理系統，其中所述建模工具利用多項式回歸從仿真數 據集獲得所述仿真端子電荷集。
11.如權利要求8所述的數據處理系統，還包括存儲介質中的仿真工具，其通過參考所述時域仿真模型對包括被仿真電晶體的集成電 路的操作進行時域仿真。
12.如權利要求11所述的數據處理系統，其中 所述時域仿真模型包括多個離散項目；以及所述仿真工具在所述時域仿真模型中的多個離散項目之間插值以進行所述時域仿真。
13.如權利要求11所述的數據處理系統，其中在所述時域仿真期間，所述仿真工具偏 移對所述時域仿真模型的表格的訪問以補償被仿真電晶體與製造電晶體的特性之間的變 化。
14.一種利用數據處理系統對集成電路建模的系統，所述系統包括用於實現權利要求 1-7的任意方法的部件。
全文摘要
提供了對集成電路建模的方法、數據處理系統和對集成電路建模的系統。根據一個實施例，接收包括具有多個端子的製造電晶體在內的製造集成電路的多個經驗測量。所述多個經驗測量每個包括針對製造電晶體的端子的經驗端子電流集和經驗端子電壓集。還接收被仿真電晶體的數學仿真模型。利用所述數學仿真模型，通過對於多個不同的端子電壓集的每個確定仿真端子電流集和仿真端子電荷集來計算中間數據集。建模工具處理所述中間數據集以獲得製造電晶體的時域仿真模型，該時域仿真模型對於所述多個經驗測量的每個提供仿真端子電荷集。將所述時域仿真模型存儲在計算機可讀數據存儲介質中。
文檔編號G06F17/50GK101866380SQ20101016436
公開日2010年10月20日 申請日期2010年4月9日 優先權日2009年4月9日
發明者卡納克·B·阿加沃爾, 埃姆拉·阿卡, 戴米爾·A·詹姆塞克, 薩尼·R·納西夫 申請人:國際商業機器公司