直接存儲器存取控制器的製作方法

2023-10-05 14:59:54

專利名稱：直接存儲器存取控制器的製作方法
技術領域：
本申請案的技術領域涉及直接存儲器存取控制器。
背景技術：
直接存儲器存取控制器(DMA)通常用於微處理器系統、集成微控制器等中。DMA 控制器用於獨立於計算機系統的中央處理單元而執行從存儲器到外圍設備和從外圍設 備到存儲器的數據傳遞。為此，DMA控制器可視為具有有限能力的第二可編程處理單 元。大體上，DMA控制器經指令以從源位置向目的地位置傳遞特定量的數據。源可在 存儲器內，所述存儲器例如是微控制器的數據存儲器、外圍設備的存儲器，或者所述源 是由外圍設備產生或可在外圍設備內存取的數據，所述外圍設備例如為模擬到數字轉換 器、埠、捕捉比較單元等。目的地也可在存儲器內，因此允許計算機系統或微控制器 的存儲器裝置內的高速傳遞。然而，目的地也可為外圍設備，例如數字到模擬轉換器、 埠等。為了從源向目的地傳遞數據，DMA控制器必須接收相應的源和目的地地址。 另外，需要指定每一傳遞長度。為此，DMA控制器需要接收數據傳遞的長度或待傳遞 的數據的開始和結束地址。因此，需要一種更靈活的DMA控制器。

發明內容
在一個實施例中，直接存儲器存取控制器可包括數據寄存器，其用於從源向目的 地地址傳遞數據；樣式寄存器；數據比較器，其與所述數據寄存器和所述樣式寄存器耦 合；以及控制單元，其與所述比較器耦合且可操作以在所述比較器檢測到所述數據寄存 器與所述樣式寄存器的匹配的情況下停止數據傳遞。
在另一實施例中， 一種微控制器可包括中央處理單元；總線，其與所述中央處理 單元耦合；存儲器，其與所述總線耦合；外圍單元，其與所述總線耦合；以及直接存儲 器存取控制器，其與所述總線耦合，所述直接存儲器存取控制器包括數據寄存器，其 用於從源向目的地地址傳遞數據；樣式寄存器；數據比較器，其與所述數據寄存器和所 述樣式寄存器耦合以及控制單元，其與所述比較器耦合且可操作以在所述比較器檢測 到所述數據寄存器與所述樣式寄存器的匹配的情況下停止數據傳遞。
在又一實施例中， 一種微控制器可包括中央處理單元第一總線，其與所述中央 處理單元耦合；外圍單元，其與所述第一總線耦合；第二總線，其與所述中央處理單元
5耦合；存儲器，其與所述第二總線耦合；直接存儲器存取控制器，其與所述第一和第二 總線耦合，所述直接存儲器存取控制器包括數據寄存器，其用於從源向目的地地址傳 遞數據；樣式寄存器；數據比較器，其與所述數據寄存器和所述樣式寄存器耦合；以及 控制單元，其與所述比較器耦合且可操作以在所述比較器檢測到所述數據寄存器與所述
樣式寄存器的匹配的情況下停止數據傳遞。
在又一實施例中， 一種通過直接存儲器存取控制器執行從源到目的地的多個數據的 傳輸的方法包括步驟a)確定是否使用了樣式檢測；b)存儲源地址和目的地地址的開 始地址；C)如果使用了樣式檢測，那麼存儲樣式；否則存儲傳輸長度；d)從所述源地 址讀取數據；e)將數據存儲在所述目的地地址中；f)如果使用了樣式檢測，那麼將所 述數據與所述樣式比較，且在匹配時終止所述傳輸；g)使所述源和目的地地址遞增；h) 如果沒有使用樣式檢測，那麼在已達到所述傳輸長度的情況下終止所述傳輸；以及i) 重複步驟d) —h)。
所屬領域的技術人員通過以下圖示、描述和權利要求書將容易了解本發明的其它技 術優點。本申請案的各種實施例僅獲得所陳述的優點中的一子組優點。沒有哪一個優點 對所述實施例來說是關鍵的。


通過參考結合附圖做出的以下描述可獲得對本發明及其優點的更完整理解，附圖中 相同參考標號指示相同特徵，且其中
圖1是展示例如微控制器的計算機系統內的典型DMA控制器的方框圖2是展示DMA控制器的第一實施例的細節的方框圖； 圖3是展示DMA控制器的第二實施例的細節的方框圖； 圖4是展示DMA控制器的第三實施例的細節的方框圖； 圖5是用於DMA控制器的初始化例行程序的流程圖；以及 圖6是用於DMA控制器的傳遞例行程序的流程圖。
具體實施例方式
如上所述，在一個實施例中，直接存儲器存取控制器可包括用於從源向目的地地址 傳遞數據的數據寄存器、樣式寄存器、與數據寄存器和樣式寄存器耦合的數據比較器， 以及與比較器耦合的可操作以在比較器檢測到數據寄存器與樣式寄存器的匹配的情況 下停止數據傳遞的控制單元。
直接存儲器存取控制器可進一步包括用於將源或目的地地址與預定義結束地址比較的地址比較器。直接存儲器存取控制器可進一步包括用於從數據和地址比較器的輸出 信號產生傳輸信號的結束的邏輯構件。樣式寄存器可包括多個數據區段，且數據比較器 可經控制以將選定的區段與數據寄存器比較。直接存儲器存取控制器可進一步包括與數 據寄存器耦合的多個比較器。直接存儲器存取控制器可進一步包括與樣式寄存器和數據 寄存器耦合的多路復用器。直接存儲器存取控制器可進一步包括用於控制多路復用器的 控制單元。
如上所述，在另一實施例中，微控制器可包括中央處理單元、與中央處理單元耦合 的總線、與總線耦合的存儲器、與總線耦合的外圍單元，以及與總線耦合的直接存儲器 存取控制器，其包括用於從源向目的地地址傳遞數據的數據寄存器、樣式寄存器、與數 據寄存器和樣式寄存器耦合的數據比較器，以及與比較器耦合的可操作以在比較器檢測 到數據寄存器與樣式寄存器的匹配的情況下停止數據傳遞的控制單元。
上文提到的直接存儲器存取控制器可進一步包括用於將源或目的地地址與預定義 結束地址比較的地址比較器。直接存儲器存取控制器可進一步包括用於從數據和地址比 較器的輸出信號產生傳輸信號的結束的邏輯構件。樣式寄存器可包括多個數據區段，且 數據比較器可經控制以將選定的區段與數據寄存器比較。直接存儲器存取控制器可進一 步包括與數據寄存器耦合的多個比較器。直接存儲器存取控制器可進一步包括與樣式寄 存器和數據寄存器耦合的多路復用器。直接存儲器存取控制器可進一步包括用於控制多 路復用器的控制單元。
如上所述，在又一實施例中， 一種通過直接存儲器存取控制器執行從源到目的地的 多個數據的傳輸的方法包括步驟a)確定是否使用了樣式檢測；b)存儲源地址和目的 地地址的開始地址；C)如果使用了樣式檢測，那麼存儲樣式；否則存儲傳輸長度；d) 從源地址讀取數據；e)將數據存儲在目的地地址中；f)如果使用了樣式檢測，那麼將 數據與樣式比較，且在匹配時終止傳輸；g)使源和目的地地址遞增；h)如果沒有使用 樣式檢測，那麼在已達到傳輸長度的情況下終止傳輸；以及i)重複步驟d) —h)。
此方法可進一步包括即使在使用了樣式檢測的情況下也使用步驟h)。可將多個數據 與多個數據樣式比較，且僅在所述多個數據與所述多個數據樣式匹配的情況下才終止傳 輸。所述多個數據樣式可為循序數據樣式。循序數據樣式可包括連續數據序列。
參看圖式，現在將描述本發明的示範性實施例。圖l描繪例如微控制器的計算機系 統內的DMA控制器的典型實施例。計算機系統100 (比如，例如微控制器)大體上包 括中央處理單元(CPU) 110，其耦合到一個或一個以上總線系統。在圖1中，展示示範 性主總線140。通過此總線140， CPU 110可與多個外圍裝置180a...180n通信，所述夕卜圍裝置例如是I/0埠、存儲器；A/D和D/A轉換器、定時器；脈衝寬度調製器等。此 外，可提供專用存儲器總線160以將CPU 110與主存儲器120耦合。以標號130展示直 接存儲器存取控制器(DMA)。此DMA控制器130還與主總線140耦合以允許與此總 線140耦合的裝置之間的數據傳遞。另外，DMA單元也可通過額外總線170與主存儲 器120耦合。此外，DMA控制器130可從CPU 110接收多個控制信號150。此系統允 許在與總線140耦合的任何裝置180a…180n之間以及在所述裝置180a…180n與存儲器 120之間或在存儲器120內、在無需CPU 110的情況下由DMA控制器進行數據傳遞。 通常僅需要CPU 110來初始化DMA控制器130。 一旦DMA控制器130經編程，便在 沒有CPU 110的輔助的情況下進行適當的數據傳遞。CPU 110隨後能夠自由執行其它任 務。
圖2展示DMA控制器的更多細節。根據一個實施例，DMA控制器130包括至少一 數據寄存器或鎖存器210以及相關聯的地址寄存器或鎖存器240，所述兩者均耦合到接 收總線270和傳輸總線280。圖2通過虛線指示接收總線270和傳輸總線280可為同一 個總線，例如圖l所示的總線140。然而在另一實施例中，DMA控制器130也可經配置 以在兩個不同總線之間通信。在此實施例中，接收總線270可為例如圖l所示的總線140， 且傳輸總線280可為圖l所示的總線170。用於地址和數據的寄存器或鎖存器210和240 兩者與這些總線耦合。或者，可提供用於傳輸和接收的單獨寄存器。圖2所示的單獨地 址寄存器240a和240b是有用的，因為源和目的地地址通常不同。數據寄存器210和傳 輸和/或接收寄存器240a、 240b可進一步與比較器耦合以確定數據或地址的匹配。
在DMA數據傳遞期間，DMA控制器130可經編程以將在源開始地址開始且在源結 束地址結束的特定量的數據傳遞到目的地，所述目的地也在目的地開始地址開始且在目 的地結束地址結束。為此，例如寄存器240a中加載有源開始地址，且寄存器240b中加 載有目的地開始地址。DMA控制器130進一步接收待傳遞的數據區塊的長度或源結束 地址。如果使用源結束地址，那麼將此地址加載到與比較器250耦合的相應寄存器240c 中。或者，目的地結束地址或如上所述的數據區塊的長度可用於確定傳遞的結束。 一旦 已進行此示範性初始化，那麼適當的數據傳遞發生。
下文中解釋使用單一總線140的傳遞。DMA控制器130將第一地址(存儲在寄存 器240a中的源開始地址)置於總線140上。此地址可在與總線140耦合的存儲器或任 何裝置內。隨後將相關聯數據傳遞到數據寄存器210中。在以下步驟中，寄存器240a 從總線140去耦，且寄存器240b與總線140耦合。或者，如果僅使用一個地址寄存器， 那麼此地址寄存器中加載有目的地開始地址。因此，目的地地址現在被置於總線140上，其尋址例如與總線140耦合的存儲器或任何裝置的相應目的地。隨後，將存儲在寄存器 210中的數據傳遞到此目的地地址。隨後使源地址寄存器240a和目的地地址寄存器240b 遞增，且重複所述過程直到源地址寄存器240a含有源結束地址為止。此傳輸結束可例 如由比較器250檢測，其對地址寄存器240a與寄存器240c的內容進行比較。
另外，DMA控制器130允許一旦已接收到例如預定義數據字節的特定樣式時便停 止傳遞的有條件傳遞。為此，DMA控制器13O包括又一樣式寄存器210b。在初始化後， 此寄存器210b中加載有例如特定字節的樣式。 一旦比較器220檢測到寄存器210a中加 載的數據與樣式寄存器210b之間的匹配，那麼產生相應的信號230,其向DMA控制器 130指示已達到傳輸的結尾。為了防止無至盡的傳輸，可另外使用地址比較器250，從 而界定最大傳遞。
因此，根據此實施例的DMA控制器大體上允許兩種不同類型的交易。第一交易定 義為固定長度傳輸，其允許由DMA控制器傳遞經界定的數據區塊。第二交易具有開放 長度，且其長度由特定樣式界定。舉例來說，傳輸的結束可由特定符號界定。而且在另 一實施例中，符號序列可界定傳輸的結束。因此，傳輸結束的更靈活的定義是可能的。 舉例來說，代替於單一字節，可使用兩個字節的序列，例如回車(CR)換行(LF)序 列。為此，可提供多個寄存器，其以相應序列編程。可以最大傳遞長度增強第二交易類 型以避免無至盡的傳遞循環且因此提供額外安全性。
圖3展示DMA控制器130的另一示範性實施例的特定寄存器。在此實施例中，提 供源寄存器310和目的地地址寄存器320。此外，長度/最大長度寄存器330與可產生結 束地址檢測EndAddr的比較器380耦合。比較器380進一步與計數器370耦合。樣式寄 存器340與另一比較器350耦合，比較器350還與接收和傳輸適當數據D 入和D輸出的 數據寄存器360耦合。比較器350產生信號Match (匹配)，所述信號可隨後產生傳輸結 束信號EofTrans。可提供多個樣式寄存器340和相關聯的比較器，如使用虛線由相應元 件所指示。可提供寄存器與比較器之間的相應邏輯以允許不同類型的傳輸。舉例來說， 圖3展示第一可控制驅動器385，其從比較器380接收信號EndAddr。驅動器385的輸 出與或門390的第一輸入耦合。第二可控制反相器355從比較器350接收信號Match。 驅動器355的輸出與或門390的第二輸入耦合。因此，或門390的輸出提供傳輸結束信 號EofTranso
在第一模式中，驅動器355經控制以將比較器350從或門390去耦，從而在或門390 的第二輸入處產生恆定邏輯低信號，且驅動器385經控制以使比較器380與或門390耦 合。寄存器310和320中加載有相應的源開始地址和目的地開始地址。寄存器330中加載有待傳輸的數據區塊的長度，且計數器370重設為零。隨後可開始數據傳遞。為此， 將由寄存器310尋址的數據加載到寄存器360中且寫入到寄存器320中所包含的地址。 隨後，將寄存器310和320遞增所傳輸數據的大小。舉例來說，如果數據寄存器是一字 節寬的寄存器，那麼將寄存器310和320遞增1。如果數據寄存器是16位寄存器，那麼 將寄存器310和320遞增2，依此類推。計數器370相應地遞增。比較器380將計數器 370的計數器值與寄存器330進行比較。重複數據傳遞，直到計數器值與寄存器330的 內容匹配為止。如果達到此匹配，那麼EndAddr信號變為邏輯高，且或門390的輸出將 變為高，從而指示傳輸結束EofTrans。因此，DMA控制器停止。
在第二模式中，驅動器385經控制以將比較器380從或門3卯去耦，從而在或門3卯 的第一輸入處產生恆定邏輯低信號，且驅動器355經控制以使比較器350與或門390耦 合。在此模式中，源和目的地寄存器310和320中同樣加載有相應開始地址。另外，樣 式寄存器340中加載有預定義樣式。同樣，開始DMA傳遞，且將與源寄存器相關聯的 第一數據加載到數據寄存器360中且將其與樣式寄存器340比較。如果發生匹配，那麼 比較器350在其輸出處產生高信號，其在或門390的輸出處引起高信號且指示傳輸結束。 否則，使寄存器310和3320遞增，且傳遞繼續，直到所傳輸數據與樣式寄存器340之 間的匹配發生為止。
在第三模式中，啟動驅動器355和385兩者，從而將比較器350和380兩者與或門 390耦合。在此模式中，寄存器310和320中同樣加載有相應開始地址。此外，將最大 長度值加載到寄存器330中，且將樣式加載到寄存器340中。數據傳遞如上所述進行。 然而，傳輸結束是由比較器350或380產生。在正常傳輸期間，比較器350將通過所傳 輸數據與樣式寄存器340之間的匹配來檢測傳輸結束。然而如果由於錯誤或故障而使此 數據從未出現，那麼一旦已達到數據傳輸的最大長度比較器380將終止傳輸。
圖4展示樣式寄存器的另一實施例。在此實施例中，樣式寄存器410具有32位的 寬度，且因此由四個字節410a…410d組成。每一字節410a…410d與具有32個輸入和8 個輸出的4:1多路復用器420耦合。多路復用器420的輸出線與比較器430耦合，比較 器430將所述8個位與數據寄存器(未圖示)的內容進行比較。提供控制單元440以控 制多路復用器420。此實施例允許比較數據序列。在第一模式中，樣式寄存器410中加 載有預定義的32位樣式。在數據傳遞的開始，多路復用器經控制以使寄存器410的第 一字節410a與比較器430耦合。 一旦與所傳輸數據字節的匹配發生，那麼比較器將此 匹配發信號通知控制單元440。控制單元440隨後切換多路復用器420以使第二字節410b 與比較器430耦合。如果DMA控制器傳遞的下一數據字節與第二字節410b匹配，那麼
10控制單元再次切換多路復用器以允許所述下一字節與字節410c的比較。只有四個循序 字節與寄存器410的內容匹配時，才產生傳輸結束信號。如果在比較最後的字節410d 之前發生未中，那麼將多路復用器420重設到第一字節410a以開始新的序列比較。單 元可經編程以允許樣式序列的任意長度。在此實施例中，例如可使用一字節序列、兩字 節序列、三字節序列或四字節序列。依據樣式寄存器的大小，可實施任何序列長度。
在第二模式中，序列不得以連續次序發生。舉例來說，可允許任意數目的中間字節。 因此，如果在後面的字節中發生未匹配，那麼多路復用器420將不被重設到第一字節 410a。因此，如果樣式寄存器例如以"0x64A8"編程，那麼序列"0x68840AABCS"(帶 下劃線的字節展示匹配)將觸發傳輸結束信號。在又一實施例中，可使用多個比較器和 一多字節寄存器來甚至允許非循序匹配。因此，假如樣式內的所有字節均出現(即使其 無序)，那麼將會產生傳輸結束信號。替代多個比較器，圖4所示的配置也可用於通過 每數據循環循序切換通過所有四個數據字節410a...410d來將每一字節410a...410d與每 一所傳輸數據進行比較。控制單元可針對每一數據區段410a...410d設置相應的位。一 旦所有的位已設置，那麼可產生傳輸結束信號。可實施可能的比較的任何其它組合。
圖5展示用於DMA控制器的初始化例行程序的實施例的流程圖。在第一步驟510 中，確定樣式模式是否被使用。如果沒有，那麼例行程序分支到步驟520,其中存儲源 和目的地地址。在隨後的步驟530中，通過結束地址或區塊長度來確定傳輸的長度，隨 後例行程序結束。如果樣式模式被使用，那麼例行程序到達步驟540，其中設置源和目 的地。隨後在步驟550中，任選地設置傳輸的最大長度，且在步驟560中存儲數據終止 樣式值。在步驟570中，設置樣式模式，且初始化例行程序結束。
圖6展示遵循圖5所示的初始化例行程序的DMA傳遞例行程序的實施例的流程圖。 例行程序開始於步驟610中，其中讀取開始地址下的源數據。在步驟620中將此數據寫 入到目的地地址。在步驟630中檢査樣式匹配模式是否己經設置。如果沒有，那麼使源 地址和目的地地址遞增，且在步驟660中使數據長度值遞減。在步驟670中檢查數據長 度值是否為0。如果是，那麼傳遞結束，如果否，那麼例行程序返回到步驟610。如果 樣式模式已經設置，那麼例行程序從步驟630分支到步驟650，在步驟650中檢査數據 是否與樣式匹配。如果發生匹配，那麼傳遞結束。否則，例行程序繼續上述步驟640。
因此，本發明非常適合於實現所述目的且獲得所提到的結果和優點以及其中固有的 其它結果和優點。儘管已通過參考本發明的特定優選實施例來描繪、描述且界定本發明， 但此類參考並不暗示對本發明的限制，且不應推斷任何此限制。本發明能夠具有所屬領 域的一般技術人員將想到的形式和功能上的相當多的修改、改動和等效物。本發明的所描繪和描述的優選實施例僅是示範性的，且不詳盡說明本發明的範圍。因此，希望本發 明僅由所附權利要求書的精神和範圍限制，從而提供對所有方面中的等效物的完全認 定。
權利要求
1. 一種直接存儲器存取控制器，其包括數據寄存器，其用於從源向目的地地址傳遞數據；樣式寄存器；數據比較器，其與所述數據寄存器和所述樣式寄存器耦合；以及控制單元，其與所述比較器耦合且可操作以在所述比較器檢測到所述數據寄存器與所述樣式寄存器匹配的情況下停止數據傳遞。
2. 根據權利要求l所述的直接存儲器存取控制器，其進一步包括用於將源或目的地地 址與預定義結束地址進行比較的地址比較器。
3. 根據權利要求2所述的直接存儲器存取控制器，其進一步包括用於從所述數據和地 址比較器的輸出信號中產生傳輸結束信號的邏輯構件。
4. 根據權利要求1所述的直接存儲器存取控制器，其中所述樣式寄存器包括多個數據 區段，且所述數據比較器經控制以將選定區段與所述數據寄存器進行比較。
5. 根據權利要求1所述的直接存儲器存取控制器，其進一步包括與所述數據寄存器耦 合的多個比較器。
6. 根據權利要求4所述的直接存儲器存取控制器，其進一步包括與所述樣式寄存器和 所述數據寄存器耦合的多路復用器。
7. 根據權利要求6所述的直接存儲器存取控制器，其進一步包括用於控制所述多路復 用器的控制單元。
8. —種微控制器，其包括中央處理單元；總線，其與所述中央處理單元耦合； 存儲器，其與所述總線耦合； 外圍單元，其與所述總線耦合；以及直接存儲器存取控制器，其與所述總線耦合，所述直接存儲器存取控制器包括數據寄存器，其用於從源向目的地地址傳遞數據； 樣式寄存器；數據比較器，其與所述數據寄存器和所述樣式寄存器耦合；以及 控制單元，其與所述比較器耦合且可操作以在所述比較器檢測到所述數據寄存 器與所述樣式寄存器匹配的情況下停止數據傳遞。
9. 根據權利要求8所述的微控制器，其進一步包括用於將源或目的地地址與預定義結 束地址進行比較的地址比較器。
10. 根據權利要求9所述的微控制器，其進一步包括用於從所述數據和地址比較器的輸 出信號中產生傳輸結束信號的邏輯構件。
11. 根據權利要求8所述的微控制器，其中所述樣式寄存器包括多個數據區段，且所述 數據比較器經控制以將選定區段與所述數據寄存器進行比較。
12. 根據權利要求8所述的微控制器，其進一步包括與所述數據寄存器耦合的多個比較 器。
13. 根據權利要求11所述的微控制器，其進一步包括與所述樣式寄存器和所述數據寄 存器耦合的多路復用器。
14. 根據權利要求13所述的微控制器，其進一步包括用於控制所述多路復用器的控制 單元。
15. —種微控制器，其包括中央處理單元；第一總線，其與所述中央處理單元耦合； 外圍單元，其與所述第一總線耦合； 第二總線，其與所述中央處理單元耦合； 存儲器，其與所述第二總線耦合；以及直接存儲器存取控制器，其與所述第一和第二總線耦合，所述直接存儲器存取控 制器包括數據寄存器，其用於從源向目的地地址傳遞數據； 樣式寄存器；數據比較器，其與所述數據寄存器和所述樣式寄存器耦合；以及 控制單元，其與所述比較器耦合且可操作以在所述比較器檢測到所述數據寄存 器與所述樣式寄存器匹配的情況下停止數據傳遞。
16. —種通過直接存儲器存取控制器執行從源到目的地的多個數據的傳輸的方法，其包 括步驟a) 確定是否使用了樣式檢測；b) 存儲源地址和目的地地址的開始地址；C)如果使用了樣式檢測，那麼存儲樣式；否則存儲傳輸長度； d)從所述源地址讀取數據；e) 將數據存儲在所述目的地地址中；f) 如果使用了樣式檢測，那麼將所述數據與所述樣式比較，且在匹配時終止所 述傳輸；g) 使所述源和目的地地址遞增；h) 如果沒有使用樣式檢測，那麼在已達到所述傳輸長度的情況下終止所述傳輸； 以及i) 重複步驟d) —h)。
17. 根據權利要求16所述的方法，其進一步包括即使在使用了樣式檢測的情況下也使 用步驟h)。
18. 根據權利要求16所述的方法，其中將多個數據與多個數據樣式進行比較，且只有 在所述多個數據與所述多個數據樣式匹配的情況下才終止所述傳輸。
19. 根據權利要求18所述的方法，其中所述多個數據樣式是循序數據樣式。
20. 根據權利要求19所述的方法，其中所述循序數據樣式包括連續數據序列。
全文摘要
一種直接存儲器存取控制器可包括用於從源向目的地地址傳遞數據的數據寄存器、樣式寄存器、與數據寄存器和樣式寄存器耦合的數據比較器，以及與所述比較器耦合的的控制單元，所述控制單元可操作以在所述比較器檢測到所述數據寄存器與所述樣式寄存器匹配的情況下停止數據傳遞。
文檔編號G06F13/28GK101506785SQ200780031380
公開日2009年8月12日 申請日期2007年8月16日 優先權日2006年8月24日
發明者奈爾沙·拉傑巴爾提 申請人:密克羅奇普技術公司